專利名稱:一種具有非對(duì)稱電學(xué)特性的阻變存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及微電子制造及存儲(chǔ)器技術(shù)領(lǐng)域,尤其涉及一種具有非對(duì)稱電學(xué)特性的
阻變存儲(chǔ)器。
背景技術(shù):
非易失性存儲(chǔ)器,它的主要特點(diǎn)是在不加電的情況下也能夠長(zhǎng)期保持存儲(chǔ)的信 息,它既有ROM的特點(diǎn),又有很高的存取速度。隨著多媒體應(yīng)用、移動(dòng)通信等對(duì)大容量、低功 耗存儲(chǔ)的需要,非易失性存儲(chǔ)器,特別是閃速存儲(chǔ)器(Flash),所占半導(dǎo)體器件的市場(chǎng)份額 變得越來(lái)越大,也越來(lái)越成為一種相當(dāng)重要的存儲(chǔ)器類型。 當(dāng)前市場(chǎng)上的非易失性存儲(chǔ)器以閃存(Flash)為主流,但是閃存器件存在操作電 壓過(guò)大、操作速度慢、耐久力不夠好以及由于在器件縮小化過(guò)程中過(guò)薄的隧穿氧化層將導(dǎo) 致記憶時(shí)間不夠長(zhǎng)等缺點(diǎn)。阻變存儲(chǔ)器由于具備操作電壓低、結(jié)構(gòu)簡(jiǎn)單、非破壞性讀取、操 作速度快、記憶時(shí)間(Retention)長(zhǎng)、器件面積小、耐久力(Endurance)好、能進(jìn)行三維堆疊 等特點(diǎn)被視為下一代非易失存儲(chǔ)器的強(qiáng)有力競(jìng)爭(zhēng)者。 阻變存儲(chǔ)器的典型結(jié)構(gòu)為上下電極之間夾含一層能夠發(fā)生電阻轉(zhuǎn)變的阻變層材 料的"三明治"結(jié)構(gòu)。如圖l所示,在外加偏壓的作用下,器件的電阻會(huì)在高低阻態(tài)之間發(fā) 生轉(zhuǎn)換從而實(shí)現(xiàn)"0"和"1"的存儲(chǔ)。與閃存(Flash)的電荷存儲(chǔ)機(jī)制不一樣,RRAM是非電 荷存儲(chǔ)機(jī)制,因此可以解決Flash中因隧穿氧化層變薄而造成的電荷泄露的問(wèn)題,具有更 好的可縮小性。 目前阻變存儲(chǔ)器的研究主要集中在電阻轉(zhuǎn)變機(jī)制的探討和單管性能的提升與集 成上。到目前為止,除Spansion公司在2005年的IE匿上公開發(fā)布的64Kb測(cè)試芯片外,還 沒(méi)有關(guān)于RRAM的量產(chǎn)消息,RRAM的集成技術(shù)也是其實(shí)用化的基礎(chǔ)。RRAM的集成常用的結(jié) 構(gòu)包含只有一個(gè)可變電阻(1R)、一個(gè)晶體管一個(gè)可變電阻(1T1R)和一個(gè)二極管一個(gè)可變 電阻(1D1R)三種結(jié)構(gòu)。在這三種集成方案中,采用1R結(jié)構(gòu)集成碰到的嚴(yán)重的問(wèn)題是讀串 擾。如圖2所示相鄰的四個(gè)器件,若A1為高阻態(tài)而其他為低阻態(tài),在讀取A1的阻態(tài)時(shí),希 望的電流通路如圖2中實(shí)線所示,但實(shí)際上的電流通路卻如圖2中虛線所示,使得讀出來(lái)的 電阻值不是A1的電阻了,這就是讀串?dāng)_現(xiàn)象。采用1T1R結(jié)構(gòu)結(jié)構(gòu)的集成方案中的器件單 元面積最終是由晶體管決定的,如果不考慮晶體管的驅(qū)動(dòng)電流的影響的話,最小的單元面 積為6F、F為特征線寬),并且采用1T1R結(jié)構(gòu)無(wú)法進(jìn)行三維集成?;?D1R結(jié)構(gòu)中的二極 管的性能指標(biāo)卻一直是RRAM研究工作者非常棘手的一個(gè)問(wèn)題。以32nm技術(shù)節(jié)點(diǎn)來(lái)計(jì),如 果RRAM的復(fù)位(Reset)電流能夠降低到10微安,所需二極管的電流密度高達(dá)101/(^2,而 目前所報(bào)道的用于RRAM整流二極管的電流密度只有1(^A/cm2,此外,采用1D1R結(jié)構(gòu)的集成 方式因?yàn)槎O管的分壓會(huì)提高器件的操作電壓,增大功耗。 由此可見,采用具有如圖1所示電學(xué)特性的基于1R結(jié)構(gòu)的集成方案具有嚴(yán)重的串 擾問(wèn)題,如果通過(guò)采用精心的外圍電路設(shè)計(jì)來(lái)避免串?dāng)_勢(shì)必要增大設(shè)計(jì)的復(fù)雜度和成本, 這使得圖1所示這種對(duì)稱轉(zhuǎn)變特性的1R結(jié)構(gòu)的集成受到限制。1T1R結(jié)構(gòu)集成中存儲(chǔ)單元
3面積的決定因素是選擇晶體管的大小,這樣就喪失了 RRAM的優(yōu)異的可縮小性的優(yōu)勢(shì),而且 無(wú)法進(jìn)行三維集成,在存儲(chǔ)密度上將使得RRAM的優(yōu)勢(shì)大打折扣?;贗D 1R結(jié)構(gòu)的RRAM 陣列除了具有和1R結(jié)構(gòu)一樣的最小存儲(chǔ)單元面積(4F2)和三維集成優(yōu)勢(shì)之外,通過(guò)選擇二 極管還可以抑制串?dāng)_現(xiàn)象。但是目前用于RRAM整流的二極管的電流密度還不是很高,當(dāng) RRAM存儲(chǔ)器的器件面積持續(xù)縮小時(shí),二極管提供的電流不足以使得阻變存儲(chǔ)器發(fā)生電阻轉(zhuǎn) 變,因此基于1D1R結(jié)構(gòu)的集成方案在很大程度上依賴于整流二極管的性能,這在一定程度 上制約了基于1D1R結(jié)構(gòu)集成的發(fā)展。
發(fā)明內(nèi)容
( — )要解決的技術(shù)問(wèn)題 針對(duì)上述現(xiàn)有RRAM集成方案中遇到的問(wèn)題,本發(fā)明的主要目的在于提供一種制
造工藝簡(jiǎn)單、制造成本低、利用非對(duì)稱的電學(xué)特性自身能夠抑制RRAM集成中的串?dāng)_現(xiàn)象的
阻變存儲(chǔ)器。
( 二 )技術(shù)方案 為達(dá)到上述目的,本發(fā)明提出了一種具有非對(duì)稱電學(xué)特性的阻變存儲(chǔ)器,該阻變 存儲(chǔ)器包括
上電極;
下電極;以及 包含在上電極和下電極之間的具有阻變特性的阻變層薄膜。 上述方案中,所述上電極和下電極采用能夠與阻變層薄膜形成不同的接觸勢(shì)壘的 材料。 上述方案中,所述上電極和下電極采用Au、Pt、Ag、Pd、W、Ti、Al、Cu、TiN、ITO、IZO、 YBCO、 LaA103、 SrRu03和多晶硅中的任一種。 上述方案中,所述阻變層薄膜采用具有電阻轉(zhuǎn)變特性的NiO、 Ti02、 CuOx、 Zr02、 Ta205、 A1203、 CoO、 HfOx、 MoOx、 ZnO、 PCMO、 LCMO、 SrTi03、 BaTi03、 SrZrO和非晶硅中的任一種 材料。 上述方案中,所述阻變層薄膜采用具有電阻轉(zhuǎn)變特性的NiO、 Ti02、 CuOx、 Zr02、 Ta205、 A1203、 CoO、 HfOx、 MoOx、 ZnO、 PCMO、 LCMO、 SrTi03、 BaTi03、 SrZrO和非晶硅經(jīng)過(guò)摻雜改 性后的任一種材料。 上述方案中,所述阻變層薄膜的厚度為30至200nm。 上述方案中,所述上電極或下電極與阻變層薄膜之間接觸形成整流特性。 上述方案中,該阻變存儲(chǔ)器具有非對(duì)稱的電學(xué)特性,在低阻態(tài)時(shí)具有整流的作用。(三)有益效果 從上述技術(shù)方案可以看出,本發(fā)明具有以下有益效果 1、利用本發(fā)明,器件的制備方法簡(jiǎn)單,降低了存儲(chǔ)器的制作成本,有利于存儲(chǔ)器的 集成。 2、利用本發(fā)明,存儲(chǔ)整流本身具有抑制串?dāng)_的作用,避免制備整流二極管或者選 通三極管所造成的不利影響,能夠有效地提高器件的良率和存儲(chǔ)密度。
通過(guò)參考附圖對(duì)本發(fā)明的示范性實(shí)施例的詳細(xì)描述中,本發(fā)明的上述和其他特點(diǎn) 和優(yōu)點(diǎn)將更為明顯,在附圖中 圖1是常見的阻變存儲(chǔ)器器件的電阻轉(zhuǎn)變特性示意圖,低阻態(tài)時(shí)存儲(chǔ)器件在正負(fù) 電壓下電學(xué)特性曲線基本對(duì)稱; 圖2是阻變存儲(chǔ)器器件讀串?dāng)_的電流通道示意圖; 圖3是具有非對(duì)稱電學(xué)特性的阻變存儲(chǔ)器器件的電阻轉(zhuǎn)變特性示意圖; 圖4是實(shí)際制作的Au/Zr02: Au/Si器件的電阻轉(zhuǎn)變特性。 圖5是實(shí)際制作的Au/Zr02:Au/Si器件在低阻態(tài)時(shí)的整流特性曲線。
具體實(shí)施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白,以下結(jié)合具體實(shí)施例,并參照 附圖,對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。 本發(fā)明提出了一種具有非對(duì)稱電學(xué)特性的阻變存儲(chǔ)器,該阻變存儲(chǔ)器包括上電 極、下電極,以及包含在上電極和下電極之間的具有阻變特性的阻變層薄膜。上電極和下電 極采用能夠與阻變層薄膜形成不同的接觸勢(shì)壘的材料,例如Au、 Pt、 Ag、 Pd、 W、 Ti、 Al、 Cu、 TiN、IT0、IZ0、YBC0、LaA103、SrRu03或多晶硅,一般選用金屬Au。阻變層薄膜采用NiO、Ti02、 CuOx、 Zr02、 Ta205、 A1203、 CoO、 HfOx、 MoOx、 ZnO、 PCMO、 LCMO、 SrTi03、 BaTi03、 SrZrO和非晶硅等 具有電阻轉(zhuǎn)變特性材料中的任一種材料,或者采用NiO、 Ti02、 CuOx、 Zr02、 Ta205、 A1203、 CoO、 HfOx、 MoOx、 ZnO、 PCMO、 LCMO、 SrTi03、 BaTi03、 SrZrO和非晶硅等具有電阻轉(zhuǎn)變特性的材料經(jīng) 過(guò)摻雜改性后的任一種材料。 阻變層薄膜的厚度為30至200nm。上電極(或下電極)與阻變層薄膜之間接觸形 成整流特性。該阻變存儲(chǔ)器具有非對(duì)稱的電學(xué)特性,在低阻態(tài)時(shí)具有整流的作用。
在本發(fā)明的一個(gè)實(shí)施例中,以n型硅為襯底(下電極),利用電子束蒸發(fā)工藝依次 淀積25/2/25nm的Zr02/Au/Zr02薄膜,然后在80(TC下N2的氛圍中退火2分鐘,形成Au納 米晶摻雜的Zr02薄膜阻變層(Zr02:Au),之后淀積一層50nm厚的Au作為上電極層,完成器 件的制作。 圖4是實(shí)際制作的Au/Zr02:AU/Si器件的電阻轉(zhuǎn)變特性。圖5是實(shí)際制作的Au/ Zr02:Au/Si器件在低阻態(tài)時(shí)的整流特性曲線,在±0. 5V的讀取電壓下,整流比高達(dá)500,能 夠有效的抑制串?dāng)_,避免誤讀發(fā)生。 由上述可知,在本發(fā)明的實(shí)施例中,通過(guò)采用制備一種具有非對(duì)稱電學(xué)特性的阻 變存儲(chǔ)器,利用器件本身在低阻態(tài)下的整流特性能夠有效的抑制串?dāng)_,便于阻變存儲(chǔ)器和 外圍電路的集成,簡(jiǎn)化了器件的制備工藝,降低了成本。 以上所述的具體實(shí)施例,對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳 細(xì)說(shuō)明,所應(yīng)理解的是,以上所述僅為本發(fā)明的具體實(shí)施例而已,并不用于限制本發(fā)明,凡 在本發(fā)明的精神和原則之內(nèi),所做的任何修改、等同替換、改進(jìn)等,均應(yīng)包含在本發(fā)明的保 護(hù)范圍之內(nèi)。
權(quán)利要求
一種具有非對(duì)稱電學(xué)特性的阻變存儲(chǔ)器,其特征在于,該阻變存儲(chǔ)器包括上電極;下電極;以及包含在上電極和下電極之間的具有阻變特性的阻變層薄膜。
2. 根據(jù)權(quán)利要求1所述的具有非對(duì)稱電學(xué)特性的阻變存儲(chǔ)器,其特征在于,所述上電 極和下電極采用能夠與阻變層薄膜形成不同的接觸勢(shì)壘的材料。
3. 根據(jù)權(quán)利要求2所述的具有非對(duì)稱電學(xué)特性的阻變存儲(chǔ)器,其特征在于,所述上電 極和下電極采用Au、 Pt、 Ag、 Pd、 W、 Ti 、 Al 、 Cu、 TiN、 IT0、 IZ0、 YBCO、 LaA103、 SrRu03和多晶硅 中的任一種。
4. 根據(jù)權(quán)利要求1所述的具有非對(duì)稱電學(xué)特性的阻變存儲(chǔ)器,其特征在于,所述阻變 層薄膜采用具有電阻轉(zhuǎn)變特性的NiO、 Ti02、 CuOx、 Zr02、 Ta205、 A1203、 CoO、 HfOx、 Mo0x、 ZnO、 PCM0、 LCMO、 SrTi03、 BaTi03、 SrZrO和非晶硅中的任一種材料。
5. 根據(jù)權(quán)利要求1所述的具有非對(duì)稱電學(xué)特性的阻變存儲(chǔ)器,其特征在于,所述阻變 層薄膜采用具有電阻轉(zhuǎn)變特性的NiO、 Ti02、 CuOx、 Zr02、 Ta205、 A1203、 CoO、 HfOx、 MoOx、 ZnO、 PCMO、 LCMO、 SrTi03、 BaTi03、 SrZrO和非晶硅經(jīng)過(guò)摻雜改性后的任一種材料。
6. 根據(jù)權(quán)利要求1所述的具有非對(duì)稱電學(xué)特性的阻變存儲(chǔ)器,其特征在于,所述阻變 層薄膜的厚度為30至200nm。
7. 根據(jù)權(quán)利要求1所述的具有非對(duì)稱電學(xué)特性的阻變存儲(chǔ)器,其特征在于,所述上電 極或下電極與阻變層薄膜之間接觸形成整流特性。
8. 根據(jù)權(quán)利要求1所述的具有非對(duì)稱電學(xué)特性的阻變存儲(chǔ)器,其特征在于,該阻變存 儲(chǔ)器具有非對(duì)稱的電學(xué)特性,在低阻態(tài)時(shí)具有整流的作用。
全文摘要
本發(fā)明公開了一種具有非對(duì)稱電學(xué)特性的阻變存儲(chǔ)器,包括上電極;下電極;以及包含在上電極和下電極之間的具有阻變特性的阻變層薄膜。本發(fā)明的阻變存儲(chǔ)器具有非對(duì)稱的電學(xué)特性,在低阻態(tài)時(shí)具有整流作用,自身能夠抑制串?dāng)_現(xiàn)象。本發(fā)明的阻變存儲(chǔ)器具有結(jié)構(gòu)簡(jiǎn)單,易集成,成本低的優(yōu)點(diǎn),有利于本發(fā)明的廣泛推廣和應(yīng)用。
文檔編號(hào)H01L45/00GK101783389SQ20091007752
公開日2010年7月21日 申請(qǐng)日期2009年1月21日 優(yōu)先權(quán)日2009年1月21日
發(fā)明者劉明, 左青云, 龍世兵 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所