專利名稱：采用形成在下部導體上方的選擇性制造的碳納米管可逆電阻轉(zhuǎn)換元件的存儲器單元及其 ...的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性存儲器，更具體地，涉及采用形成在下部導體上方的選 擇性制造的碳納米管(CNT)可逆電阻轉(zhuǎn)換元件的存儲器單元及其形成方法。
背景技術(shù)：
由可逆電阻轉(zhuǎn)換元件形成的非易失性存儲器是已知的。例如，于2005年 5 月 9 日提交的名稱為〃 REWRITEABLE MEMORY CELL COMPRISING ADIODE AND A RESISTANCE-SWITCHING MATERIAL “的第 11/125，939 號美國專利申請(下面被稱 為"丨939申請")(為了所有的目的，其以引用方式整體引入在此)描述了可重寫的非易 失性存儲器單元，該可重寫的非易失性存儲器單元包括與諸如金屬氧化物或者金屬氮化物 的可逆電阻率轉(zhuǎn)換材料串聯(lián)耦接的二極管。然而，由可重寫的電阻率轉(zhuǎn)換材料制造存儲器在技術(shù)上具有挑戰(zhàn)性；并且期望采 用可逆電阻率轉(zhuǎn)換材料的存儲器的改進的形成方法。
發(fā)明內(nèi)容
在本發(fā)明的第一方面中，制造存儲器單元的方法被提供，該方法包括(1)在基板 上方制造第一導體；(2)在第一導體上方選擇性地制造碳納米管(CNT)材料；(3)在CNT材 料上方制造二極管；以及(4)在二極管上方制造第二導體。在本發(fā)明的第二方面中，制造存儲器單元的方法被提供，該方法包括(1)在基板 上方制造第一導體；(2)通過在第一導體上方選擇性地制造碳納米管(CNT)材料而在第一導體上方制造可逆電阻轉(zhuǎn)換元件；(3)在可逆電阻轉(zhuǎn)換元件上方制造垂直多晶二極管；以 及(5)在垂直多晶二極管上方制造第二導體。在本發(fā)明的第三方面中，存儲器單元被提供，該存儲器單元包括(1)第一導體; (2)可逆電阻轉(zhuǎn)換元件，包括選擇性地制造在第一導體上方的碳納米管(CNT)材料；(3) 二 極管，形成在可逆電阻轉(zhuǎn)換元件上方；以及(4)第二導體，形成在二極管上方。在本發(fā)明的第四方面中，多個非易失性存儲器單元被提供，其包括(1)多個第一 基本平行、基本共面的導體，沿第一方向延伸；(2)多個二極管；(3)多個可逆電阻轉(zhuǎn)換元 件；以及(4)多個第二基本平行、基本共面的導體，沿第二方向延伸，該第二方向不同于所 述第一方向。在每個存儲器單元中，二極管之一形成在可逆電阻轉(zhuǎn)換元件之一上方、設(shè)置在 所述第一導體之一與所述第二導體之一之間；并且每個可逆電阻轉(zhuǎn)換元件包括形成在所述 第一導體之一上方被選擇性地制造的碳納米管(CNT)材料。在本發(fā)明的第五方面中，單片三維存儲器陣列被提供，其包括第一存儲器級，形 成于基板上方。第一存儲器級包括多個存儲器單元，并且第一存儲器級的每個存儲器單元 包括(1)第一導體；(2)可逆電阻轉(zhuǎn)換元件，包括選擇性地制造在第一導體上方的碳納米管 (CNT)材料；(3) 二極管，形成在可逆電阻轉(zhuǎn)換元件上方；以及(4)第二導體，形成在二極管 上方。至少一個第二存儲器級單片地形成在第一存儲器級上方。許多其他方面也被提供。根據(jù)以下的詳細描述、所附權(quán)利要求及附圖，本發(fā)明的其他特征和方面將變得更 充分地明顯。
圖1是根據(jù)本發(fā)明所提供的示例性存儲器單元的示意圖；圖2A是根據(jù)本發(fā)明所提供的存儲器單元的第一實施例的簡化透視圖；圖2B是由多個圖2A的存儲器單元形成的第一存儲器級(memory level)的一部 分的簡化透視圖；圖2C是根據(jù)本發(fā)明所提供的第一示例性三維存儲器陣列的部分的簡化透視圖；圖2D是根據(jù)本發(fā)明所提供的第二示例性三維存儲器陣列的部分的簡化透視圖；圖3A是圖2A的存儲器單元的第一示例性實施例的截面圖；圖3B是圖2A的存儲器單元的第二示例性實施例的截面圖；圖3C是圖2A的存儲器單元的第三示例性實施例的截面圖；圖4A-F示出根據(jù)本發(fā)明在第一示例性存儲器級制造期間基板的一部分的截面 圖；圖5A-C示出根據(jù)本發(fā)明在第二示例性存儲器級制造期間基板的一部分的截面 圖。
具體實施例方式已經(jīng)顯示一些碳納米管(CNT)材料呈現(xiàn)可逆電阻率轉(zhuǎn)換特性，該可逆電阻率轉(zhuǎn)換 特性可以適用于非易失性存儲器。然而，沉積或生長的CNT材料典型地具有厚度變化顯著 的粗糙的表面形貌，諸如具有大量的峰和谷。這些厚度變化使得CNT材料難以在不過量刻 蝕下層基板的前提下被刻蝕，從而增加了與它們在集成電路中的使用相關(guān)的制造成本和復(fù)雜度。根據(jù)本發(fā)明，難刻蝕的CNT可重寫電阻率轉(zhuǎn)換材料可以用于存儲器單元內(nèi)，而不 被刻蝕。例如，在至少一個實施例中，所提供的存儲器單元包括CNT可逆電阻率轉(zhuǎn)換材料， 該CNT可逆電阻率轉(zhuǎn)換材料通過(1)在基板上方制造第一(下)導體；(2)在第一導體上 方沉積CNT籽晶層；(3)在CNT籽晶層上選擇性地制造CNT材料；(4)在CNT材料上方制造 二極管；以及(5)在二極管上方制造第二導體而形成。CNT籽晶層可以是促進CNT形成的層，諸如，粗糙化表面和/或?qū)щ妼?。在CNT籽 晶層上選擇性地形成CNT材料可以消除或最小化對刻蝕CNT材料的需要。示例性的CNT籽晶層包括鈦氮化物、鉭氮化物、鎳、鈷、鐵等。在一些實施例中，鈦 或鉭的氮化物層可以是用作CNT籽晶層的粗糙化表面。這樣的表面粗糙化的鈦或鉭的氮化 物本身可以用作CNT籽晶層。在其他實施例中，表面粗糙化的鈦或鉭的氮化物層可以涂敷 有額外的導電層，以促進CNT材料形成。這樣的導電層可以與鈦或鉭的氮化物層一起被圖 案化且被刻蝕，或者這樣的導電層可以在鈦或鉭的氮化物層被圖案化和刻蝕之后選擇性地 沉積在鈦或鉭的氮化物層上。示例性導電層包括鎳、鈷、鐵等。如這里所用，CNT材料指的是包括一個或多個單壁和/或多壁CNT的材料。在一 些實施例中，CNT材料的個體管可以被垂直對準。垂直對準的CNT允許垂直電流流動而具 有較少的橫向?qū)щ娀蛘邲]有橫向?qū)щ?。在一些實施例中，多個CNT材料的個體管可以被制 造為基本垂直地對準，以減少或防止在相鄰存儲器單元之間形成橫向或橋接導電路徑。這 種垂直對準降低和/或防止存儲器單元的狀態(tài)受相鄰存儲器單元的狀態(tài)和/或編程的影響 或“干擾”。應(yīng)該注意的是，個體管的隔離可以延伸超過CNT材料的總厚度或者可以不超過 CNT材料的總厚度。例如，在初始生長階段，多個個體管的一些或大部分可以被垂直對準且 分離。然而，隨著個體管的長度垂直增加，部分管會彼此接觸，甚至相互糾結(jié)或者纏繞。用 于形成CNT材料的示例性技術(shù)如下描述。示例性本發(fā)明的存儲器單元圖1是根據(jù)本發(fā)明所提供的示例性存儲器單元100的示意圖。存儲器單元100包 括耦接到二極管104且位于該二極管104下方的可逆電阻轉(zhuǎn)換元件102?？赡骐娮柁D(zhuǎn)換元件102包括具有可以在兩個或多個狀態(tài)之間可逆轉(zhuǎn)換的電阻率 的材料(未單獨示出)。例如，元件102的可逆電阻率轉(zhuǎn)換材料在制造時可以處于初始的低 電阻率狀態(tài)。當施加第一電壓和/或電流時，該材料可轉(zhuǎn)換成高電阻狀態(tài)。施加第二電壓和 /或電流可以使可逆電阻率轉(zhuǎn)換材料返回到低電阻率狀態(tài)。備選地，可逆電阻轉(zhuǎn)換元件102 可以在制造時處于初始的高電阻狀態(tài)，當施加適當?shù)碾妷汉?或電流時該高電阻狀態(tài)可逆 地轉(zhuǎn)換成低電阻狀態(tài)。當在存儲器單元中使用時，一種電阻狀態(tài)可以代表二進制的“0”，而 另一種電阻狀態(tài)可以代表二進制的“1”，盡管多于兩種數(shù)據(jù)/電阻狀態(tài)可以被使用。例如， 在之前并入的'939申請中，大量的可逆電阻率轉(zhuǎn)換材料和采用可逆電阻轉(zhuǎn)換元件的存儲 器單元的運行被描述。在本發(fā)明的至少一個實施例中，可逆電阻轉(zhuǎn)換元件102通過選擇性地沉積或生長 CNT材料而形成。如以下進一步地被描述，采用選擇性地形成的CNT材料消除了對刻蝕CNT 材料的需要。因而，可逆電阻轉(zhuǎn)換元件102的制造被簡化。二極管104可以包括通過選擇性地限制可逆電阻轉(zhuǎn)換元件102兩端的電壓和/或
7流經(jīng)可逆電阻轉(zhuǎn)換元件102的電流而呈現(xiàn)非歐姆導電的任何二極管。以這樣的方式，存儲 器單元100可以用作二維或三維存儲器陣列的一部分，且數(shù)據(jù)可以被寫入存儲器單元100 和/或從存儲器單元100讀取，而不影響陣列中其他存儲器單元的狀態(tài)。下面參考圖2A-5C描述存儲器單元100、可逆電阻轉(zhuǎn)換元件102以及二極管104的 示例性實施例。存儲器單元的第一示例性實施例圖2A是根據(jù)本發(fā)明所提供的存儲器單元200的第一實施例的簡化透視圖。參考 圖2A，存儲器單元200包括可逆電阻轉(zhuǎn)換元件202 (示出為虛像)，該可逆電阻轉(zhuǎn)換元件202 在第一導體206和第二導體208之間與二極管204串聯(lián)。在一些實施例中，阻擋層209 (諸 如，鈦氮化物、鉭氮化物、鎢氮化物等)可以設(shè)置在可逆電阻轉(zhuǎn)換元件202與二極管204之 間。如以下進一步所描述，可逆電阻轉(zhuǎn)換元件202被選擇性地形成以便簡化存儲器單 元200的制造。在至少一個實施例中，可逆電阻轉(zhuǎn)換元件202包括形成在諸如鈦氮化物、鉭 氮化物、鎳、鈷、鐵等的CNT籽晶層上的CNT材料的至少一部分。例如，鈦或鉭氮化物CNT籽 晶層210可以沉積在第一導體206上、(例如，與第一導體206 —起)被圖案化且被刻蝕。 在一些實施例中，CNT籽晶層210可以諸如通過化學機械拋光(CMP)被表面粗糙化。在其 他實施例中，表面粗糙化或光滑的鈦氮化物、鉭氮化物或者相似層可以被涂敷諸如鎳、鈷、 鐵等的金屬催化劑層(未分開示出)以形成CNT籽晶層210。在其他實施例中，CNT籽晶層 210可以只是諸如鎳、鈷、鐵等的促進CNT形成的金屬催化劑層。在任一種情況下，實施CNT 制造工藝以選擇性地生長和/或沉積CNT材料212在CNT籽晶層210上方。該CNT材料212 的至少一部分用作可逆電阻轉(zhuǎn)換元件202。任何合適的方法，諸如，化學氣相沉積(CVD)、等 離子體增強CVD、激光蒸鍍、電弧放電等，可以用于形成CNT材料212。在圖2A的實施例中，鈦氮化物或者相似的CNT籽晶層210形成在第一導體206上 方，CNT籽晶層210的暴露的上表面通過CMP或者另一相似的工藝被粗糙化。然后，CNT籽 晶層210與第一導體206 —起被圖案化且被刻蝕。之后，CNT材料212選擇性地形成在CNT 籽晶層210上方。CNT材料212的垂直地交疊二極管204和/或與二極管204對準的一部 分可以用作存儲器單元200的在二極管204與第一導體206之間的可逆電阻轉(zhuǎn)換元件202。 在一些實施例中，僅可逆電阻轉(zhuǎn)換元件202的一部分，諸如，一個或多個CNT，可以轉(zhuǎn)換和/ 或是可轉(zhuǎn)換的。下面將參考圖3A-C描述關(guān)于可逆電阻轉(zhuǎn)換元件202的其他細節(jié)。二極管204可以包括諸如垂直多晶p-n或p-i-η 二極管的任何合適的二極管，或 者η區(qū)域在P區(qū)域上方的向上指向的二極管或者P區(qū)域在η區(qū)域上方的向下指向的二極管。 下面將參考圖3Α描述二極管204的示例性實施例。第一導體206和/或第二導體208可以包括任何合適的導電材料，諸如鎢、任何合 適的金屬、重摻雜半導體材料、導電硅化物、導電硅化物_鍺化物、導電鍺化物等。在圖2Α 的實施例中，第一導體206和第二導體208是軌(rail)形且沿不同的方向延伸(例如，基 本彼此垂直)?？梢圆捎闷渌麑w形狀和/或構(gòu)造。在一些實施例中，阻擋層、粘附層、抗反 射涂層等(未示出)可以與第一導體206和/或第二導體208 —起使用以改善器件性能和 /或輔助器件制造。圖2B是由多個圖2A的存儲器單元200形成的第一存儲器級(memorylevel) 214的一部分的簡化透視圖。為了簡化，CNT籽晶層210和CNT材料212僅示出在下部導體206 之一上。存儲器陣列214是包括多個位線(第二導體208)和字線(第一導體206)的“交 叉點”陣列，多個存儲器單元耦接到該多個位線和字線(如圖所示)?？梢圆捎闷渌鎯ζ?陣列構(gòu)造，也可以采用存儲器的多級。因為多個存儲器單元耦接到形成在每個導體206上 的CNT材料212，所以在一個或多個實施例中，CNT材料212的個體管優(yōu)選基本垂直對準以 減少存儲器單元之間通過CNT材料212的橫向?qū)щ娀驑蚪印?yīng)該注意的是，個體管的隔離 可以延伸到CNT材料的總厚度或者可以不延伸到CNT材料的總厚度。例如，在初始生長階 段，個體管的一些或大部分可以垂直對準且分離。然而，隨著個體管的長度垂直增加，部分 管會彼此接觸，甚至相互糾結(jié)或者纏繞。圖2C是單片三維陣列216的一部分的簡化透視圖，該單片三維陣列216包括位于 第二存儲器級220下方的第一存儲器級218。在圖2C的實施例中，每個存儲器級218和220 包括按交叉點陣列的多個存儲器單元200。應(yīng)該理解的是，一個或多個附加層(例如，級間 電介質(zhì))可以存在于第一存儲器級218與第二存儲器級220之間，但是為了簡化而未示出 在圖2C中。可以采用其他存儲器陣列構(gòu)造，也可以采用其他存儲器的附加級。在圖2C的 實施例中，所有的二極管可以指向相同的方向，諸如，向上或向下，這取決于所采用的p-i-n 二極管是具有在二極管底部的P摻雜區(qū)域還是具有在二極管頂部的P摻雜區(qū)域，以簡化二 極管的制造。在一些實施例中，存儲器級可以如在例如名稱 為〃 High-densitythree-dimensional memory cell"的第 6，952，030 號美國專利(為了 所有的目的，以引用方式整體引入在此)中所述地形成。例如，如圖2D所示，第一存儲器 級的上部導體可以用作第二存儲器級的下部導體，其中第二存儲器級位于第一存儲器級上 方。在這樣的實施例中，如在2007年3月27日提交的名稱為〃 LARGE ARRAY OF UPWARD POINTING P-I-N DIODES HAVINGLARGE AND UNIFORM CURRENT"的第 11/692，151 號美國專 利申請(下面被稱為"‘151申請")(為了所有的目的，其以引用方式被整體引入在此) 中所描述的，相鄰存儲器級的二極管優(yōu)選指向相反的方向。例如，第一存儲器級218的二極 管可以是如箭頭A1所指示的指向上方的二極管(例如，具有在二極管底部的ρ區(qū)域)，而第 二存儲器級220的二極管可以是如箭頭A2所指示的指向下方的二極管(例如，具有在二極 管底部的η區(qū)域)，或者反之。單片三維存儲器陣列是其中多個存儲器級形成在單個基板(諸如晶片)上方而沒 有中間的基板的存儲器陣列。形成一個存儲器級的層直接沉積或生長在已有一個級或已有 多個級的層上方。相反，通過在分開的基板上形成存儲器級并且在彼此頂部附著存儲器級 而構(gòu)建了堆疊的存儲器，如同Leedy的名稱為〃 Three dimensional structure memory" 的第5，915，167號美國專利?；蹇梢栽诮雍现氨粶p薄或者從存儲器級移除，但是因 為存儲器級初始形成在分開的基板上方，所以這樣的存儲器不是真正的單片三維存儲器陣 列。圖3A是圖2A的存儲器單元200的示例性實施例的截面圖。參考圖3A，存儲器單 元200包括可逆電阻轉(zhuǎn)換元件202、二極管204、第一導體206和第二導體208?？赡骐娮?轉(zhuǎn)換元件202可以是CNT材料212的垂直覆蓋二極管204和/或垂直交疊二極管204的部 分。
9
在圖3A的實施例中，可逆電阻轉(zhuǎn)換元件202通過在形成在下部導體206上方的 CNT籽晶層210上的選擇性CNT形成工藝而形成。在一些實施例中，CNT籽晶層210可以 是粗糙化的金屬氮化物單層，諸如，表面粗糙化的鈦或鉭氮化物，諸如鎳、鈷、鐵等的金屬催 化劑單層，或者由涂敷有金屬催化劑的表面光滑或表面粗糙化的金屬氮化物形成的多層結(jié) 構(gòu)。例如，CNT籽晶層210可以是形成在第一導體206上且與第一導體206 —起圖案化和 刻蝕的鈦或鉭氮化物層。在一些實施例中，在CNT籽晶層210圖案化及刻蝕之后，諸如鎳、 鈷、鐵等的金屬催化劑層可以被選擇性地沉積在CNT籽晶層上以幫助CNT形成。在一些實施例中，CNT籽晶層210可以在第一導體206圖案化及刻蝕之后被形成。 例如，CNT籽晶層210可以是選擇性地沉積在被圖案化及刻蝕的第一導體206上的諸如鎳、 鈷、鐵等的金屬催化劑層。在任一種情況下，CNT材料212被選擇性地僅形成在CNT籽晶層 210上方。以這樣的方式，諸如在第一導體206的圖案化及刻蝕步驟期間，至多僅CNT籽晶 層210被刻蝕。在CNT籽晶層210包括鈦氮化物、鉭氮化物或者類似材料的實施例中，在CNT籽 晶層210 (及第一導體206)被圖案化及刻蝕之前，可以采用CMP或者電介質(zhì)回蝕步驟來 粗糙化CNT籽晶層210的表面。粗糙化的鈦氮化物、鉭氮化物或類似表面可以用作CNT制 造的籽晶層。例如，粗糙化的鈦氮化物已經(jīng)顯示出促進垂直對準的CNT的形成，正如在由 Smith 等發(fā)表的"PolishingTiN for Nanotube Synthesis“ , Proceedings of the 16th Annual Meeting of theAmerican Society for Precision Engineering,Nov. 10-15,2001 中所描述的。(也可以參見Rao等發(fā)表的"In situ-grown carbon nanotube array with excellent fieldemission characteristics" ,Appl. Phys. Lett. ,Vol. 76,No. 25,19 June 200，pp.3813-3815)。作為示例，CNT籽晶層210可以是約1000到約5000埃的諸如鈦或鉭氮化物的金 屬氮化物，其算術(shù)平均表面粗糙度Ra為約850到約4000埃，更優(yōu)選為約4000埃。在一些 實施例中，約1到約200埃，更優(yōu)選約20埃以下的諸如鎳、鈷、鐵等的金屬催化劑層可以在 CNT形成之前沉積在表面粗糙化的金屬氮化物層上。在其他實施例中，CNT籽晶層210可以 包括涂敷有約1到約200埃，更優(yōu)選約20埃以下的諸如鎳、鈷、鐵等的金屬催化劑層的約20 到約500埃的非粗糙化或光滑的鈦、鉭或類似金屬氮化物。在任意實施例中，鎳、鈷、鐵或其 他金屬催化劑層可以是連續(xù)或非連續(xù)膜。在一些實施例中，金屬催化劑層可以利用電弧等離子體噴槍(APG)法(其中電弧 等離子體噴槍將閃電(lightening bolt)脈送到金屬靶體上，以便將小的金屬顆粒(例如， 尺寸為約3納米)噴撒向基板)而形成。APG法可以提供非?？煽氐淖丫芏?例如，因為 在沉積期間基板通常不被加熱，而且小的金屬顆粒具有較小的遷移率)?？梢圆捎闷渌牧?、厚度和表面粗糙度。形成CNT籽晶層210之后，CNT籽晶層210 和/或第一導體206可以被圖案化及被刻蝕。在定義CNT籽晶層210之后，實施CNT制造工藝以選擇性地在CNT籽晶層210上 生長和/或沉積CNT材料212。至少部分該CNT材料212用作可逆電阻轉(zhuǎn)換元件202 (圖 3A中示出為虛像)。任何合適的方法可以用于在CNT籽晶層210上形成CNT材料。例如， CVD、等離子體增強CVD、激光蒸鍍、電弧放電等可以被采用。在一個示例性實施例中，可以利用CVD在約675°C到700°C的溫度、約lOOsccm的流速下在二甲苯、氬、氫和/或二茂鐵(ferrocene)中進行約30分鐘而在TiN籽晶層上形 成CNT。也可以采用其他溫度、氣體、流速和/或生長溫度。在另一示例性實施例中，可以利用CVD在約650°C的溫度、約5. 5Torr的壓力下在 20%的C2H4和80%的氬中進行約20分鐘而在鎳催化劑層上形成CNT。其他溫度、氣體、比 值、壓力和/或生長溫度也可以被采用。在再一個實施例中，可以通過等離子體增強CVD、在約600°C到約900°C的溫度、采 用約100-200瓦的RF功率、在用約80%的氬、氫和/或氨稀釋的約20%的甲烷、乙烯、乙 炔或者另一種碳氫化合物中進行約8-30分鐘而在諸如鎳、鈷、鐵等的金屬催化劑層上形成 CNT。其他溫度、氣體、比值、功率和/或生長溫度也可以被采用。如所描述的，CNT材料212僅形成在CNT籽晶層210上方。在一些實施例中，CNT材 料212可以具有約1納米到約1微米(以及甚至幾十微米)的厚度，更優(yōu)選具有約10納米 到約20納米的厚度，盡管也可以采用其他的CNT材料厚度。CNT材料212中個體管的密度 可以是例如約6. 6 X IO3個CNT/微米2到約1 X IO6個CNT/微米2，更優(yōu)選是至少約6. 6 X IO4 個CNT/微米2，盡管也可以采用其他密度。例如，假設(shè)二極管204具有約45納米的寬度，則 在一些實施例中，優(yōu)選在二極管204下方具有至少約10個CNT，更優(yōu)選具有至少約100個 CNT(盡管可以采用諸如1、2、3、4、5等較少的CNT或者諸如大于100的較多CNT)。為了改善CNT材料212的可逆電阻率轉(zhuǎn)換特性，在一些實施例中，可以優(yōu)選CNT材 料212的碳納米管的至少約50%，更優(yōu)選至少約2/3具有半導體特性。因為多壁CNT通常 是金屬性的，而單壁CNT可以是金屬性或者半導體性的，所以在一個或多個實施例中，可以 優(yōu)選CNT材料212主要包括半導體性的單壁CNT。在其他實施例中，CNT材料212中少于 50%的CNT可以是半導體性的。垂直對準的CNT允許垂直電流流動而具有較少的橫向?qū)щ娀蛘邲]有橫向?qū)щ?。?了減少或防止在制造在存儲器級(包括存儲器單元200)上的相鄰存儲器單元(未示出) 之間形成橫向或橋接導電路徑，在一些實施例中，CNT材料212的個體管可以制造為基本垂 直地對準(例如，從而降低和/或防止存儲器單元的狀態(tài)受相鄰存儲器單元的狀態(tài)和/或 編程的影響或“干擾”)。應(yīng)該注意的是，個體管的隔離可以延伸到CNT材料212的總厚度 或者可以不延伸到CNT材料的總厚度。例如，在初始生長階段，個體管的一些或大部分可以 垂直對準(例如，不接觸)。然而，隨著個體管的長度垂直增加，部分管會彼此接觸，甚至相 互糾結(jié)或者纏繞。在一些實施例中，可以在CNT材料212中有意地產(chǎn)生缺陷，以改善或者調(diào)整CNT材 料212的可逆電阻率轉(zhuǎn)換特性。例如，在CNT材料212已經(jīng)形成在CNT籽晶層210上之后， 氬、O2或者其他物質(zhì)可以被注入CNT材料212以在CNT材料212中產(chǎn)生缺陷。在第二示例 中，CNT材料212可以受到或者暴露于氬或者O2等離子體(偏壓或化學的)以在CNT材料 212中有意地產(chǎn)生缺陷。如下面將參考圖4A-F進一步地描述，在CNT材料212/可逆電阻轉(zhuǎn)換元件202形 成之后，電介質(zhì)材料沉積在CNT材料212和第一導體206頂部及其周圍。在一些實施例中， 電介質(zhì)材料可以利用化學氣相沉積(CVD)、高密度等離子體(HDP)沉積、電弧等離子體輔助 沉積、旋涂沉積等被沉積。該電介質(zhì)材料使CNT材料212和第一導體206與制造在存儲器 級(包括存儲器單元200)上的其他存儲器單元(未示出)的其他相似的CNT材料區(qū)和第一導體隔離。然后，進行CMP或者電介質(zhì)回蝕步驟以平坦化電介質(zhì)材料，從CNT材料212的頂 部去除電介質(zhì)材料。然后，二極管204形成在CNT材料212/可逆電阻轉(zhuǎn)換元件202上方。如所描述，二極管204可以是垂直p-n或者p-i-η 二極管，其可以指向上方或者下 方。在圖2D的實施例中，相鄰的存儲器級共享導體，相鄰的存儲器級優(yōu)選具有指向相反方 向的二極管，諸如，第一存儲器級的二極管是指向下方的p-i-n 二極管，而相鄰的第二存儲 器級的二極管是指向上方的P-i-n 二極管(或者反之)。在一些實施例中，二極管204可以由諸如多晶硅、多晶硅鍺合金、多晶鍺的多晶半 導體材料或者任何其他適當?shù)牟牧闲纬伞＠?，二極管204可以包括重摻雜的η+多晶硅區(qū) 域302、在η+多晶硅區(qū)域302上方的輕摻雜或本征(未有意被摻雜)多晶硅區(qū)域304、以 及在本征區(qū)域304上方的重摻雜ρ+多晶硅區(qū)域306。在一些實施例中，薄鍺和/或硅-鍺 合金層(未示出)可以形成在η+多晶硅區(qū)域302上，以防止和/或減少從η+多晶硅區(qū)域 302進入本征區(qū)域304的摻雜劑遷移。采用這樣的層例如在于2005年12月9日提交的名 稱為“DEPOSITED SEMICONDUCTOR STRUCTURE TO MINIMIZE N-TYPEDOPANT DIFFUSION AND METHOD OF MAKING"的第11/298, 331號美國專利申請(下面被稱為"‘331申請〃)(為 了所有的目的，其以引用方式整體引入在此)中被描述。在一些實施例中，可以采用具有約 10at%以上的鍺的幾百埃以下的硅-鍺合金。應(yīng)該理解的是，η+和ρ+區(qū)域的位置可以互 換。在一些實施例中，諸如鈦氮化物、鉭氮化物、鎢氮化物等的阻擋層308可以形成在 CNT材料212與η+區(qū)域302之間(例如，防止和/或減少金屬原子遷移進入多晶硅區(qū)域)。在二極管204和阻擋層308形成之后，二極管204和阻擋層308被刻蝕以形成柱 結(jié)構(gòu)(如圖所示)。電介質(zhì)材料309沉積在柱結(jié)構(gòu)的頂部及其周圍，以便將該柱結(jié)構(gòu)與制造 在存儲器級(包括存儲器單元200)上的其他存儲器單元(未示出)的其他相似的柱結(jié)構(gòu) 隔離。然后，進行CMP或者電介質(zhì)回蝕步驟以平坦化電介質(zhì)材料309，且從二極管204的頂 部去除電介質(zhì)材料。當二極管204由沉積硅(例如，非晶或多晶)形成時，硅化物層310可以形成在二 極管204上以使沉積硅在制造時就處于低電阻率狀態(tài)。這樣的低電阻率狀態(tài)允許較容易地 編程存儲器單元200，因為不需要大的電壓來將沉積硅轉(zhuǎn)換為低電阻率狀態(tài)。例如，諸如鈦 或鈷的硅化物形成金屬層312可以沉積在ρ+多晶硅區(qū)域306上。在用于結(jié)晶沉積硅(其形 成二極管204)的后續(xù)退火步驟(下面被描述)期間，硅化物形成金屬層312和二極管204 的沉積硅相互作用以形成硅化物層310，且消耗硅化物形成金屬層312的全部或部分。如名 禾爾為 “Memory Cell Comprising a Semiconductor Junction DiodeCrystallized Adjacentto a Silicide“的第 7，176，064 號美國專利(其以引用方 式整體引入在此)中描述，諸如鈦或鈷的硅化物形成材料在退火期間與沉積硅相互作用以 形成硅化物層。鈦硅化物和鈷硅化物的晶格間距與硅的晶格間距相近，看來當沉積硅結(jié)晶 時這樣的硅化物層可以用作相鄰沉積硅的“結(jié)晶模板”或者“仔晶”(例如，硅化物層310在 退火期間增強硅二極管204的晶體結(jié)構(gòu))。因此，低電阻率的硅被提供。對于硅-鍺合金和 /或鍺二極管，可以實現(xiàn)相似的結(jié)果。硅化物形成金屬層312形成之后，頂部導體208被形成。在一些實施例中，在沉積 導電層315之前，一個或多個阻擋層和/或粘附層314可以形成在硅化物形成金屬層312上方。導電層315、阻擋層314和硅化物形成金屬層312可以一起被圖案化和/或刻蝕以形 成頂部導體208。在頂部導體208形成之后，存儲器單元200可以被退火以使二極管204的沉積半 導體材料結(jié)晶(和/或形成硅化物層310)。在至少一個實施例中，可以在約600°C到800°C 的溫度，更優(yōu)選在約650°C到750°C之間的溫度，在氮中進行退火約10秒到約2分鐘。也可 以采用其他的退火時間、溫度和/或環(huán)境。如所描述的，硅化物層310可以在退火期間用作 形成二極管204的下層沉積半導體材料的“結(jié)晶模板”或者“仔晶”。從而，提供較低電阻率 的二極管材料。在一些實施例中，CNT籽晶層210可以包括一個或多個附加的層。例如，圖3B是 圖2A的存儲器單元200的第二示例性實施例的截面圖，其中CNT籽晶層210包括附加的金 屬催化劑層316。在CNT籽晶層210已經(jīng)被圖案化、刻蝕以及利用電介質(zhì)材料電隔離(如上 所述)之后，金屬催化劑層316可以選擇性地沉積在CNT籽晶層210上方。例如，在一些實 施例中，鎳、鈷、鐵等的金屬催化劑層316可以通過無電沉積、電鍍等選擇性地形成在表面 粗糙化的鈦或鉭氮化物CNT籽晶層210上方。然后，CNT材料212可以形成在涂敷金屬催 化劑的CNT籽晶層210上方。在一些實施例中，采用金屬催化劑層316可以消除CNT形成 期間對催化劑前體的需要。金屬催化劑層的示例性厚度在從約1到200埃的范圍內(nèi)，盡管 也可以采用其他厚度。鎳、鈷、鐵或類似的金屬催化劑層也可以通過無電沉積、電鍍等形成 在表面非粗糙化或光滑的鈦氮化物、鉭氮化物或者類似層上方。在另一實施例中，對于CNT籽晶僅使用金屬催化劑層316。例如，圖3C是圖2A的 存儲器單元200的第三示例性實施例的截面圖。圖3C的存儲器單元200類似于圖3B的存 儲器單元200，但是不包括表面粗糙化的CNT籽晶層210。在所示出的實施例中，在第一導 體206被刻蝕及圖案化之前，沒有CNT籽晶層210沉積在第一導體206上方。在第一導體 206被圖案化及刻蝕之后，諸如鎳、鈷、鐵等的金屬催化劑層316可以選擇性地沉積在第一 導體206上，且CNT材料212可以形成在金屬催化劑層316上方。存儲器單元的示例性制造工藝圖4A-F示出根據(jù)本發(fā)明在第一存儲器級制造期間基板400的一部分的截面圖。如 以下將描述的，第一存儲器級包括多個存儲器單元，該多個存儲器單元的每個包括通過在 基板上方選擇性地制造CNT材料而形成的可逆電阻轉(zhuǎn)換元件。附加的存儲器級可以制造在 第一存儲器級上方(如之前參考圖2C-2D所描述的)。參考圖4A，基板400示出為已經(jīng)經(jīng)歷了幾個處理步驟。基板400可以是諸如硅、 鍺、硅-鍺；未摻雜的、摻雜的；體、絕緣體上硅；或者具有額外電路或不具有額外電路的其 他基板的任何合適的基板。例如，基板400可以包括一個或多個η-阱或ρ-阱區(qū)域(未示 出)。隔離層402形成在基板400上方。在一些實施例中，隔離層402可以是二氧化硅、 硅氮化物、硅氧氮化物的層或者任何其他合適的絕緣層。在隔離層402形成之后，粘附層404形成在隔離層402上方(例如，利用物理氣相 沉積或另一方法)。例如，粘附層404可以為約20埃到約500埃，優(yōu)選為約100埃的鈦氮化 物或諸如鉭氮化物、鎢氮化物的另一適當?shù)恼掣綄?；或一個或多個粘附層的結(jié)合等。其他的 粘附層材料和/或厚度也可以被采用。在一些實施例中，粘附層404可以選擇性的。
13
在粘附層404形成之后，導電層406沉積在粘附層404上方。導電層406可以包 括利用任何合適的方法(例如，化學氣相沉積、物理氣相沉積等)沉積的任何適當?shù)膶щ姴?料，諸如，鎢、另一合適的金屬、重摻雜半導體材料、導電硅化物、導電硅化物_鍺化物、導電 鍺化物等。在至少一個實施例中，導電層406可以包括約200埃到約2500埃的鎢。其他導 電層材料和/或厚度也可以被采用。在導電層406形成之后，CNT籽晶層407形成在導電層406上方。在一些實施例 中，CNT籽晶層407可以是約1000埃到約5000埃的鈦或鉭氮化物，盡管其他材料和/或厚 度也可以被采用。在這樣的實施例中，CNT籽晶層407的表面可以被粗糙化以允許CNT直接 形成在籽晶層上。例如，CNT籽晶層407可以通過CMP或回蝕工藝被粗糙化或者被織構(gòu)化。 在一個或多個實施例中，CNT籽晶層407可以被粗糙化以便具有至少約850到4000埃，更 優(yōu)選至少約4000埃的算術(shù)平均表面粗糙度Ra。也可以采用其他表面粗糙度。在CNT籽晶層407形成和/或CNT籽晶層粗糙化之后，如圖4B所示，粘附層404、 導電層406和CNT籽晶層407被圖案化及被刻蝕。例如，粘附層404、導電層406和CNT籽 晶層407可以利用采用軟或硬掩模的常規(guī)的光刻技術(shù)以及濕法或干法刻蝕工藝被圖案化 和刻蝕。在至少一個實施例中，粘附層404、導電層406和CNT籽晶層407被圖案化和刻蝕 為形成基本平行、基本共面的導體408 (如圖4B所示)。導體408的示例寬度和/或?qū)w 408之間的間距范圍為從約200埃到約2500埃，盡管其他導體寬度和/或間距可以被采用。參考圖4C，形成下部導體408之后，CNT材料409選擇性地形成在CNT籽晶層407 上，該CNT籽晶層407形成在每個導體408的頂部。如果CNT籽晶層407是鈦氮化物、鉭 氮化物或者類似的材料，則CNT籽晶層407的表面可以被粗糙化以允許CNT直接形成在鈦 氮化物、鉭氮化物或類似的CNT籽晶層407上。(參考，例如，Smith等發(fā)表的〃 Polishing TiN for Nanotube Synthesis“ ,Proceedings of the Annual Meeting of the American Society for PrecisionEngineering, Nov. 10-15, 2001 以及Rao 等發(fā)表的"In situ-grown carbon nanotubearray with excellent field emission characteristics " , App1. Phys. Lett.，Vol. 76，o.25，19 June 200，pp.3813-3815)。在一些實施例中，諸如鎳、鈷、鐵等的額外的金屬催化劑層(未示出)可以在CNT 材料409形成之前選擇性地沉積在CNT籽晶層407上方，以提供CNT形成期間金屬催化劑 的益處(如之前參考圖3B所描述的)。在其他實施例中，可以采用金屬催化劑層而不用下 層的、表面粗糙化的籽晶層(如之前參考圖3C所描述的)。在任一情況下，CNT制造工藝被實施以在每個導體408上選擇性地生長和/或沉 積CNT材料409。對于每個存儲器單元，至少CNT材料409的形成在存儲器單元的各個導體 408上的部分用作存儲器單元的可逆電阻轉(zhuǎn)換元件202。任何合適的方法可以用于在每個 導體408上形成CNT材料409。例如，CVD、等離子體增強CVD、激光蒸鍍、電弧放電等可以被 采用。在一個示例性實施例中，可以利用CVD在約675°C到700°C的溫度、約lOOsccm的 流速下在二甲苯、氬、氫和/或二茂鐵(ferrocene)中進行約30分鐘而在TiN籽晶層上形 成CNT。也可以采用其他溫度、氣體、流速和/或生長溫度。在另一示例性實施例中，可以利用CVD在約650°C的溫度、約5. 5Torr的壓力下在 20%的C2H4和80%的氬中進行約20分鐘而在鎳催化劑層上形成CNT。其他溫度、氣體、比
14值、壓力和/或生長溫度也可以被采用。在再一個實施例中，可以通過等離子體增強CVD、在約600°C到約900°C的溫度、采 用約100-200瓦的RF功率、在用約80%的氬、氫和/或氨稀釋的約20%的甲烷、乙烯、乙 炔或者另一種碳氫化合物中進行約8-30分鐘而在諸如鎳、鈷、鐵等的金屬催化劑層上形成 CNT。其他溫度、氣體、比值、功率和/或生長溫度也可以被采用。如所述，CNT材料409僅形成在在每個導體408上形成的CNT籽晶層407上方。在 一些實施例中，CNT材料409可以具有約1納米到約1微米(以及甚至幾十微米)的厚度， 更優(yōu)選具有約10納米到約20納米的厚度，盡管也可以采用其他的CNT材料厚度。CNT材料 409中個體管的密度可以是例如約6. 6 X IO3個CNT/微米2到約1 X IO6個CNT/微米2，更優(yōu) 選是至少約6. 6X IO4個CNT/微米2，盡管也可以采用其他密度。例如，假設(shè)導體408具有 約45納米的寬度，則在一些實施例中，優(yōu)選形成在每個導體408上方的CNT材料409中具 有至少約10個CNT，更優(yōu)選具有至少約100個CNT(盡管也可以采用諸如1、2、3、4、5等較少 的CNT或者諸如大于100的較多CNT)。在CNT材料409已經(jīng)形成在每個導體408上方之后，電介質(zhì)層410 (圖4D)沉積在 基板400上方，以便填充CNT材料區(qū)域與導體408之間的空隙。在一些實施例中，電介質(zhì)層 410可以利用化學氣相沉積(CVD)、高密度等離子體(HDP)沉積、電弧等離子體輔助沉積、旋 涂沉積等被沉積。例如，大約1微米以上的二氧化硅可以沉積在基板400上且利用化學機 械拋光或回蝕工藝平坦化，以形成平坦表面412。平坦表面412包括被電介質(zhì)材料410分開 的CNT材料409的暴露的分離部分，如圖所示。諸如硅氮化物、硅氧氮化物、低k電介質(zhì)等的其他電介質(zhì)材料和/或其他電介質(zhì)層 厚度可以被采用。示例性低k電介質(zhì)包括碳摻雜氧化物、硅碳層等。參考圖4E，在平坦化且暴露CNT材料區(qū)域的頂表面之后，每個存儲器單元的二極 管結(jié)構(gòu)被形成。在一些實施例中，阻擋層414，諸如，鈦氮化物、鉭氮化物、鎢氮化物等，可以 在二極管形成之前形成在CNT材料區(qū)域409上方(例如，防止和/或減少金屬原子遷移進 入多晶硅區(qū)域)。阻擋層414可以為約20埃到約500埃，更優(yōu)選為約100埃的鈦氮化物或 諸如鉭氮化物、鎢氮化物的另一適當?shù)淖钃鯇?；一個或多個阻擋層的結(jié)合；阻擋層與其他 層的結(jié)合，諸如鈦/鈦氮化物、鉭/鉭氮化物或者鎢/鎢氮化物堆疊等。也可以采用其他阻 擋層材料和/或厚度。在沉積阻擋層414之后，用于形成每個存儲器單元的二極管(例如，圖2A-3C中 示出的二極管204)的半導體材料開始沉積。每個二極管可以是之前描述的垂直p-n或者 p-i-n二極管。在一些實施例中，每個二極管由諸如多晶硅、多晶硅鍺合金、多晶鍺的多晶半 導體材料或者任何其他適當?shù)牟牧闲纬?。方便起見，這里描述的是由多晶硅形成且指向下 方的二極管。應(yīng)該理解的是，也可以采用其他的材料和/或二極管構(gòu)造。參考圖4E，阻擋層414形成之后，重摻雜η+硅層416沉積在阻擋層414上。在一 些實施例中，η+硅層416沉積之時處于非晶態(tài)。在其他實施例中，η+硅層416沉積之時處 于多晶態(tài)?；瘜W氣相沉積或其他適當?shù)墓に嚳梢杂糜诔练eη+硅層416。在至少一個實施例 中，η+硅層416可以由例如約100埃到約1000埃，優(yōu)選為約100埃的具有約IO21CnT3的摻 雜濃度的磷或砷摻雜硅形成?？梢圆捎闷渌麑雍穸取诫s劑和/或摻雜濃度。η+硅層416 可以例如，通過在沉積期間使施主氣流動而被原位摻雜?？梢圆捎闷渌麚诫s方法(例如，注
15入)。在η+硅層416被沉積之后，輕摻雜、本征和/或非有意摻雜的硅層418形成在η+ 硅層416上方。在一些實施例中，本征硅層418沉積時處于非晶態(tài)。在其他實施例中，本征 硅層418沉積時處于多晶態(tài)?；瘜W氣相沉積或其他適當?shù)某练e方法可以用于沉積本征硅層 418。在至少一個實施例中，本征硅層418可以具有約500到約4800埃，優(yōu)選約2500埃的 厚度。也可以采用其他的本征層厚度。薄(例如，幾百埃以下)鍺和/或硅-鍺合金層(未示出)可以在本征硅層418 沉積之前形成在η+硅層416上以防止和/或減少從η+硅層416進入本征硅層418的摻雜 劑遷移(如之前引入的'331申請中所描述)。在η+硅層416和本征硅層418形成之后，η+硅層416、本征硅層418和阻擋層414 被圖案化和刻蝕，以便形成上覆導體408的硅柱420 (如圖所示)。采用軟或硬掩模的常規(guī) 的光刻技術(shù)以及濕法或干法刻蝕工藝可以用于形成硅柱420。在硅柱420形成之后，電介質(zhì)層422被沉積以填充硅柱420之間的空隙。例如，大 約200-7000埃的二氧化硅可以被沉積且利用化學機械拋光或回蝕工藝平坦化，以形成平 坦表面424。如圖所示，平坦表面424包括被電介質(zhì)材料422分開的硅柱420的暴露頂表 面。諸如硅氮化物、硅氧氮化物、低k電介質(zhì)等的其他電介質(zhì)材料和/或其他電介質(zhì)層厚度 可以被采用。示例性低k電介質(zhì)包括碳摻雜氧化物、硅碳層等。在硅柱420形成之后，ρ+硅區(qū)域426形成在每個硅柱420內(nèi)、硅柱420的上表面附 近。例如，毯式P+注入可以用于在硅柱420內(nèi)注入硼到預(yù)定深度。示例性的可注入分子離 子包括BF2、BF3、B等。在一些實施例中，可以采用約1-5X IO15離子/cm2的注入劑量?？梢?采用其他的注入物質(zhì)和/或劑量。此外，在一些實施例中，擴散工藝可以用于摻雜硅柱420 的上部。在至少一個實施例中，P+硅區(qū)域426具有約100-700埃的深度，盡管也可以采用其 他的P+硅區(qū)域尺寸。(應(yīng)該注意的是，如果將要形成的二極管是向上取向的p-n或p-i-n 二極管，則硅柱420的上部將被摻雜成η型)。因此，每個硅柱420包括向下取向的p_i_n 二極管428。參考圖4F，在完成p-i-n 二極管428之后，硅化物形成金屬層430沉積在基板400 上方。示例性硅化物形成金屬包括濺射和/或沉積的鈦或鈷。在一些實施例中，硅化物形 成金屬層430具有約10埃到約200埃，優(yōu)選約20到50埃，更優(yōu)選約20埃的厚度。也可以 采用其他的硅化物形成金屬層材料和/或厚度。如以下將進一步被描述的，該結(jié)構(gòu)的退火 引起來自硅化物形成金屬層430的金屬與來自ρ+硅區(qū)域426的硅反應(yīng)而形成鄰近每個ρ+ 硅區(qū)域426的硅化物區(qū)域432。硅化物形成金屬層430形成之后，第二組導體436可以以與底部組導體408的形 成相似的方式形成在二極管428上方。在一些實施例中，在用于形成上部的第二組導體436 的導電層440沉積之前，一個或多個阻擋層和/或粘附層438可以設(shè)置在硅化物形成金屬 層430上方。導電層440可以由利用任何合適的方法(例如，化學氣相沉積、物理氣相沉積等) 沉積的任何合適的導電材料，諸如鎢、另一合適的金屬、重摻雜半導體材料、導電硅化物、導 電硅化物-鍺化物、導電鍺化物等形成。也可以采用其他導電層材料。阻擋層和/或粘附 層438可以包括鈦氮化物或諸如，鉭氮化物、鎢氮化物的另一適當?shù)膶樱灰粋€或多個層的結(jié)合；或者任何其他合適的材料。沉積的導電層440、阻擋和/或粘附層438和/或硅化物形 成金屬層430可以被圖案化及刻蝕以形成第二組導體436。在至少一個實施例中，上部導體 436是基本平行、基本共面的導體，該上部導體與下部導體408在不同的方向上延伸。在本發(fā)明的其他實施例中，上部導體436可以利用金屬鑲嵌工藝形成，其中電介 質(zhì)層被形成、圖案化及刻蝕，以產(chǎn)生用于導體436的開口或空隙。該開口或空隙可以被填充 有粘附層438及導電層440(如果需要，和/或?qū)щ娮芯Ащ娞畛浜?或阻擋層)。然后， 粘附層438和導電層440可以被平坦化以形成平坦表面。在本發(fā)明的至少一個實施例中，硬掩模可以形成在二極管428上方，如在例如于 2006年 5 月 13 日提交的名稱為〃 CONDUCTIVE HARD MASK T0PR0TECT PATTERNED FEATURES DURING TRENCH ETCH"的第11/444，936號美國專利申請(下面被稱為〃 ‘936申請〃) (其以引用方式整體引入在此)中所描述的。例如，在圖案化及刻蝕本征硅層418和η+硅 層416之前，ρ+硅層可以通過摻雜本征層418 (例如，利用離子注入或另一摻雜方法)而形 成。硅化物形成金屬層430可以形成在ρ+硅層上方，接著形成阻擋層和/或?qū)щ妼?。這些 阻擋層和導電層可以用作圖案化及刻蝕二極管428期間的硬掩模，且可以減輕頂導體436 形成期間會發(fā)生的任何過刻蝕(如'936申請中所描述)。上部導體436形成之后，該結(jié)構(gòu)可以被退火以使二極管428的沉積半導體材料結(jié) 晶(和/或形成硅化物區(qū)域432)。在至少一個實施例中，可以在約600°C到800°C的溫度， 更優(yōu)選在約650°C到750°C之間的溫度，在氮中進行退火約10秒到約2分鐘?？梢圆捎闷?他的退火時間、溫度和/或環(huán)境。硅化物區(qū)域432可以在退火期間用作形成二極管428的 下層沉積半導體材料的“結(jié)晶模板”或者“仔晶”(例如，將任何非晶半導體材料轉(zhuǎn)換成多晶 半導體材料和/或改善二極管428的整體晶體特性)。從而，提供較低電阻率的二極管材 料。備選的示例性存儲器單元在本發(fā)明的其他實施例中，下部導體408可以利用金屬鑲嵌工藝形成，如以下參 考圖5A-C所描述。參考圖5A，電介質(zhì)層410被形成、圖案化及刻蝕，以產(chǎn)生用于導體408的 開口或空隙。然后，該開口或空隙可以被填充有粘附層404及導電層406(如果需要，和/ 或?qū)щ娮芯?、導電填充?或阻擋層)。然后，粘附層404和導電層406可以被平坦化以形 成平坦表面(如圖所示)。在這樣的實施例中，粘附層404襯墊每個開口或空隙的底部和側(cè) 壁。在平坦化之后，CNT籽晶層407形成在下部導體408上方。在至少一個實施例中， 選擇性的沉積工藝可以用于在每個下部導體408上方形成金屬催化劑CNT籽晶層407。示 例性金屬催化劑籽晶層包括鎳、鈷、鐵等，其可以通過無電沉積、電鍍等被選擇性地沉積。備 選地，鈦氮化物、鉭氮化物或者類似的CNT籽晶層可被沉積在下部導體408上方，被表面粗 糙化、圖案化且刻蝕，以在每個導體408上方形成CNT籽晶層區(qū)域407 (具有或不具有諸如 鎳、鈷、鐵等的附加金屬催化劑層)。鎳、鈷、鐵或類似的金屬催化劑層也可以通過無電沉積、 電鍍等形成在表面非粗糙化或光滑的鈦氮化物、鉭氮化物或者類似層上方。參考圖5B，CNT籽晶層區(qū)域407形成之后，CNT材料409選擇性地形成在每個CNT 籽晶層區(qū)域上方。任何合適的方法可以用于在每個導體408上形成CNT材料409。例如， CVD、等離子體增強CVD、激光蒸鍍、電弧放電等可以被采用。
17
垂直對準的CNT允許垂直電流流動而具有較少的橫向?qū)щ娀蛘邲]有橫向?qū)щ?。?了減少或防止在相鄰存儲器單元之間形成橫向或橋接導電路徑，在一些實施例中，CNT材料 409的個體管可以制造為基本垂直地對準(例如，因此，降低和/或防止存儲器單元的狀態(tài) 受相鄰存儲器單元的狀態(tài)和/或編程的影響或“干擾”)。應(yīng)該注意的是，個體管的隔離可 以延伸到CNT材料409的總厚度或者可以不延伸到CNT材料409的總厚度。例如，在初始 生長階段，個體管的一些或大部分可以垂直對準(例如，不接觸)。然而，隨著個體管的長度 垂直增加，部分管會彼此接觸，甚至相互糾結(jié)或者纏繞。在CNT材料409形成在每個下部導體408上方之后，電介質(zhì)材料411沉積在CNT 材料區(qū)域409的區(qū)域頂部及其周圍，以便將相鄰的CNT材料區(qū)域隔離。在一些實施例中，電 介質(zhì)材料411可以利用化學氣相沉積(CVD)、高密度等離子體(HDP)沉積、電弧等離子體輔 助沉積、旋涂沉積等被沉積。然后，進行CMP或者電介質(zhì)回蝕步驟以平坦化電介質(zhì)材料411 且從CNT材料區(qū)域的頂部去除電介質(zhì)材料。例如，大約200-7000埃(在一些實施例中，1微 米以上)的二氧化硅可以被沉積且利用化學機械拋光或回蝕工藝平坦化。諸如硅氮化物、 硅氧氮化物、低k電介質(zhì)等的其他電介質(zhì)材料和/或其他電介質(zhì)層厚度可以被采用。示例 性低k電介質(zhì)包括碳摻雜氧化物、硅碳層等。只要電介質(zhì)層已經(jīng)被平坦化且CNT材料區(qū)域的頂表面被暴露，存儲器級的形成便 如之前參考圖4E-4F所描述的而繼續(xù)下去，從而形成圖5C所示的存儲器級。如之前所描述，典型地沉積或生長的CNT材料具有厚度變化顯著的粗糙的表面 形貌，諸如，具有大量的峰和谷。這些厚度變化使得CNT材料難以在不過量刻蝕底層基板 (underlying substrate)的前提下被刻蝕，從而增加了與它們用于集成電路相關(guān)的制造成 本和復(fù)雜度。在一個或多個之前描述的實施例中，在CNT籽晶層上選擇性地形成CNT材料 可以用于消除或最小化對刻蝕CNT材料的需要。根據(jù)本發(fā)明一個或多個其他實施例，電介 質(zhì)填充和平坦化工藝可以用于平滑CNT材料層的許多厚度變化，允許CNT材料層更容易被 刻蝕且降低制造成本和復(fù)雜度。前述描述僅公開了本發(fā)明的示例性實施例。落在本發(fā)明的范圍內(nèi)的以上公開的裝 置和方法的修改對于本領(lǐng)域的普通技術(shù)人員是顯而易見的。從而，盡管已經(jīng)結(jié)合其示范性實施例公開了本發(fā)明，但應(yīng)該理解的是，其他實施例 可以落在如所附權(quán)利要求書定義的本發(fā)明的精神和范圍內(nèi)。
權(quán)利要求
一種制造存儲器單元的方法，包括在基板上方制造第一導體；在所述第一導體上方選擇性地制造碳納米管(CNT)材料；在所述CNT材料上方制造二極管；以及在所述二極管上方制造第二導體。
2.根據(jù)權(quán)利要求1所述的方法，其中制造所述CNT材料包括 在所述第一導體上制造CNT籽晶層；以及在所述CNT籽晶層上選擇性地制造CNT材料。
3.根據(jù)權(quán)利要求2所述的方法，其中制造所述CNT籽晶層包括 在所述第一導體上方沉積鈦氮化物；以及粗糙化沉積的所述鈦氮化物的表面。
4.根據(jù)權(quán)利要求3所述的方法，還包括在粗糙化的所述鈦氮化物的表面上選擇性地沉積金屬層。
5.根據(jù)權(quán)利要求4所述的方法，其中所述金屬層包括鎳、鈷或鐵。
6.根據(jù)權(quán)利要求2所述的方法，其中制造所述CNT籽晶層包括 在所述第一導體上方沉積鈦氮化物；以及在所述鈦氮化物上選擇性地沉積金屬催化劑層。
7.根據(jù)權(quán)利要求6所述的方法，其中所述金屬催化劑層包括鎳、鈷或鐵。
8.根據(jù)權(quán)利要求2所述的方法，還包括圖案化和刻蝕所述CNT籽晶層。
9.根據(jù)權(quán)利要求8所述的方法，其中圖案化和刻蝕所述CNT籽晶層包括圖案化和刻蝕 所述第一導體。
10.根據(jù)權(quán)利要求1所述的方法，其中制造所述CNT材料包括 在所述第一導體上方選擇性地沉積金屬層；以及在沉積的所述金屬層上選擇性地制造CNT材料。
11.根據(jù)權(quán)利要求10所述的方法，其中所述金屬層包括鎳、鈷或鐵。
12.根據(jù)權(quán)利要求1所述的方法，其中制造所述二極管包括制造垂直多晶二極管。
13.根據(jù)權(quán)利要求12所述的方法，還包括制造與所述垂直多晶二極管的多晶材料接 觸的硅化物、硅化物-鍺化物或鍺化物區(qū)域，使得所述多晶材料處于低電阻率狀態(tài)。
14.根據(jù)權(quán)利要求12所述的方法，其中所述二極管是p-n或p-i-n二極管。
15.根據(jù)權(quán)利要求1所述的方法，還包括在所述CNT材料中產(chǎn)生缺陷，以便調(diào)整所述 CNT材料的轉(zhuǎn)換特性。
16.根據(jù)權(quán)利要求1所述的方法，其中選擇性地制造所述CNT材料包括制造具有基本 垂直對準的多個CNT的CNT材料，以便減少所述CNT材料中的橫向?qū)щ姟?br>
17.一種利用權(quán)利要求1的方法形成的存儲器單元。
18.一種利用權(quán)利要求11的方法形成的存儲器單元。
19.一種制造存儲器單元的方法，包括 在基板上方制造第一導體；通過在所述第一導體上方選擇性地制造碳納米管(CNT)材料而在所述第一導體上方 制造可逆電阻轉(zhuǎn)換元件；在所述可逆電阻轉(zhuǎn)換元件上方制造垂直多晶二極管；以及 在所述垂直多晶二極管上方制造第二導體。
20.根據(jù)權(quán)利要求19所述的方法，其中制造所述可逆電阻轉(zhuǎn)換元件包括 制造CNT籽晶層；以及在所述CNT籽晶層上選擇性地制造CNT材料。
21.根據(jù)權(quán)利要求20所述的方法，其中制造所述CNT籽晶層包括 在所述第一導體上沉積鈦氮化物；以及粗糙化沉積的所述鈦氮化物的表面。
22.根據(jù)權(quán)利要求21所述的方法，還包括在粗糙化的所述鈦氮化物的表面上選擇性地沉積金屬層。
23.根據(jù)權(quán)利要求20所述的方法，還包括圖案化和刻蝕所述第一導體期間圖案化和 刻蝕所述CNT籽晶層。
24.根據(jù)權(quán)利要求19所述的方法，其中制造所述可逆電阻轉(zhuǎn)換元件包括 在所述第一導體上選擇性地沉積金屬層；以及在沉積的所述金屬層上選擇性地制造CNT材料。
25.根據(jù)權(quán)利要求19所述的方法，還包括制造與所述垂直多晶二極管的多晶材料接 觸的硅化物、硅化物-鍺化物或鍺化物區(qū)域，使得所述多晶材料處于低電阻率狀態(tài)。
26.一種利用權(quán)利要求19的方法形成的存儲器單元。
27.一種存儲器單元，包括第一導體；可逆電阻轉(zhuǎn)換元件，包括選擇性地制造在所述第一導體上方的碳納米管(CNT)材料； 二極管，形成在所述可逆電阻轉(zhuǎn)換元件上方；以及 第二導體，形成在所述二極管上方。
28.根據(jù)權(quán)利要求27所述的存儲器單元，其中所述CNT材料包括基本垂直對準的多個 CNT,以便減少所述CNT材料中的橫向?qū)щ姟?br>
29.根據(jù)權(quán)利要求27所述的存儲器單元，其中所述CNT材料包括調(diào)整所述CNT材料的 轉(zhuǎn)換特性的缺陷。
30.根據(jù)權(quán)利要求27所述的存儲器單元，其中所述二極管包括垂直多晶二極管。
31.根據(jù)權(quán)利要求30所述的存儲器單元，還包括與所述垂直多晶二極管的多晶材料接 觸的硅化物、硅化物-鍺化物或鍺化物區(qū)域，使得所述多晶材料處于低電阻率狀態(tài)。
32.根據(jù)權(quán)利要求27所述的存儲器單元，還包括形成在所述第一導體上的CNT籽晶層， 并且所述CNT材料選擇性地制造在所述CNT籽晶層上。
33.根據(jù)權(quán)利要求32所述的存儲器單元，其中所述CNT籽晶層包括導電層。
34.根據(jù)權(quán)利要求33所述的存儲器單元，其中所述導電層包括鈦氮化物。
35.根據(jù)權(quán)利要求34所述的存儲器單元，其中所述鈦氮化物被表面粗糙化。
36.根據(jù)權(quán)利要求33所述的存儲器單元，其中所述導電層包括鎳、鈷或鐵。
37.一種多個非易失性存儲器單元，包括多個第一基本平行、基本共面的導體，沿第一方向延伸； 多個二極管；多個可逆電阻轉(zhuǎn)換元件；以及多個第二基本平行、基本共面的導體，沿第二方向延伸，所述第二方向不同于所述第一 方向，其中，在每個存儲器單元中，所述二極管之一形成在所述可逆電阻轉(zhuǎn)換元件之一上方、 設(shè)置在所述第一導體之一與所述第二導體之一之間，并且其中每個所述可逆電阻轉(zhuǎn)換元件包括被選擇性地制造的形成在所述第一導體之一上 方的碳納米管(CNT)材料。
38.根據(jù)權(quán)利要求37所述的多個存儲器單元，其中所述CNT材料包括基本垂直對準的 多個CNT，以便減少所述CNT材料中的橫向?qū)щ姟?br>
39.根據(jù)權(quán)利要求37所述的多個存儲器單元，還包括CNT材料層，該CNT材料層在兩個 或更多所述存儲器單元之間延伸且形成所述兩個或更多存儲器單元的所述可逆電阻轉(zhuǎn)換 元件。
40.根據(jù)權(quán)利要求37所述的多個存儲器單元，其中每個二極管是垂直多晶二極管。
41.根據(jù)權(quán)利要求40所述的多個存儲器單元，還包括與每個所述垂直多晶二極管的多 晶材料接觸的硅化物、硅化物-鍺化物或鍺化物，使得所述多晶材料處于低電阻率狀態(tài)。
42.根據(jù)權(quán)利要求37所述的多個存儲器單元，還包括在兩個或更多所述存儲器單元之 間延伸的CNT籽晶層，并且所述CNT材料選擇性地形成在所述CNT籽晶層上。
43.根據(jù)權(quán)利要求42所述的多個存儲器單元，其中所述CNT籽晶層包括導電層。
44.根據(jù)權(quán)利要求43所述的多個存儲器單元，其中所述導電層包括鈦氮化物。
45.根據(jù)權(quán)利要求44所述的存儲器單元，其中所述鈦氮化物被表面粗糙化。
46.一種單片三維存儲器陣列，包括第一存儲器級，形成基板上方，所述第一存儲器級包括多個存儲器單元，其中所述第一存儲器級的每個所述存儲器單元包括第一導體；可逆電阻轉(zhuǎn)換元件，包括選擇性地制造在所述第一導體上方的碳納米管(CNT)材料；二極管，形成在所述可逆電阻轉(zhuǎn)換元件上方；以及第二導體，形成在所述二極管上方；以及至少一個第二存儲器級，單片形成在所述第一存儲器級上方。
47.根據(jù)權(quán)利要求46所述的單片三維存儲器陣列，其中每個所述可逆電阻轉(zhuǎn)換元件的 CNT材料包括基本垂直對準的多個CNT，以便減少所述CNT材料中的橫向?qū)щ姟?br>
48.根據(jù)權(quán)利要求46所述的單片三維存儲器陣列，還包括在兩個或更多所述存儲器單 元之間延伸且形成所述兩個或更多存儲器單元的所述可逆電阻轉(zhuǎn)換元件的CNT材料層。
49.根據(jù)權(quán)利要求46所述的單片三維存儲器陣列，其中每個二極管包括垂直多晶二極管。
50.根據(jù)權(quán)利要求49所述的單片三維存儲器陣列，其中每個所述垂直多晶二極管包括垂直多晶硅二極管。
51.根據(jù)權(quán)利要求46所述的單片三維存儲器陣列，其中所述第一存儲器級還包括在兩 個或更多所述存儲器單元之間延伸的CNT籽晶層，并且CNT材料選擇性地形成在所述CNT桿晶層上。全文摘要
在一些方面，制造存儲器單元的方法被提供，該方法包括(1)在基板上方制造第一導體；(2)在第一導體上方選擇性地制造碳納米管(CNT)材料；(3)在CNT材料上方制造二極管；以及(4)在二極管上方制造第二導體。也提供許多其他方面。
文檔編號H01L27/115GK101919056SQ200880123671
公開日2010年12月15日 申請日期2008年12月30日 優(yōu)先權(quán)日2007年12月31日
發(fā)明者布拉德·赫納, 阿普里爾·施里克, 馬克·克拉克 申請人:桑迪士克3D有限責任公司