專利名稱：堆疊串行連接的集成電路的方法和由其制成的多芯片裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總的涉及集成電路或者芯片，更具體地，本發(fā)明涉及用于芯片堆疊的芯片 連接的布置。
背景技術(shù)：
本申請涉及2005年12月 30 日提交的名稱為“Multiple Independent SerialLink Memory”的較早提交的美國專利申請序號11/324023，其全部教導(dǎo)通過引用包含于此。本申請涉及2006年11月8日提交的名稱為“Daisy Chain CascadingDevices" 的較早提交的美國專利申請序號11/594564，其全部教導(dǎo)通過引用包含于此。本申請涉及2007年12月12日提交的名稱為“Memory System WithPoint-To-Point Ring Topology”的較早提交的美國臨時(shí)專利申請序號61/013036，其 全部教導(dǎo)通過引用包含于此。本申請涉及2007年12月20日提交的名稱為“Method For StackingSerially-Connected Integrated Circuits And Multi-Chip Device Made FromSame”的較早提交的美國臨時(shí)專利申請序號61/015345，其全部教導(dǎo)通過引用包含于 此。為了降低消費(fèi)品的體積和成本，將多個(gè)芯片集成在單個(gè)封裝中已經(jīng)在半導(dǎo)體工業(yè) 中成為主要的趨勢。迄今為止，在實(shí)際產(chǎn)品中已經(jīng)引入并且使用了多種多芯片封裝方法。隨著芯片密度的增加，芯片封裝自身在大小和引腳數(shù)量方面也顯著改變。鑒于存 儲(chǔ)器芯片的高密度和小的形狀因子方面的問題，MCP(多芯片封裝)成為使得任一系統(tǒng)更加 緊致小巧的一種良好解決方案。迄今為止，絕大多數(shù)芯片堆疊是使用絲焊技術(shù)來完成的。然 而，其需要在將要通過焊絲連接的每一芯片上存在與傳統(tǒng)焊盤一樣大的空間。為了制造MCP，需要更復(fù)雜的引線框架(lead frame)。而且，每個(gè)芯片應(yīng)該布置成 具有足夠的間距，這使得形狀因子增加。由于該焊接線處于異常角度(odd angle)，絲焊技 術(shù)也會(huì)降低MCP的機(jī)械耐久性。此外，絲焊需要用于每個(gè)芯片的間隔件。從而，這導(dǎo)致堆疊的高度增加，使得對集 成裝置堆疊的處理和安裝相對于不包括間隔件的堆疊來說更具有挑戰(zhàn)性。而且，具有間隔 件的芯片堆疊中的焊絲的長度也更長，使得芯片堆疊系統(tǒng)的電性能下降。另外，集成裝置芯 片中具有間隔件的集成裝置堆疊的熱阻抗也增加。傳統(tǒng)的集成裝置堆疊當(dāng)應(yīng)用間隔件材料并且將集成裝置定位于間隔件材料上時(shí)易于產(chǎn)生電短路。這降低了生產(chǎn)的可靠性和產(chǎn)量。傳統(tǒng)的基于焊絲的晶片堆疊不提供緊密封裝。焊線的長度和連接布局還導(dǎo)致大的負(fù)載效應(yīng)。另一種方法是在芯片之間使用過孔。穿過芯片的過孔可以是解決由電特性導(dǎo)致的 噪聲問題的更好的方法。圖1示出使用穿過芯片的過孔技術(shù)制成的傳統(tǒng)多芯片堆疊或者多芯片裝置100的 部分頂視圖102和橫截面視圖104。在頂視圖102中，示出多個(gè)信號焊盤A1-A6和B1-B6， 其利于內(nèi)部和外部信號到芯片的連接。過孔自身在頂視圖中并不可見。橫截面視圖104是 沿著頂視圖中的線A-A獲得的。圖1中所使用的穿過芯片的過孔涉及公共的輸入或者輸出 連接，或者并行連接。由于這個(gè)原因，僅有的實(shí)際制造問題是如何通過鉆孔得到并制成深度 清潔的孔來使得相同的引腳互相連接作為公共連接。在相同存儲(chǔ)器芯片間的多點(diǎn)連接中， 每個(gè)芯片的對準(zhǔn)是重要的，以便使得所有芯片在沒有焊盤間隔件時(shí)全部對準(zhǔn)，而在用于多 芯片封裝的焊絲連接中需要該焊盤間隔件。其它公知的方法涉及使用穿過芯片的過孔來實(shí)現(xiàn)芯片之間的并行連接。例如，美 國專利申請公開號US 2007/0246257-A1描述了一種存儲(chǔ)器電路，其中存儲(chǔ)器芯片通過多 點(diǎn)拓?fù)渲械拇┻^硅的過孔來連接。然而，以此方法，過孔延伸穿過堆疊中的所有存儲(chǔ)器芯 片，從而限制了可提供的連接性的類型。從而，期望提供一種多芯片封裝或者芯片堆疊，其使用穿過芯片的過孔來提供用 于菊花鏈連接的其它連接來增強(qiáng)信號性能。

發(fā)明內(nèi)容
本發(fā)明的目的是用來消除或者減輕之前多芯片裝置的至少一個(gè)缺陷。在第一方面中，本發(fā)明提供包括具有頂部芯片和底部芯片的集成電路芯片的堆疊 對的多芯片裝置。頂部芯片具有用于連接到外部輸入信號的一個(gè)或者多個(gè)輸入信號焊盤和 一個(gè)或者多個(gè)公共連接信號焊盤。每個(gè)公共連接信號焊盤相對于復(fù)制的公共連接信號焊盤 在頂部芯片的中線上或者關(guān)于頂部芯片的中線對稱地布置。一個(gè)或者多個(gè)輸出信號焊盤相 對于相應(yīng)的輸入信號焊盤關(guān)于頂部芯片的中線對稱地布置。底部芯片具有和底部芯片大體 相同的信號焊盤布置，底部芯片在取向上相對于頂部芯片翻轉(zhuǎn)。該裝置包括用于將頂部芯 片公共連接信號焊盤和其復(fù)制的公共連接信號焊盤并行連接的并行連接的穿過芯片的過 孔。該裝置還包括用于將頂部芯片輸出信號焊盤和底部芯片上其相應(yīng)的輸入信號焊盤串聯(lián) 連接的串行連接的穿過芯片的過孔。一個(gè)或者多個(gè)輸入信號焊盤、一個(gè)或者多個(gè)公共連接信號焊盤和一個(gè)或者多個(gè)輸 出信號焊盤可以沿著頂部芯片的單個(gè)邊緣布置。該一個(gè)或者多個(gè)輸入信號焊盤可以布置在 頂部芯片的中線的同一側(cè)上。該裝置還可以包括用于將頂部芯片輸出信號焊盤和底部芯片 上其相應(yīng)的輸入信號焊盤串行連接的多個(gè)串行連接的穿過芯片的過孔，和/或用于將頂部 芯片公共連接信號焊盤和底部芯片上其復(fù)制的公共連接信號焊盤并行連接的多個(gè)并行連 接的穿過芯片的過孔。在一個(gè)實(shí)施例中，堆疊芯片被布置為基本不存在偏移量。例如，頂部芯片的邊緣可 以和底部芯片的對應(yīng)邊緣垂直排齊在一起。在另一個(gè)實(shí)施例中，堆疊芯片互相面向相同的 方向。例如，具有所選擇信號焊盤的第一芯片的一側(cè)可以和具有相同的所選擇信號焊盤的第二芯片的一側(cè)面向相同的方向。在另一個(gè)方面中，本發(fā)明提供包括具有頂部芯片、偶數(shù)個(gè)中間芯片和底部芯片的 多個(gè)大體相同的芯片的多芯片裝置。每個(gè)芯片包括一個(gè)或者多個(gè)輸入信號焊盤和一個(gè)或者 多個(gè)公共連接信號焊盤。每個(gè)公共連接信號焊盤相對于復(fù)制的公共連接信號焊盤在芯片中 線上或者關(guān)于芯片的中線對稱地布置。一個(gè)或者多個(gè)輸出信號焊盤相對于相應(yīng)的輸入信號 焊盤關(guān)于芯片的中線對稱地布置。并行連接的穿過芯片的過孔將每個(gè)芯片上的對應(yīng)的公共 連接信號焊盤并行連接在一起。串行連接的穿過芯片的過孔將一個(gè)芯片上輸出信號焊盤和 另一個(gè)芯片上其相應(yīng)的輸入信號焊盤串聯(lián)連接。在此同一方面中，頂部芯片具有用于連接到外部輸入信號的一個(gè)或者多個(gè)輸入信 號焊盤、用于連接到外部公共信號的公共連接信號焊盤和連接到相鄰芯片的相應(yīng)的輸入信 號焊盤的一個(gè)或者多個(gè)輸出信號焊盤。底部芯片具有用于連接到外部輸出信號的一個(gè)或者 多個(gè)輸出信號焊盤、用于連接到外部公共信號的公共連接信號焊盤和連接到相鄰芯片的相 應(yīng)的輸出信號焊盤的一個(gè)或者多個(gè)輸入信號焊盤。至少一個(gè)中間芯片具有串行連接到相鄰 中間芯片的相應(yīng)一個(gè)或者多個(gè)輸入信號焊盤的一個(gè)或者多個(gè)輸出信號焊盤。該多個(gè)大體相 同的芯片具有大體相同的信號焊盤布置并且在堆疊中提供。堆疊中每個(gè)交替的芯片在取向 上相對于相鄰芯片翻轉(zhuǎn)。偶數(shù)個(gè)中間芯片可以是具有連接到多個(gè)相鄰中間芯片的相應(yīng)一個(gè)或者多個(gè)輸入 信號焊盤的一個(gè)或者多個(gè)輸出信號焊盤的偶數(shù)倍個(gè)的中間芯片。該裝置還包括布置在相鄰 中間芯片的焊盤之間的絕緣件，來防止所選擇的相鄰焊盤之間的接觸。并行連接的穿過芯 片的過孔可以延伸穿過絕緣件并且穿過中間芯片的相應(yīng)的公共連接信號焊盤。穿過焊盤的 過孔可以延伸穿過絕緣件，以將其中一個(gè)中間芯片的一個(gè)或者多個(gè)輸出信號焊盤連接到相 鄰中間芯片的相應(yīng)的一個(gè)或者多個(gè)輸入信號焊盤。該裝置還可以包括用于控制對多個(gè)大體相同的芯片的存取的控制器。在該情況 中，可以提供控制器輸入連接，用來將來自底部芯片的輸出信號焊盤連接到控制器的輸入 側(cè)。可以提供控制器輸出連接，用來將控制器的輸出側(cè)連接到頂部芯片的輸入焊盤。控制 器可以置于堆疊芯片下面，在該情況中，控制器輸出連接可以包括絲焊，或者可以置于堆疊 芯片之上，在該情況中控制器輸入連接可以包括絲焊。在又一方面中，本發(fā)明提供用于堆疊串行連接的集成電路的方法，包括如下步驟 將第一芯片翻轉(zhuǎn)，使得承接晶體管的其頂側(cè)面對第一方向，成為底部芯片；將第二芯片置于 該翻轉(zhuǎn)的第一芯片的頂部上，該第二芯片在焊盤布置和放置上和第一芯片大體相同；建立 穿過焊盤和芯片的通孔(via hole)，以便于實(shí)現(xiàn)頂部芯片的信號焊盤到底部芯片的對應(yīng)信 號焊盤的連接，以建立至少一個(gè)串聯(lián)連接和至少一個(gè)并行連接；在通孔中布置絕緣層；并 且在通孔中布置導(dǎo)體來建立頂部芯片和底部芯片上焊盤之間的穿過過孔的連接，從而建立 集成電路芯片堆疊對。建立穿過焊盤和芯片的通孔的步驟可以包括建立第一穿過芯片和穿過焊盤的通孔，以便于實(shí)現(xiàn)頂部芯片公共連接信號焊盤和其復(fù)制公共連接信號焊盤之間的并行連接。 建立穿過焊盤和芯片的通孔的步驟可以包括建立第二穿過芯片和穿過焊盤的通孔，以便于 實(shí)現(xiàn)頂部芯片輸出信號焊盤和底部芯片上其相應(yīng)輸入信號焊盤之間的串聯(lián)連接。該方法還包括如下步驟在集成電路芯片的堆疊對上沉積絕緣層；在絕緣層中形成接觸孔，來當(dāng)另一個(gè)芯片隨后布置在頂部上時(shí)允許特定相鄰信號焊盤之間的連接；在接 觸孔內(nèi)沉積導(dǎo)體；蝕刻導(dǎo)體層，將多余的導(dǎo)體材料從接觸孔之外的部分移除；并且在集成 電路芯片的堆疊對的頂部上接附兩個(gè)之前組合的芯片，來建立用于多芯片封裝的多芯片電路，該兩個(gè)之前組合的芯片和集成電路芯片的堆疊對大體相同。該方法還包括以下步驟提供用于控制對多個(gè)大體相同的芯片的存取的存儲(chǔ)器控 制器；將頂部芯片的輸入信號焊盤連接到控制器的輸出側(cè)；并且將來自底部芯片的輸出信 號焊盤連接到控制器的輸入側(cè)。在另一方面中，本發(fā)明提供包括具有頂部芯片和底部芯片的多個(gè)大體相同的芯片 的多芯片裝置。該頂部和底部芯片具有大體相同的信號焊盤布置，該底部芯片在取向上相 對于頂部芯片翻轉(zhuǎn)。該裝置還包括用于將頂部芯片的至少一個(gè)輸出信號焊盤連接到底部芯 片的相應(yīng)輸入信號焊盤的至少一個(gè)串行的穿過芯片的過孔。裝置中提供至少一個(gè)并行的穿 過芯片的過孔，用來將頂部芯片上至少一個(gè)公共連接信號焊盤連接到底部芯片上至少一個(gè) 復(fù)制的公共連接信號焊盤。在另一個(gè)方面中，本發(fā)明提供包括具有頂部芯片、偶數(shù)個(gè)中間芯片和底部芯片的 多個(gè)大體相同的芯片的多芯片裝置。裝置中每個(gè)芯片具有大體相同的信號焊盤布置。這些 芯片提供在堆疊中。堆疊中的每個(gè)交替芯片在取向上相對于相鄰芯片翻轉(zhuǎn)。該裝置還包括 至少一個(gè)并行的穿過芯片的過孔、至少一個(gè)串行的穿過芯片的過孔和位于兩個(gè)中間芯片的 輸出和輸入信號焊盤之間的至少一個(gè)串行連接。在又一個(gè)方面中，本發(fā)明提供包括具有頂部芯片、偶數(shù)個(gè)中間芯片和底部芯片的 多個(gè)大體相同的芯片的多芯片封裝。這些芯片提供在堆疊中。裝置中每個(gè)芯片具有大體相 同的信號焊盤布置。堆疊中的每個(gè)交替芯片在取向上相對于相鄰芯片翻轉(zhuǎn)。該裝置還包括 至少一個(gè)并行的穿過芯片的過孔、至少一個(gè)串行的穿過芯片的過孔和位于兩個(gè)中間芯片的 輸出和輸入信號焊盤之間的至少一個(gè)串行連接。該裝置還包括用于連接到外部輸入信號的 封裝輸入連接器和用于連接到外部輸出信號的封裝輸出連接器。在又一方面中，本發(fā)明提供用于制造具有兩對堆疊芯片的多芯片裝置的方法，包 括如下步驟將第一芯片翻轉(zhuǎn)，使得承接晶體管的其頂側(cè)面對第一方向，成為底部芯片；將 第二芯片置于該翻轉(zhuǎn)的第一芯片的頂部上，該第二芯片在焊盤布置和放置上和第一芯片大 體相同；建立穿過焊盤和芯片的通孔，以便于實(shí)現(xiàn)頂部芯片的信號焊盤到底部芯片的對應(yīng) 信號焊盤的連接，以建立至少一個(gè)串聯(lián)連接和至少一個(gè)并行連接；在通孔中布置絕緣層； 在通孔中布置導(dǎo)體，來建立頂部芯片和底部芯片上焊盤之間的穿過過孔的連接，從而建立 一集成電路芯片的堆疊對。在同一方面中，該方法還包括在集成電路芯片的堆疊對上沉積絕緣層；在絕緣 層中形成接觸孔來當(dāng)另一個(gè)芯片隨后布置在頂部上時(shí)允許特定相鄰信號焊盤之間的連接； 將導(dǎo)體沉積在接觸孔內(nèi)；蝕刻導(dǎo)體層，將多余的導(dǎo)體材料從接觸孔之外的部分移除；在集 成電路芯片的堆疊對的頂部上接附兩個(gè)之前組合的芯片，來建立用于多芯片封裝的多芯片 電路，該兩個(gè)之前組合的芯片和集成電路芯片的堆疊對大體相同；增加絲焊來將頂部芯片 的輸入信號焊盤連接到控制器的輸出側(cè)，并且將底部芯片的輸出信號焊盤連接到控制器的 輸入側(cè)；并且覆蓋整個(gè)封裝或者復(fù)合元件。對于本領(lǐng)域內(nèi)的普通技術(shù)人員通過閱讀結(jié)合附圖的本發(fā)明的具體實(shí)施例的以下描述，本發(fā)明的其它方面和特征將變得清楚明了。


現(xiàn)在僅通過示例，并參考附圖對本發(fā)明的實(shí)施例進(jìn)行描述，其中圖1是傳統(tǒng)多芯片堆疊的部分頂視圖和橫截面視圖； 圖2是根據(jù)本發(fā)明實(shí)施例的適于制造的示例電路的示意圖；圖3A-3C分別提供包括圖2所示電路的實(shí)施例的簡化正投影表示中的部分頂視 圖、橫截面前視圖和部分底視圖；圖4是圖3的實(shí)施例的另一個(gè)簡化部分頂視圖；圖5A-5C分別提供包括圖2所示電路的另一個(gè)實(shí)施例的簡化正投影表示中的部分 頂視圖、橫截面前視圖和部分底視圖；圖6A-6C分別提供圖2電路的實(shí)施例的詳細(xì)的部分頂視圖、橫截面前視圖和底視 圖；圖7和8示出根據(jù)本技術(shù)的用于制造圖6中所示實(shí)施例的方法的步驟；圖9是根據(jù)本發(fā)明的實(shí)施例的另一個(gè)多芯片電路的橫截面前視圖；和圖10是根據(jù)本發(fā)明另一個(gè)實(shí)施例的多芯片封裝的視橫截面前視圖。
具體實(shí)施例方式總的來說，本發(fā)明提供一種多芯片裝置和堆疊多個(gè)大體相同的芯片來生成該裝置 的方法。該多芯片裝置或者電路包括用于提供在來自至少兩個(gè)芯片的信號焊盤之間的并行 連接的至少一個(gè)穿過芯片的過孔，和用于提供在來自至少兩個(gè)芯片的信號焊盤之間的串行 或者菊花鏈連接的至少一個(gè)穿過芯片的過孔。公共連接信號焊盤相對于復(fù)制的公共信號焊 盤關(guān)于芯片的中線對稱地布置。輸入信號焊盤相對于相應(yīng)的輸出信號焊盤關(guān)于芯片的中線 對稱地布置。為了提供這種布置，堆疊中的各芯片以大體相同的芯片交替翻轉(zhuǎn)的方式設(shè)置。 當(dāng)堆疊多于兩個(gè)芯片時(shí)在堆疊芯片和翻轉(zhuǎn)芯片的信號焊盤之間提供至少一個(gè)串行連接。貫穿孔的過孔的短互連提供較少的電感、電容和電阻，使得MCP的信號完整性優(yōu) 于使用焊絲的情況。除此之外，由于因不需要間隔件而實(shí)現(xiàn)的小外形(low profile)，因而 封裝的大小相對于使用焊絲的等價(jià)封裝而言可以被最小化。本發(fā)明的實(shí)施例提供使用穿過芯片的通孔(via hole)而不是焊絲來堆疊集成電 路的方法。與多點(diǎn)(multi-drop)情況不同，單個(gè)封裝中的串行連接的多個(gè)部件提供不同的 方式來將前一裝置的輸出連接到當(dāng)前裝置的輸入，從而在輸出和輸入端口之間形成串行連接。本發(fā)明的實(shí)施例提供一種用于形成串行連接的多芯片裝置的方法。該技術(shù)益處在 于提供了使用穿硅過孔方法來形成短線連接的方法。此處所使用的術(shù)語“串行連接”及其 各種變形表示易于實(shí)現(xiàn)菊花鏈或者環(huán)形拓?fù)溥B接的任一連接。在串行連接的芯片的環(huán)形拓 撲中，最后一個(gè)芯片環(huán)回到控制器。現(xiàn)在參考圖2，示意性地示出了包括串行連接的集成電路的電路200。該電路200 包括四個(gè)芯片閃速存儲(chǔ)器電路并且其被用作描述目的。本技術(shù)也可以應(yīng)用到動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、專用集成電路(ASIC)、中央處理單元(CPU)或者具有類似于此處描述的串行連接拓?fù)涞娜我黄渌愋偷亩嘈酒娐?。電?00中的每個(gè)芯片包括可以被分類成如下三種連接信號類型的連接信號公共連接信號麗、CE、VREFJP電源(VDD、VSS等)。串行輸入信號^7CK、DW:3]、CSI和 DSI。串行輸出信號^^/CK0、QW:3]、CS0*DS0。換句話說，一些并行或者公共連接信號可以包括時(shí)鐘、復(fù)位和片選信號。圖2中所 示信號是一些例子，并且本領(lǐng)域內(nèi)的普通技術(shù)人員可以理解根據(jù)信號的性質(zhì)和連接需求還 可以將其它信號適當(dāng)?shù)刂糜谶@些組的其中一個(gè)中。本發(fā)明的一個(gè)實(shí)施例具有并行連接的時(shí)鐘。然而在另一個(gè)實(shí)施例中，對于時(shí)鐘使 用串行連接。電源必須是并行的。根據(jù)本發(fā)明的實(shí)施例，輸入和輸出信號或者信號焊盤對 于任一類型的RAM、任一邏輯甚或CPU都可以是菊花鏈?zhǔn)降?。參考圖3A-3C，其示出了包括圖2所示電路200的實(shí)施例的部分頂視圖302 (圖 3A)、橫截面前視圖304 (圖3B)和部分底視圖306 (圖3C)的簡化正投影表示300。清楚起 見，僅示出連接信號的子集。在此實(shí)施例中，堆疊并且連接了兩個(gè)大體相同的芯片。如圖3B中所示，其是圖3A中沿著線A-A獲得的橫截面圖，該集成電路芯片的堆疊 對包括頂部芯片308和底部芯片310。底部芯片310具有和頂部芯片308大體相同的信號 焊盤布置并且相對于頂部芯片在取向上翻轉(zhuǎn)。如圖3A和3C所示，每個(gè)芯片包括用于連接 到外部輸入信號的一個(gè)或者多個(gè)輸入信號焊盤A3-A6。提供了 一個(gè)或者多個(gè)公共連接信號 焊盤A1-A2，每個(gè)公共連接信號焊盤相對于復(fù)制的公共信號焊盤B1-B2關(guān)于頂部芯片的中 線312對稱地布置。一個(gè)或者多個(gè)輸出信號焊盤B3-B6相對于各自的或者對應(yīng)的輸入信號 焊盤A3-A6關(guān)于芯片的中線對稱地布置。返回參考圖3B，并行連接的穿過芯片的過孔314將頂部芯片公共連接信號焊盤和 其復(fù)制的公共連接信號焊盤并行連接。串行連接的穿過芯片的過孔316將頂部芯片輸出信 號焊盤和其各自的或者對應(yīng)的底部芯片上的輸入信號焊盤串行連接。當(dāng)圖3A-3C中的不同視圖302、304和306在一起排齊時(shí)，則它們示出堆疊時(shí)頂部 和底部芯片上的公共連接焊盤是如何互相排齊的，以及頂部芯片的輸入信號焊盤是如何與 底部芯片上其對應(yīng)的輸出信號焊盤排齊在一起的。當(dāng)觀察到視圖302和306的焊盤互相垂 直對準(zhǔn)時(shí)，這是特別明顯的。信號焊盤的這種布置使得在相同的多芯片封裝中能夠使用穿 過芯片的過孔實(shí)現(xiàn)并行和串行或者菊花鏈?zhǔn)竭B接。在一個(gè)實(shí)施例中，將堆疊的芯片對準(zhǔn)使得基本不存在偏移量。例如，頂部芯片的邊 緣和底部芯片的對應(yīng)邊緣垂直排齊。在一個(gè)實(shí)施例中，頂部芯片的所有邊緣和底部芯片的 所有對應(yīng)邊緣垂直排齊。在另一個(gè)實(shí)施例中，堆疊的芯片互相面對相同的方向。例如，具有 所選擇的信號焊盤的第一芯片的一側(cè)和具有同樣的所選擇的信號焊盤的第二芯片的一側(cè) 面對相同的方向。關(guān)于頂部芯片和底部芯片所描述的這些關(guān)系還可以描述具有多個(gè)堆疊芯 片的本發(fā)明的實(shí)施例中的相鄰芯片。圖4示出圖3A-3C所示實(shí)施例的另一個(gè)部分頂視圖，進(jìn)一步詳細(xì)描述芯片中信號 焊盤之間的關(guān)鍵幾何關(guān)系。在芯片上指定焊盤的位置可以使用穿過芯片的過孔實(shí)現(xiàn)與大體 相同的翻轉(zhuǎn)芯片的菊花鏈連接和并行連接。信號焊盤A3-A6是信號焊盤B3-B6關(guān)于芯片的中線312的鏡像，反之亦然。信號焊盤A3-A6和B3-B6分別可以是串行輸入焊盤和串行輸 出焊盤。公共連接焊盤Al和A2是它們相應(yīng)的復(fù)制焊盤Bl和B2關(guān)于芯片的中線的復(fù)制品 和鏡像。信號焊盤Al和Bl載有互相相同的信號，并且信號焊盤A2和B2載有互相相同的信號。繼續(xù)描述圖4的實(shí)施例中的焊盤布置，在距芯片的中線距離Ll的位置提供輸入焊 盤A6。在距芯片的中線距離L2處提供相關(guān)的、或者對應(yīng)的輸出焊盤B6，其中Ll =L2。類 似地，在距中線距離Lg和Lm的位置分別提供公共連接焊盤Al和A2，并且在距中線距離Lh 和Ln的位置處分別提供它們復(fù)制的公共連接焊盤Bl和B2，其中Lg = Lh并且Lm = Ln。輸入焊盤A5和輸入焊盤A4間隔距離La。輸出焊盤B5和輸出焊盤B4間隔距離 Lb, Lb等于La。類似地，對于圖4中所示其它焊盤間距離，Lc = Ld并且Le = Lf。當(dāng)根據(jù)本發(fā)明的實(shí)施例僅堆疊兩個(gè)芯片時(shí)，在焊盤的放置和布置中存在一些靈活 性。在圖4所示實(shí)施例中，中線的一側(cè)上的焊盤全是輸入，并且另一側(cè)上的焊盤全是輸出。 在另一個(gè)實(shí)施例中，可以在芯片的中線的一側(cè)或者兩側(cè)上提供輸入端口和輸出端口。在該 情況中，每個(gè)輸入端口和其對應(yīng)輸出端口位于中線的相對側(cè)，并且成對的每一輸入和輸出 端口以相同的距離與中線間隔開。輸入焊盤和輸出焊盤可以分組在一起，但是每一組中它 們的相對放置和間隔距離并不像存在多個(gè)堆疊芯片時(shí)一樣嚴(yán)格控制。圖5A-5C示出包括圖2所示電路200的另一個(gè)實(shí)施例的部分頂視圖502 (圖5A)、 橫截面前視圖504(圖5B)和部分底視圖506 (圖5C)的簡化正投影表示500。如圖5B中明 顯所示，該實(shí)施例示出多芯片電路或者封裝中的偶數(shù)倍個(gè)芯片，諸如多對堆疊的芯片。堆疊 中的每個(gè)交替芯片相對于相鄰芯片在取向上翻轉(zhuǎn)。圖5B中所示實(shí)施例具有多個(gè)大體相同的芯片，包括頂部芯片508、底部芯片510和 偶數(shù)個(gè)中間芯片。在該情況中，存在第一中間芯片512和第二中間芯片514。堆疊中的每個(gè) 芯片具有大體相同的信號焊盤布置并且具有與關(guān)于圖3描述的芯片類似的性質(zhì)。在該實(shí)施 例中，多芯片封裝具有至少一個(gè)并行的穿過芯片的過孔、至少一個(gè)串行的穿過芯片的過孔 和在堆疊芯片和翻轉(zhuǎn)芯片的焊盤之間的至少一個(gè)串行連接。頂部芯片508的輸入信號焊盤A3-A6和公共連接信號焊盤A1-A2及B1-B2 (圖5A 中所示)分別用于連接到外部輸入信號和外部公共信號。頂部芯片的一個(gè)或者多個(gè)輸出信 號焊盤連接到相鄰芯片的相應(yīng)的輸入信號焊盤，如下詳細(xì)描述。底部芯片510的輸出信號焊盤B3-B6和公共連接信號焊盤A1-A2及B1-B2 (圖5C 中所示)分別用于連接到外部輸出信號和外部公共信號。底部芯片的一個(gè)或者多個(gè)輸入信 號焊盤連接到相鄰芯片的相應(yīng)的輸出信號焊盤，如下詳細(xì)描述。至少一個(gè)中間芯片具有連接到相鄰中間芯片的相應(yīng)的一個(gè)或者多個(gè)輸入信號焊 盤的一個(gè)或者多個(gè)其輸出信號焊盤。在圖5B中所示實(shí)施例中，提供絕緣器522來防止不應(yīng)互相之間接觸的相鄰焊盤之間的短路。該絕緣器布置在相鄰芯片的焊盤之間來防止所選擇的相鄰焊盤之間(諸如在不 期望連接的那些焊盤之間)的接觸。使用共線性地穿過焊盤、芯片和絕緣器的過孔518來 形成相應(yīng)的芯片到芯片的公共連接。在此情況中的并行連接的穿過芯片的過孔延伸穿過絕 緣件522并且穿過中間芯片的對應(yīng)的公共連接信號焊盤。使用穿過芯片的過孔520或者穿過焊盤的過孔524可形成輸出端口和輸入端口之間的相應(yīng)的串行連接。為了確保在存在絕緣件時(shí)的連接，穿過焊盤的過孔524延伸穿過該 絕緣件，將中間芯片的一個(gè)或者多個(gè)輸出信號焊盤連接到相鄰芯片的相應(yīng)的一個(gè)或者多個(gè) 輸入信號焊盤。如之前所提及的，串行連接易于形成菊花鏈或者環(huán)形拓?fù)溥B接。
在沒有絕緣件的實(shí)施例(未示)中，用于輸入和輸出的焊盤可以互相物理接觸來 制成用于堆疊中“中間”芯片的連接。關(guān)于使用穿過芯片的過孔的串行連接，堆疊中的前兩個(gè)裝置的輸入和輸出可以連 接在一起，而使用穿過芯片的過孔不能將第二和第三裝置連接在一起，且在他們之間還提 供了絕緣。隨后第三和第四裝置可使用穿過芯片的過孔連接在一起。提供延伸穿過絕緣件 的穿過焊盤的過孔可在第二和第三裝置之間制成期望的串行連接。堆疊中頂部和底部芯片上的輸入和輸出端口不連接到其它焊盤，而是連接到適當(dāng) 的外部連接。電源連接也來自外部，并且使用穿過芯片的過孔在整個(gè)堆疊上具有直接并行 連接。另外還注意到，到公共連接的外部連接示出在堆疊的頂部和底部芯片上。然而，頂 部、底部或者這些連接的任一有益組合都包括在本技術(shù)中。例如，在另一個(gè)實(shí)施例(未示) 中，諸如@、@和VREF的信號具有單個(gè)的頂部或者底部連接，而諸如VDD、VSS、VDDQ和 VSSQ的電源則具有頂部和底部連接二者。在一個(gè)方面，本發(fā)明提供一種多芯片裝置，其包括多個(gè)大體相同的芯片。每一個(gè)芯 片包括一個(gè)或者多個(gè)公共連接信號焊盤，其中每個(gè)信號焊盤相對于復(fù)制的公共信號焊盤對 稱布置在芯片的中線上或者關(guān)于芯片的中線對稱的布置。每一個(gè)芯片中提供一個(gè)或者多個(gè) 輸入信號焊盤以及一個(gè)或者多個(gè)輸出信號焊盤。輸出信號焊盤相對于相應(yīng)的輸入信號焊盤 關(guān)于芯片的中線對稱地布置。每一個(gè)芯片上的每一個(gè)公共連接信號焊盤通過共線性穿過芯 片的過孔連接到其他芯片的相應(yīng)的公共連接信號焊盤。在該方面中，多個(gè)大體相同的芯片包括頂部芯片和底部芯片。該頂部芯片具有用 于連接到外部輸入信號的一個(gè)或者多個(gè)輸入信號焊盤、用于連接到外部公共信號的公共連 接信號焊盤和連接到相鄰芯片的相應(yīng)輸入信號焊盤的一個(gè)或者多個(gè)輸出信號焊盤。底部芯 片具有用于連接到外部輸出信號的一個(gè)或者多個(gè)輸出信號焊盤、用于連接到外部公共信號 的公共連接信號焊盤和連接到相鄰芯片的相應(yīng)的輸出信號焊盤的一個(gè)或者多個(gè)輸入信號 焊盤。偶數(shù)個(gè)中間芯片具有連接到相鄰芯片的相應(yīng)的一個(gè)或者多個(gè)輸入信號焊盤的一個(gè)或 者多個(gè)輸出信號焊盤。圖6A-6C示出包括作為圖2所示電路200的實(shí)施例的多芯片封裝600的詳細(xì)部分 頂視圖602 (圖6A)、橫截面前視圖604 (圖6B)和部分底視圖606 (圖6C)的簡化正投影表 示500。其示出了所有的連接信號。注意到由于&對稱布置在芯片的中線上，其沒有復(fù)制。 下面將描述頂部芯片上的輸入焊盤CSI (公共選通輸入)和底部芯片上的輸出端口 CSO (公 共選通輸出)之間的示例性串行連接或者菊花鏈連接。這提供了關(guān)于具有四個(gè)芯片或者更 多偶數(shù)個(gè)芯片的堆疊中的串行或者菊花鏈連接上的進(jìn)一步的細(xì)節(jié)。如圖6B中所示，外部連接將公共選通輸入信號CSI載入頂部芯片上的CSI焊盤 610。頂部芯片中的CSO焊盤612載有對應(yīng)的輸出信號。穿過芯片的過孔614從CSO焊盤 612獲得該輸出并且將其作為輸入連接到第一中間芯片的CSI焊盤616。第一中間芯片中 的CSO焊盤618載有該輸出信號。
第二中間芯片的CSO焊盤620通過絕緣件622和第一中間芯片的CSI焊盤614隔 離，來防止堆疊中這兩個(gè)相鄰焊盤之間的連接。穿過焊盤的過孔624從第一中間芯片的CSO 焊盤618獲得該輸出并且將其作為輸入連接到第二中間芯片的CSI焊盤626。第二中間芯 片中的CSO焊盤620載有對應(yīng)的輸出信號。穿過芯片的過孔628從CSO焊盤620獲得該輸出并且將其作為輸入連接到底部芯 片的CSI焊盤630。底部芯片中的CSO焊盤632載有到外部連接的輸出信號。在一個(gè)實(shí)施例中，公共連接焊盤包括一個(gè)或者多個(gè)電源焊盤，其數(shù)量足以在執(zhí)行 同步輸入和輸出緩存時(shí)供應(yīng)足夠的操作電流和穩(wěn)定的電壓電平。圖7和8示出根據(jù)本發(fā)明的制造多芯片裝置的方法的步驟。通過交替翻轉(zhuǎn)芯片， 每一芯片的頂側(cè)，即形成有晶體管的表面，互相背對(faceopposite)，并且使用諸如穿過硅 的過孔的穿過芯片的過孔將兩個(gè)焊盤垂直的互相連接。在制成用于兩個(gè)芯片的第一連接之 后，沉積絕緣層來防止兩個(gè)組合的多芯片(總的四個(gè)芯片)的焊盤之間的任一電短路。圖7 是示出了制造集成電路芯片的堆疊對的步驟，而圖8示出在制造具有多個(gè)堆疊芯片對或者 組合芯片對的多芯片裝置中的其它步驟。在圖7中，步驟702中，將第一芯片翻轉(zhuǎn)，使得承接晶體管的其頂側(cè)面對第一方向， 諸如向下，從而形成底部芯片。在步驟704，將第二芯片置于翻轉(zhuǎn)的第一芯片的頂部上，該第 二芯片在焊盤布置和放置上和第一芯片大體相同。在步驟706中，建立穿過焊盤和芯片的 通孔，以便于實(shí)現(xiàn)頂部芯片的信號焊盤到底部芯片的對應(yīng)信號焊盤的連接，從而建立至少 一個(gè)串行連接和至少一個(gè)并行連接。由于兩個(gè)芯片的大體相同的信號焊盤布置，步驟706可以包括建立第一穿過芯片 和穿過焊盤的通孔來便于形成頂部芯片公共連接信號焊盤和其復(fù)制公共連接信號焊盤之 間的并行連接。步驟706還可以包括建立第二穿過芯片和穿過焊盤的通孔，以便于形成頂 部芯片輸出信號焊盤和底部芯片上其相應(yīng)輸入信號焊盤之間的串行連接。在步驟708中，在所述通孔中布置絕緣層。在步驟710中，在所述通孔中布置導(dǎo)體 (例如，銅)來建立頂部芯片和底部芯片上焊盤之間的穿過過孔的連接。在一個(gè)實(shí)施例中， 在步驟710的最后，制成堆疊的芯片對，該堆疊包括用于并行連接頂部芯片公共連接信號 焊盤和其復(fù)制的公共連接信號焊盤的至少一個(gè)并行連接的穿過芯片的過孔，和用于串行連 接頂部芯片輸出信號焊盤和底部芯片上其相應(yīng)的輸入信號焊盤的至少一個(gè)多個(gè)串行連接 的穿過芯片的過孔。
現(xiàn)在參考圖8，其示出在制造具有兩對堆疊芯片的多芯片裝置的方法中的其它步 驟。在步驟802中，在集成電路芯片的第一堆疊對的頂部上沉積絕緣層。在步驟804中，在 所述絕緣層中形成接觸孔，以便當(dāng)另一個(gè)芯片隨后布置在頂部上時(shí)允許特定相鄰信號焊盤 之間的連接。在步驟806中，在之前步驟中形成的接觸孔中填充或者沉積導(dǎo)體。在步驟808 中，蝕刻導(dǎo)體層，使得多余的導(dǎo)體材料從接觸孔之外的部分移除。在步驟810，將根據(jù)圖7的 步驟702-710制成的兩個(gè)之前組合的芯片接附在集成電路芯片的第一堆疊對的頂部上，從 而建立用于多芯片封裝的多芯片電路。在一個(gè)實(shí)施例中，用于堆疊串聯(lián)集成電路的方法，包括以下步驟將第一芯片翻 轉(zhuǎn)；將第二芯片置于翻轉(zhuǎn)第一芯片上；在第二芯片中的公共連接和輸出端口上建立穿過焊 盤和芯片的通孔(via hole)；在通孔中布置絕緣層；在通孔中布置導(dǎo)體(例如銅)；沉積絕緣層；在絕緣層中形成接觸孔；在接觸孔中填充導(dǎo)體；蝕刻導(dǎo)體層；并且將兩個(gè)芯片接附到 之前組合的芯片。圖9是根據(jù)本發(fā)明的實(shí)施例的另一個(gè)電路900的前視圖。在此實(shí)施例中，在形成多芯片電路的堆疊中存在八個(gè)芯片。頂部、底部和中間芯片具有類似于關(guān)于圖5和6所描述 的在芯片之間和堆疊中的連接。如圖9中所示，相同的芯片的堆疊具有外部連接，該外部連 接連接到封裝輸入和輸出或者連接到引腳或者球，諸如球柵陣列(BGA)。例如，電路可以使 用多個(gè)焊絲或者一個(gè)球柵連接到封裝上的引腳或者引線框架。BGA在存儲(chǔ)器工業(yè)中是公知 的，用來提供高性能，諸如用于CPU封裝。球柵是系統(tǒng)總線，并且可以和并行或者串行(菊 花鏈)連接一起使用。BGA相比于基于引腳或者TSOP(薄的小輪廓封裝)連接可提供更少 的電容和負(fù)載。DDR2和DDR3和其他高速器件都使用BGA。BGA用于連接外部，不用于芯片 間連接。圖10示出根據(jù)本發(fā)明另一個(gè)實(shí)施例的多芯片封裝1000的視橫截面前視圖。根 據(jù)本發(fā)明的一些方面，提供具有多個(gè)級聯(lián)存儲(chǔ)器裝置的存儲(chǔ)器系統(tǒng)。這些存儲(chǔ)器裝置可以 串行連接，并且外部存儲(chǔ)器控制器可以接收并且提供數(shù)據(jù)和控制信號給存儲(chǔ)器系統(tǒng)。類似 的布置在2005年12月30日提交、2007年4月5日公開的題名為“多個(gè)獨(dú)立串行鏈路存儲(chǔ) 器”的具有共同受讓人的美國專利申請公開文本No. 2007/0076479-A1中描述，其內(nèi)容通過 引用包含于此。當(dāng)本發(fā)明的實(shí)施例用于諸如NAND閃存的特定類型的存儲(chǔ)器時(shí)，期望提供在同一 封裝中的且和其他存儲(chǔ)器芯片堆疊在一起的存儲(chǔ)器控制器。對于許多類型的存儲(chǔ)器芯片 (例如，DRAM、SRAM或者其他邏輯)，諸如圖9中所示，控制器將不和堆疊的芯片合并在一起。在圖10的實(shí)施例中，控制器1002置于堆疊的芯片1004的下方。來自存儲(chǔ)器的輸 出信號焊盤通過控制器輸入連接1006連接到控制器的輸入側(cè)?？刂破鬏斎脒B接1006可以 是焊絲、過孔、球柵或者任一其它適合連接?？刂破鞯妮敵鰝?cè)通過控制器輸出連接1008連 接到存儲(chǔ)器堆疊的頂部芯片的輸入焊盤?？刂破鬏敵鲞B接1008可以是絲焊或者任一其它 適合連接。圖10中僅示出用來說明連接的類型和性質(zhì)的一些示意性連接。在另一個(gè)實(shí)施例(未示出)中，控制器可以置于頂部上用來將控制器的輸出側(cè)連 接到存儲(chǔ)器的輸入側(cè)。提供合適的控制器輸出連接來制成那些連接，并且提供適合的控制 器輸入連接來將存儲(chǔ)器堆疊的輸出側(cè)連接到控制器的輸入。在這樣的實(shí)施例中，通過堆疊 中的串行連接可以實(shí)現(xiàn)環(huán)回連接，其中最后一個(gè)裝置環(huán)回到控制器。在制造多芯片封裝中，如有關(guān)圖7和8所述的穿過芯片的過孔的建立是制造工藝 中的一些步驟。當(dāng)包括控制器時(shí)，還可以包括其他的步驟。在這種封裝(包封)步驟中，可 以加入控制器輸入和輸出連接。這可以包括增加絲焊來將控制器輸出連接到存儲(chǔ)器輸入， 或者反之亦然。其他的步驟包括覆蓋整個(gè)封裝或者復(fù)合件。圖3-10中描述的芯片使用硅襯底技術(shù)制成。然而，使用砷化鎵、鍺、鍺化硅或者任 意其它襯底技術(shù)制成的實(shí)施例也可以包括在本技術(shù)中。注意到，為了說明清楚并且易于說明，在圖3-10中所示實(shí)施例中，焊盤沿著芯片 的單個(gè)邊緣布置。焊盤還可以沿著芯片的兩個(gè)、三個(gè)或者四個(gè)邊緣布置，并且這些都包括在 本技術(shù)中。圖2-10中所示芯片的物理尺寸和比例并不是按比例畫出的。為了說明清楚，一些尺寸被放大或者縮小。在上述描述中，出于解釋的目的，描述了大量細(xì)節(jié)以便提供對本發(fā)明的實(shí)施例的 全面理解。然而，對于本領(lǐng)域內(nèi)的普通技術(shù)人員而言顯而易見的是為了實(shí)現(xiàn)本發(fā)明并不需 要這些特定細(xì)節(jié)。在其他實(shí)施例中，以框圖形式示出公知電結(jié)構(gòu)和電路以不致混淆本發(fā)明。本發(fā)明的上述實(shí)施例僅用于示例目的，本領(lǐng)域技術(shù)人員可以在不脫離僅由所附的 權(quán)利要求所限定的本發(fā)明保護(hù)范圍之內(nèi)對這些具體實(shí)施例進(jìn)行各種替換、修改和變更。
權(quán)利要求
一種包括集成電路芯片的堆疊對的多芯片裝置，包括頂部芯片，具有用于連接到外部輸入信號的一個(gè)或者多個(gè)輸入信號焊盤；一個(gè)或者多個(gè)公共連接信號焊盤，每個(gè)公共連接信號焊盤相對于復(fù)制的公共連接信號焊盤關(guān)于該頂部芯片的中線對稱地布置；相對于相應(yīng)的輸入信號焊盤關(guān)于該頂部芯片的中線對稱地布置的一個(gè)或者多個(gè)輸出信號焊盤；底部芯片，具有和頂部芯片大體相同的信號焊盤布置，該底部芯片相對于該頂部芯片在取向上翻轉(zhuǎn)；并行連接的穿過芯片的過孔，用于將頂部芯片公共連接信號焊盤和其復(fù)制的公共連接信號焊盤并行連接；和串行連接的穿過芯片的過孔，用于將頂部芯片輸出信號焊盤和底部芯片上其相應(yīng)的輸入信號焊盤串聯(lián)連接。
2.權(quán)利要求1的裝置，其中，所述一個(gè)或者多個(gè)輸入信號焊盤、一個(gè)或者多個(gè)公共連接 信號焊盤和一個(gè)或者多個(gè)輸出信號焊盤沿著所述頂部芯片的單個(gè)邊緣布置。
3.權(quán)利要求1的裝置，還包括用于將頂部芯片輸出信號焊盤和底部芯片上其相應(yīng)的輸 入信號焊盤串聯(lián)連接的多個(gè)串行連接的穿過芯片的過孔。
4.權(quán)利要求1的裝置，還包括用于將頂部芯片公共連接信號焊盤和在底部芯片上其復(fù) 制的公共連接信號焊盤并行連接的多個(gè)并行連接的穿過芯片的過孔。
5.權(quán)利要求1的裝置，其中，所述一個(gè)或者多個(gè)輸入信號焊盤布置在頂部芯片的中線 的同一側(cè)上。
6.權(quán)利要求1的裝置，其中，所述頂部芯片和底部芯片對準(zhǔn)，使得基本不存在偏移量。
7.權(quán)利要求6的裝置，其中，所述頂部芯片的邊緣和底部芯片的對應(yīng)邊緣垂直排齊在一起。
8.權(quán)利要求1的裝置，其中，所述頂部芯片和底部芯片互相面向相同的方向。
9.權(quán)利要求8的裝置，其中，具有所選擇的信號焊盤的頂部芯片的一側(cè)和具有相同的 所選擇信號焊盤的底部芯片的一側(cè)面向相同的方向。
10.一種多芯片裝置，包括具有頂部芯片、偶數(shù)個(gè)中間芯片和底部芯片的多個(gè)大體相同的芯片，每個(gè)芯片包括 一個(gè)或者多個(gè)輸入信號焊盤；一個(gè)或者多個(gè)公共連接信號焊盤，每個(gè)公共連接信號焊盤相對于復(fù)制的公共連接信號 焊盤關(guān)于芯片的中線對稱地布置；一個(gè)或者多個(gè)輸出信號焊盤，相對于相應(yīng)的輸入信號焊盤關(guān)于芯片的中線對稱地布置；并行連接的穿過芯片的過孔，用于將每個(gè)芯片上對應(yīng)的公共連接信號焊盤并行連接；禾口串行連接的穿過芯片的過孔，用于將一個(gè)芯片的輸出信號焊盤和另一個(gè)芯片上其相應(yīng) 的輸入信號焊盤串聯(lián)連接；所述頂部芯片具有用于連接到外部輸入信號的一個(gè)或者多個(gè)輸入信號焊盤、用于連接到外部公共信號的公共連接信號焊盤和用于連接到相鄰芯片的相應(yīng)輸入信號焊盤的一個(gè) 或者多個(gè)輸出信號焊盤；所述底部芯片具有用于連接到外部輸出信號的一個(gè)或者多個(gè)輸出信號焊盤、用于連接 到外部公共信號的公共連接信號焊盤和用于連接到相鄰芯片的相應(yīng)的輸出信號焊盤的一 個(gè)或者多個(gè)輸入信號焊盤；至少一個(gè)所述中間芯片具有串行連接到相鄰中間芯片的相應(yīng)的一個(gè)或者多個(gè)輸入信 號焊盤的一個(gè)或者多個(gè)輸出信號焊盤，并且所述多個(gè)大體相同的芯片在堆疊中提供，堆疊中的每個(gè)交替的芯片相對于相鄰芯片在 取向上翻轉(zhuǎn)，每個(gè)芯片具有大體相同的信號焊盤布置。
11.權(quán)利要求10的裝置，其中，所述偶數(shù)個(gè)中間芯片包括具有連接到多個(gè)相鄰中間芯 片的相應(yīng)一個(gè)或者多個(gè)輸入信號焊盤的一個(gè)或者多個(gè)輸出信號焊盤的多個(gè)中間芯片。
12.權(quán)利要求10的裝置，還包括布置在相鄰中間芯片的焊盤之間的絕緣件，用來防止 所選擇的相鄰焊盤之間的接觸。
13.權(quán)利要求12的裝置，其中，所述并行連接的穿過芯片的過孔延伸穿過絕緣件并且 穿過所述中間芯片的相應(yīng)公共連接信號焊盤。
14.權(quán)利要求12的裝置，還包括延伸穿過絕緣件的穿過焊盤的過孔，用來將其中一個(gè) 中間芯片的一個(gè)或者多個(gè)輸出信號焊盤連接到相鄰中間芯片的相應(yīng)一個(gè)或者多個(gè)輸入信 號焊盤。
15.權(quán)利要求12的裝置，還包括用于控制對多個(gè)大體相同的芯片的存取的控制器；控制器輸入連接，用來將來自底部芯片的輸出信號焊盤連接到控制器的輸入側(cè)；以及控制器輸出連接，用來將控制器的輸出側(cè)連接到頂部芯片的輸入焊盤。
16.權(quán)利要求15的裝置，其中，所述控制器置于所述堆疊的芯片下面，并且所述控制器 輸出連接包括絲焊。
17.權(quán)利要求15的裝置，其中，所述控制器置于堆疊的芯片之上，并且控制器輸入連接 包括絲焊。
18.一種用于堆疊串行連接的集成電路的方法，包括將第一芯片翻轉(zhuǎn)，使得承接晶體管的其頂側(cè)面對第一方向，形成底部芯片；將第二芯片置于該翻轉(zhuǎn)的第一芯片的頂部上，該第二芯片在焊盤布置和放置上和第一 芯片大體相同；建立穿過焊盤和芯片的通孔，以便于實(shí)現(xiàn)頂部芯片的信號焊盤到底部芯片的對應(yīng)信號 焊盤的連接，以建立至少一個(gè)串行連接和至少一個(gè)并行連接；在所述通孔中布置絕緣層；并且在所述通孔中布置導(dǎo)體，來建立頂部芯片和底部芯片上焊盤之間的穿過過孔的連接， 建立集成電路芯片的堆疊對。
19.權(quán)利要求18的方法，其中，所述建立穿過焊盤和芯片的通孔的步驟包括建立第一 穿過芯片和穿過焊盤的通孔，以便于實(shí)現(xiàn)頂部芯片公共連接信號焊盤和其復(fù)制公共連接信 號焊盤之間的并行連接。
20.權(quán)利要求18的方法，其中，所述建立穿過焊盤和芯片的通孔的步驟包括建立第二穿過芯片和穿過焊盤的通孔，以便于實(shí)現(xiàn)頂部芯片輸出信號焊盤和底部芯片上其相應(yīng)輸入信號焊盤之間的串行連接。
21.權(quán)利要求18的方法，還包括在所述集成電路芯片的堆疊對上沉積絕緣層；在所述絕緣層中形成接觸孔，以便當(dāng)另一個(gè)芯片隨后布置在頂部上時(shí)允許特定相鄰信 號焊盤之間的連接；將導(dǎo)體沉積在接觸孔內(nèi)；蝕刻導(dǎo)體層，將多余的導(dǎo)體材料從接觸孔之外的部分移除；并且 在所述集成電路芯片的堆疊對的頂部上接附兩個(gè)之前組合的芯片，來建立用于多芯片 封裝的多芯片電路，該兩個(gè)之前組合的芯片和集成電路芯片的堆疊對大體相同。
22.權(quán)利要求21的方法，還包括提供用于控制對多個(gè)大體相同的芯片的存取的存儲(chǔ)器控制器； 將頂部芯片的輸入信號焊盤連接到控制器的輸出側(cè)；并且 將來自底部芯片的輸出信號焊盤連接到控制器的輸入側(cè)。
23.一種多芯片裝置，包括具有頂部芯片和底部芯片的多個(gè)大體相同的芯片，該頂部和底部芯片具有大體相同的 信號焊盤布置，該底部芯片在取向上相對于頂部芯片翻轉(zhuǎn)；用于將頂部芯片的至少一個(gè)輸出信號焊盤連接到底部芯片的相應(yīng)輸入信號焊盤的至 少一個(gè)串行的穿過芯片的過孔；用于將頂部芯片上至少一個(gè)公共連接信號焊盤連接到底部芯片上至少一個(gè)復(fù)制的公 共連接信號焊盤的至少一個(gè)并行的穿過芯片的過孔。
24.—種多芯片裝置，包括具有頂部芯片、偶數(shù)個(gè)中間芯片和底部芯片的多個(gè)大體相同的芯片，所述裝置中每個(gè) 芯片具有大體相同的信號焊盤布置，所述多個(gè)芯片提供在堆疊中，堆疊中的每個(gè)交替芯片 在取向上相對于相鄰芯片翻轉(zhuǎn)；至少一個(gè)并行的穿過芯片的過孔； 至少一個(gè)串行的穿過芯片的過孔；和位于兩個(gè)中間芯片的輸出和輸入信號焊盤之間的至少一個(gè)串行連接。
25.一種多芯片封裝，包括具有頂部芯片、偶數(shù)個(gè)中間芯片和底部芯片的多個(gè)大體相同的芯片，所述裝置中每個(gè) 芯片具有大體相同的信號焊盤布置，所述多個(gè)芯片提供在堆疊中，所述堆疊中的每個(gè)交替 芯片在取向上相對于相鄰芯片翻轉(zhuǎn)； 至少一個(gè)并行的穿過芯片的過孔； 至少一個(gè)串行的穿過芯片的過孔；位于兩個(gè)中間芯片的輸出和輸入信號焊盤之間的至少一個(gè)串行連接； 用于連接到外部輸入信號的封裝輸入連接器；和 用于連接到外部輸出信號的封裝輸出連接器。
26.一種用于制造具有兩對堆疊芯片的多芯片裝置的方法，包括將第一芯片翻轉(zhuǎn)，使得承接晶體管的其頂側(cè)面對第一方向，成為底部芯片；將第二芯片置于該翻轉(zhuǎn)的第一芯片的頂部上，該第二芯片在焊盤布置和放置上和第一 芯片大體相同；建立穿過焊盤和芯片的通孔，以便于實(shí)現(xiàn)頂部芯片的信號焊盤到底部芯片的對應(yīng)信號 焊盤的連接，以建立至少一個(gè)串聯(lián)連接和至少一個(gè)并行連接； 在通孔中布置絕緣層；以及在通孔中布置導(dǎo)體，來建立頂部芯片和底部芯片上焊盤之間的穿過過孔的連接，從而 建立一個(gè)集成電路芯片的堆疊對；在集成電路芯片的堆疊對的頂部上沉積絕緣層；在絕緣層中形成接觸孔，來當(dāng)另一個(gè)芯片隨后布置在頂部上時(shí)允許特定相鄰信號焊盤 之間的連接；將導(dǎo)體沉積在接觸孔內(nèi)；蝕刻導(dǎo)體層，將多余的導(dǎo)體材料從接觸孔之外的部分移除；在集成電路芯片的堆疊對的頂部上接附兩個(gè)之前組合的芯片，來建立用于多芯片封裝 的多芯片電路，該兩個(gè)之前組合的芯片和集成電路芯片的堆疊對大體相同；增加絲焊，用來將頂部芯片的輸入信號焊盤連接到控制器的輸出側(cè)并且將底部芯片的 輸出信號焊盤連接到控制器的輸入側(cè)；并且 覆蓋整個(gè)封裝或者復(fù)合件。
全文摘要
本發(fā)明提供一種多芯片裝置和堆疊多個(gè)大體相同的芯片來生成該裝置的方法。該多芯片裝置或者電路包括用于提供至少兩個(gè)芯片的信號焊盤之間的并行連接的至少一個(gè)穿過芯片的過孔，和用于提供至少兩個(gè)芯片的信號焊盤之間的串行或者菊花鏈連接的至少一個(gè)穿過芯片的過孔。公共連接信號焊盤相對于復(fù)制的公共連接信號焊盤關(guān)于芯片的中線對稱地布置。輸入信號焊盤相對于相應(yīng)的輸出信號焊盤關(guān)于芯片的中線對稱地布置。為了提供這種布置，堆疊中的芯片以將大體相同的芯片交替翻轉(zhuǎn)的方式布置。當(dāng)堆疊多于兩個(gè)芯片時(shí)在堆疊和翻轉(zhuǎn)的芯片的信號焊盤之間提供至少一個(gè)串行連接。
文檔編號H01L25/065GK101842896SQ200880114064
公開日2010年9月22日 申請日期2008年12月18日 優(yōu)先權(quán)日2007年12月20日
發(fā)明者潘弘柏 申請人:莫塞德技術(shù)公司