技術(shù)編號(hào)：6924639
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明總的涉及集成電路或者芯片，更具體地，本發(fā)明涉及用于芯片堆疊的芯片 連接的布置。背景技術(shù)本申請(qǐng)涉及2005年12月 30 日提交的名稱為“Multiple Independent SerialLink Memory”的較早提交的美國(guó)專利申請(qǐng)序號(hào)11/324023，其全部教導(dǎo)通過引用包含于此。本申請(qǐng)涉及2006年11月8日提交的名稱為“Daisy Chain CascadingDevices" 的較早提交的美國(guó)專利申請(qǐng)序號(hào)11/594564，其全部教導(dǎo)通...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。