專利名稱：驅(qū)動裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及進(jìn)行負(fù)載(發(fā)光二極管等)的驅(qū)動控制的驅(qū)動裝置。
背景技術(shù)：
作為LCD[Liquid Crystal Display,液晶顯示]面板(例如汽車導(dǎo)航監(jiān)視器)的 背光光源，當(dāng)前主要采用冷陰極管熒光燈(CCFL[Cold CathodeFluorescent Lamp])，但是 由于Hg揮發(fā)對應(yīng)的趨勢以及高亮度、省電、壽命長等優(yōu)點，近年來白色LED [Li ght Emi tt ing Diode，發(fā)光二極管]被實用化，對于進(jìn)行其驅(qū)動控制的LED驅(qū)動裝置(所謂LED驅(qū)動器)， 也公開并提出了各種技術(shù)(例如，參照專利文獻(xiàn)1)。
專利文獻(xiàn)1 :特開2007-13183號公報 在利用P麗控制要使LED發(fā)光時，由元件的特性而能夠控制的占空比范圍被限制。
并且，根據(jù)元件的特性，使LED發(fā)光的電流精度低。

發(fā)明內(nèi)容
本發(fā)明鑒于上述問題點，其目的是提供一種能夠擴(kuò)大可控制占空比范圍，能夠不 依賴于元件的變動而提高控制電流的精度的驅(qū)動裝置。 為了達(dá)成上述目的，本發(fā)明涉及的驅(qū)動裝置構(gòu)成為具有第一晶體管，其一個端子 輸入脈沖狀電流，并且所述一個端子與控制端子連接；和第二晶體管，其一個端子至少連接 一個負(fù)載，另一個端子與所述第一晶體管的另一個端子共同連接于基準(zhǔn)電位，控制端子分 別連接于所述第一晶體管的控制端子；在所述第一晶體管的控制端子和所述第一晶體管的 另一個端子之間，連接電阻元件的結(jié)構(gòu)(第一結(jié)構(gòu))。 此外，由上述第一結(jié)構(gòu)構(gòu)成的驅(qū)動裝置優(yōu)選還具備分別對所述第一晶體管和所述 第二晶體管的一個端子供給恒定電壓的第二基準(zhǔn)電壓供給部和第二基準(zhǔn)電壓供給部的結(jié) 構(gòu)(第二結(jié)構(gòu))。 根據(jù)本發(fā)明涉及的驅(qū)動裝置，通過插入電阻可以使晶體管的上升沿提前，由此可 以擴(kuò)大可控占空比范圍。 此外，根據(jù)本發(fā)明涉及的驅(qū)動裝置，通過使晶體管的一個端子為恒定電壓，能夠不 依賴于元件變動而提高控制電流的精度。


圖1是表示本發(fā)明涉及的半導(dǎo)體裝置的第1實施方式的框圖。 圖2是半導(dǎo)體裝置10的引腳配置圖。 圖3是表示外部端子的引腳號、端子名以及功能的對應(yīng)表。 圖4是用于說明半導(dǎo)體裝置10的外部連接的圖。 圖5是表示外部元件的常量的一例的設(shè)定表。 圖6是外部端子的輸入輸出等效電路圖。
圖7是表示半導(dǎo)體裝置10的電特性的表。 圖8是表示FAIL1信號的輸出段的圖。 圖9是表示FAIL2信號的輸出段的圖。 圖10是用于說明開路/短路的檢測動作的圖。 圖11是表示LED使能(enable)信號LEDEN1、LEDEN2的輸入邏輯與LED輸出端子 LED1 LED4的導(dǎo)通/截止?fàn)顟B(tài)的相互關(guān)系的真值表。 圖12是表示電流設(shè)定部116和恒流驅(qū)動器117的一結(jié)構(gòu)例的電路圖。 圖13是表示電阻RSET和輸出電流ILED的相互關(guān)系的曲線圖。 圖14A是表示P麗調(diào)光控制的一例(P麗=150Hz、Duty = 0. 38% )的時序圖。 圖14B是表示P麗調(diào)光控制的一例(P麗=150Hz、Duty = 50% )的時序圖。 圖14C是表示P麗調(diào)光控制的一例(P麗=20kHz 、 Duty = 50% )時序圖。 圖15是表示電阻RT和振蕩頻率FOSC的相互關(guān)系的曲線圖。 圖16是用于說明與OCP部111的動作相關(guān)聯(lián)的外部元件的連接關(guān)系的圖。 圖17A是用于說明線圈L1的選定的波形圖。 圖17B是用于說明線圈Ll的選定的電路圖。 圖18是用于說明輸出電容器CVOUT的選定的圖。 圖19是用于說明輸入電容器CVCC的選定的圖。 圖20是用于說明負(fù)荷開關(guān)用晶體管Ql的選定、及其軟啟動的圖。 圖21是表示晶體管Ql的柵極 源極間電容和軟啟動時間的相互關(guān)系的曲線圖。 圖22是表示DC/DC轉(zhuǎn)換器的LC諧振電路的電路圖。 圖23是表示相位超前單元的第1例(輸出電容器的ESR分量)的電路圖。 圖24是表示相位超前單元的第2例(與COMP端子連接的CR分量)的電路圖。 圖25是表示半導(dǎo)體裝置10的動作時序的時序圖。 圖26是表示本發(fā)明涉及的半導(dǎo)體裝置的第2實施方式的框圖。 圖27是半導(dǎo)體裝置20的引腳配置圖。 圖28是示出外部端子的引腳號、端子名以及功能的對應(yīng)表。 圖29是表示半導(dǎo)體裝置20的電特性的表。 圖30是表示電流設(shè)定部220和恒流驅(qū)動器221的一結(jié)構(gòu)例的電路圖。 圖31A是表示鏡像比(mirror ratio)和晶體管尺寸的相互關(guān)系的示意圖(鏡像
比l : 1650的情況)。 圖31B是表示鏡像比和晶體管尺寸的相互關(guān)系的示意圖(鏡像比l : 100的情 況)。 圖32是鋸齒形配置了電阻的布局圖。 符號說明 10半導(dǎo)體裝置 101基準(zhǔn)電壓生成部(VREG部) 102開關(guān) 103欠壓保護(hù)部(UVLO部) 104溫度保護(hù)部(TSD部)部)
106輸入緩沖器107振蕩器部108P麗比較器109控制邏輯部110驅(qū)動器111過電流保護(hù)部(OCP部)112比較器113誤差放大器114軟啟動部115輸入緩沖器116電流設(shè)定部117恒流驅(qū)動器118開路/短路檢測部119輸入緩沖器120輸入緩沖器20半導(dǎo)體裝置201基準(zhǔn)電壓生成部(VREG:202欠壓保護(hù)部(UVLO部)203溫度保護(hù)部(TSD部)204短路保護(hù)部(SCP部)205過電壓保護(hù)部(OVP部)206過電流保護(hù)部(OCP部)207比較器208控制邏輯部209輸入緩沖器210振蕩器部211斜坡電壓生成部212P麗比較器213驅(qū)動器控制部214驅(qū)動器215N溝道型場效應(yīng)晶體管216驅(qū)動器217誤差放大器218軟啟動部219輸入緩沖器220電流設(shè)定部221恒流驅(qū)動器222開路/短路檢測部
223輸入緩沖器
224輸入緩沖器
具體實施例方式圖1是表示本發(fā)明涉及的半導(dǎo)體裝置的第1實施方式的框圖。
首先，敘述本實施方式的半導(dǎo)體裝置10的概要。 半導(dǎo)體裝置10是36V高耐壓的白色LED驅(qū)動器IC，在單芯片上集成了升壓DC/ DC轉(zhuǎn)換器、以及4通道輸出的恒流驅(qū)動器。另外，半導(dǎo)體裝置lO通過P麗[Pulse Width Modulation,脈沖寬度調(diào)制]控制以及VDAC控制的任一個都可以實現(xiàn)白色LED的調(diào)光控 制。 下面，敘述本實施方式的半導(dǎo)體裝置10的特點。 第一特點，電源電壓VCC的輸入電壓范圍是4. 5 30[V]。第二特點，內(nèi)置有升壓 DC/DC控制器。第三特點，內(nèi)置有對LED提供輸出電流ILED的4通道恒流驅(qū)動器(最大電 流值150[mA])。第四特點，對應(yīng)于P麗調(diào)光(占空比0. 38 99. 5[% ])。第五特點，內(nèi) 置有各種保護(hù)功能部(UVLO[Under Voltage Lock Out] 、 OVP[Over VoltageProtection]、 TSD[Thermal Shut Down] 、 OCP [Over Current Protection])。第六特點，內(nèi)置有LED異常 狀態(tài)(開路/短路)的檢測功能。第七特點，采用了 HS0P-M28封裝(參照圖2)。
另外，本實施方式的半導(dǎo)體裝置10可以用于汽車導(dǎo)航監(jiān)視器的背光光源、中小型 LCD面板的背光光源等的驅(qū)動控制。 如圖l所示，具有上述特點的本實施方式的半導(dǎo)體裝置IO集成以下部件而成基 準(zhǔn)電壓生成部IOI(以下稱為VREG部101)、開關(guān)102、欠壓保護(hù)部103(以下稱為UVLO部 103)、溫度保護(hù)部104 (以下稱為TSD部104)、過電壓保護(hù)部105 (以下稱為OVP部105)、輸 入緩沖器106、振蕩器部107、 P麗比較器108、控制邏輯部109、驅(qū)動器110、過電流保護(hù)部 111 (以下稱為OCP部111)、比較器112、誤差放大器113、軟啟動部114、輸入緩沖器115、電 流設(shè)定部116、恒流驅(qū)動器117、開路/短路檢測部118、輸入緩沖器119和120。
另外，半導(dǎo)體裝置10的上述電路部可以大致分為以下四個模塊VREG模塊(VREG 部101)、升壓DC/DC控制器模塊(開關(guān)102、輸入緩沖器106、振蕩器部107、P麗比較器108、 控制邏輯部109、驅(qū)動器110、 OCP部111、比較器112、誤差放大器113以及軟啟動部114)、 電流驅(qū)動器模塊(輸入緩沖器115、電流設(shè)定部116、恒流驅(qū)動器117、開路/短路檢測部118 以及輸入緩沖器119和120)、保護(hù)模塊(UVLO部103、 TSD部104、 OVP部105)。
此外，本實施方式的半導(dǎo)體裝置10具有28個外部端子(1引腳 28引腳)作為 與外部確立電連接的單元。 圖2是半導(dǎo)體裝置10的引腳配置圖，圖3是表示外部端子的引腳號、端子名、以及
功能的對應(yīng)表。另外，在圖2中，在半導(dǎo)體裝置10的中央部兩邊所設(shè)置的寬幅端子是與子
接地連接的FIN端子，是用于使放熱性良好的端子。 下面，對半導(dǎo)體裝置10的外部連接進(jìn)行詳細(xì)的說明。 圖4是用于說明半導(dǎo)體裝置10的外部連接的圖。 關(guān)于圖4所示的外部元件，去耦電容器CVCC、CREG優(yōu)選盡可能連接在IC引腳最近 的地方。
在CS端子(22引腳)、GND端子(7引腳)以及PGND(21引腳)中有可能流過大電 流，所以優(yōu)選分別獨立地進(jìn)行布線并降低阻抗。 應(yīng)注意在VDAC端子(8引腳)、ISET端子(9引腳)、RT端子(26引腳)以及C0MP 端子(28引腳)中不產(chǎn)生噪聲。 P麗端子(5引腳)、SYNC端子(6引腳)、LED1端子(12引腳)、LED2端子(14引 腳)、LED3端子(15引腳)以及LED4端子(17引腳)會被接通斷開，所以應(yīng)注意不要對周 邊圖案產(chǎn)生影響。 圖4中的粗線部分優(yōu)選寬幅圖案且盡可能短地進(jìn)行布局。 另外，在本實施方式的半導(dǎo)體裝置10中，外接有功率晶體管Q2，所以能夠提高放 熱性。 圖5是表示外部元件的常量的一例的設(shè)定表。另外，本圖中例示的常量是在電源 電壓VCC二 12[V]、LED5串聯(lián)4并聯(lián)、輸出電流ILED二50[mA]時對動作進(jìn)行了確認(rèn)的常 量。因此，最適值根據(jù)使用條件等而不同，所以優(yōu)選在充分評價的基礎(chǔ)上決定常量。
圖6是外部端子的輸入輸出等效電路圖。 如圖6所示，在半導(dǎo)體裝置10的外部端子都連接有靜電保護(hù)二極管。此外，對于作為控制關(guān)聯(lián)端子的P麗端子(5引腳)、SYNC端子(6引腳)、VDAC端
子(8引腳)、ISET端子(9引腳)、LEDEN1端子(10引腳)、LEDEN2端子(11引腳)、CS端
子(22引腳)、SWOUT端子(23引腳)、EN端子(24引腳)、OVP端子(25引腳)、RT端子(26
引腳)、SS端子(27引腳)、C0MP端子(28引腳)，構(gòu)成為不是將上側(cè)(從信號線向電源線
抽出電荷的路徑側(cè))的靜電保護(hù)二極管的陰極連接于基準(zhǔn)電壓VREG或電源電壓VCC的施
加端，而是連接于中間電壓CL10V(例如IO[V]，參照圖6的最右下欄)的施加端。通過這樣的結(jié)構(gòu)，在未施加電源電壓VCC的情況下，或未通過使能信號EN生成基
準(zhǔn)電壓VREG的情況下，即使對外部端子施加了正電壓，也不會經(jīng)由靜電保護(hù)二極管向基準(zhǔn)
電壓線或電源電壓線流入過大電流，所以可以防止電路破壞或誤動作。 圖7是表示由上述結(jié)構(gòu)構(gòu)成的半導(dǎo)體裝置10的電特性的表。另外，對于圖7所示
的電特性，在沒有特別指定的情況下，表示在電源電壓VCC = 12 [V]、周圍溫度Ta = 25 [°C ]
下的數(shù)值。 下面，對于半導(dǎo)體裝置10的VREG模塊(VREG部101)，參照前面提到的圖1等進(jìn)行 詳細(xì)的說明。 VREG部101是在輸入到EN端子(24引腳)的使能信號EN為高電平時，生成來自 輸入到VCC端子(l引腳)的電源電壓VCC(12[V])的基準(zhǔn)電壓VREG(5[V] (Typ.))的單元。 該基準(zhǔn)電壓VREG作為內(nèi)部電路的電源來使用，并且，也使用于在IC外將端子固定為高電平 電壓時。 此外，VREG部101具備UVLO功能，在成為2.9[V] (Typ.)以上時開始動作，在成為 2.8[V] (Typ.)以下時停止動作。 另夕卜，VREG端子(4引腳)是用于連接相位補(bǔ)償用電容CREG(lOyF(Typ.))的外 部端子。通過連接這樣的相位補(bǔ)償用電容CREG，可以使VREG部101的電路動作穩(wěn)定。
下面，對半導(dǎo)體裝置10的自診斷功能進(jìn)行詳細(xì)的說明。 本實施方式的半導(dǎo)體裝置10為了表示內(nèi)置于自身的保護(hù)電路的動作狀態(tài)，具備分別從FAIL1端子(3引腳)和FAIL2端子(20引腳)以開漏(open drain)形式分別輸出 FAIL1信號和FAIL2信號的功能。 UVLO部103、TSD部104、0VP部105以及OCP部111的任一個檢測異常狀態(tài)，在其 輸出信號為低電平時，控制邏輯部109經(jīng)由圖8所示的輸出段，使FAIL1信號為低電平，并 將SWOUT端子(23引腳)固定為低電平，由此停止升壓動作。 但是，OCP部111是逐脈沖(pulse by pulse)方式，所以僅在由升壓DC/DC轉(zhuǎn)換 器的振蕩頻率FOSC決定的l周期，SWOUT端子被固定在低電平之后，恢復(fù)升壓動作。通過 這樣的逐脈沖方式，可以在不使電路動作完全停止的情況下施加電流限制，所以即使由于 誤動作而電路被停止時，也沒有遲延地進(jìn)行自動恢復(fù)，因此對于用戶來說使用方便。
此外，在UVLO部103、 TSD部104以及OVP部105的至少一個檢測出異常狀態(tài)時， 使LED1端子、LED2端子、LED3端子以及LED4端子(12引腳、14引腳、15引腳、17引腳)都 為開路(高阻抗)。 此外，從FAIL1端子(3引腳)輸出的FAIL1信號和從L0ADSW端子(2引腳)輸出 的LOADSW信號互為反轉(zhuǎn)信號，F(xiàn)AIL1信號為低電平時，LOADSW信號利用開關(guān)102成為高電 平。因此，在UVLO部103、 TSD部104、 OVP部105以及OCP部111的任一個檢測出異常狀 態(tài)時，與LOADSW端子(2引腳)外部連接的負(fù)荷開關(guān)(圖4的P溝道型場效應(yīng)晶體管Q1) 被截止。因此，在半導(dǎo)體裝置IO異常時，使升壓動作停止，從而可以防止IC達(dá)到破壞或冒 煙，起火于未然。 另一方面，從FAIL2端子(20引腳)輸出的FAIL2信號在開路/短路檢測部118檢 測出異常狀態(tài)(開路狀態(tài)或短路狀態(tài))時，經(jīng)由圖9所示的輸出段輸出低電平。另外，從開 路/短路檢測部118輸出的FAIL2信號成為鎖存方式，根據(jù)使能信號EN的導(dǎo)通/截止(進(jìn) 而UVL0信號的導(dǎo)通/截止)來進(jìn)行其鎖存解除。 如圖10所示那樣，開路/短路檢測部118在應(yīng)該維持在規(guī)定的LED控制電壓 VLED(O. 8[V] (Typ.))的LED端子電壓VI V4(LED1端子 LED4端子的各端子電壓)成 為0.15[V] (Typ.)以下時，判斷為該LED端子為開路，并且在OVP端子(25引腳)的端子電 壓VP(輸出電壓VOUT的分壓電壓)達(dá)到1.7[V] (Typ.)時，為了截止對判斷為開路的LED 端子的電流輸出，對恒流驅(qū)動器117發(fā)送指示并且使FAIL2信號遷移到低電平。另外，在圖 10的例中，例示出了 LED1端子成為開路的情況。 這樣，通過由兩階段來實施LED端子的開路檢測和電流輸出的截止控制，可以避 免不必要的停機(jī)(shut down)。 另外，對于上述開路檢測，也可以利用OVP部105執(zhí)行的過電壓檢測來代替。艮P， 在OVP部105中，檢測出OVP端子的端子電壓VP達(dá)到規(guī)定的過電壓檢測電壓VDOVP (2. 0 [V] (Typ.))的情況之后，停止DC/DC轉(zhuǎn)換器的升壓動作，截止全通道的電流輸出，所以即使不 用進(jìn)行開路檢測，也能夠以兼?zhèn)溥^電壓檢測和開路檢測的形式，使全通道的電流輸出截止。
其中，在僅想要截止成為開路的通道的情況下，如上述說明的那樣，通過監(jiān)視LED 端子電壓VI V4，確定成為開路的LED端子，可以僅截止該通道。尤其是應(yīng)用于若截止全 通道的電流輸出則對使用產(chǎn)生障礙的應(yīng)用(汽車導(dǎo)航監(jiān)視器的背光驅(qū)動裝置等)時，優(yōu)選 可以個別地截止各通道的電流輸出的本實施方式的結(jié)構(gòu)。 此外，開路/短路檢測部118在LED端子電壓VI V4成為4. 5[V] (Typ.)以上時判斷為短路。換言之，在正常時和異常時之間，在LED端子電壓的差分成為3.7[V](=4. 5[V]-0. 8[V]) (Typ.)以上時成為檢測出短路。 另外，白色LED的正方向下降電壓VF大約為3. 4 [V]，所以在上述設(shè)定例中，LED僅有一個短路時不檢測為短路，在LED有兩個以上短路時檢測為短路。通過這樣的閾值電平的設(shè)定，可以在使用產(chǎn)生了 LED短路的LED時不會帶來什么障礙的范圍內(nèi)避免不需要的停機(jī)。 這樣，在開路/短路檢測部118的短路檢測是指檢測以下狀態(tài)的動作，例如在分別外部連接于LEDl端子 LED4端子的LED列中，對于任意一個LED列，形成該LED列的一個LED成為短路狀態(tài)(陽極/陰極間的短路狀態(tài))的結(jié)果，作為LED列整體的正方向下降電壓成為降低成為了該短路狀態(tài)的LED的正方向下降電壓VF程度的狀態(tài)， 一個LED端子電壓與其他LED端子電壓相比，成為提高了LED的正方向下降電壓VF程度的狀態(tài)。因此如圖1所示，開路/短路檢測部118和OVP部105作為別的保護(hù)模塊而形成。
但是，在本實施方式的半導(dǎo)體裝置10中，一旦檢測出開路/短路，則以后短路檢測信號被屏蔽(mask)。若采用圖10的例來敘述，則檢測出LEDl端子的開路以后，對于其他LED2端子 LED4端子，其短路檢測信號被屏蔽。通過這樣的屏蔽控制，LEDl端子成為開路的結(jié)果，LED端子電壓V1幾乎減低為GND，接受此而輸出電壓VOUT上升，追隨于此，LED端子電壓V2 V4即使比通常時上升，也不會將其誤檢測為短路。另外，開路檢測信號在開路/短路檢測后不被屏蔽。 此外，上述短路檢測信號在由P麗驅(qū)動引起的輸出電流ILED的截止期間也被屏蔽。通過這樣的屏蔽控制，在輸出電流ILED的截止期間，即使LED端子電壓VI V4跳躍的情況下，也不會將其誤檢測為短路。另外，關(guān)于上述屏蔽控制，考慮在P麗信號的邏輯變遷定時和輸出電流ILED的導(dǎo)通/截止定時之間產(chǎn)生延遲的情況，可以從開始流過輸出電流ILED的定時(恒流驅(qū)動器117的輸出晶體管導(dǎo)通的定時)至ljP麗信號下降為低電平的定時為止進(jìn)行屏蔽(參照后面出現(xiàn)的圖13)。 此外，若在LEDl端子 LED4端子連接附加電容，則在輸出導(dǎo)通時LED端子電壓VI V4下降的情況變慢，有可能短路檢測進(jìn)行誤動作，所以需要注意。此外，F(xiàn)AIL1信號和FAIL2信號都是開漏形式，所以FAIL1端子和FAIL2端子對基準(zhǔn)電壓VREG的施加端由電阻(圖4的電阻RFL1、 RFL2)被提升(pull up)。 下面，對半導(dǎo)體裝置10的電流驅(qū)動器模塊(輸入緩沖器115、電流設(shè)定部116、恒流驅(qū)動器117、開路/短路檢測部118以及輸入緩沖器119和120)進(jìn)行詳細(xì)的說明。
在LED輸出端子LEDl LED4中有未使用來自恒流驅(qū)動器117的輸出電流ILED的輸出端子(進(jìn)而，未點亮的LED列)的情況下，采用LEDEN1端子(10弓|腳)以及LEDEN2端子(11引腳)，可以分別截止對LED輸出端子LEDl LED4的電流輸出。
圖11是表示LED使能信號LEDEN1、 LEDEN2的輸入邏輯與LED輸出端子LEDl LED4的導(dǎo)通/截止?fàn)顟B(tài)的相互關(guān)系的真值表。 另外，在不利用LED使能信號LEDEN1、LEDEN2使未使用的LED端子開路時，在開路/短路檢測部118中開路檢測產(chǎn)生誤動作。此外，在利用LED使能信號LEDEN1、LEDEN2使向LED端子的電流輸出適當(dāng)截止的情況下，誤差放大器113的輸入段進(jìn)行動作，所以優(yōu)選LEDl端子 LED4端子不固定于GND，而連接于開路或定電壓VREG的施加端。此夕卜，在P麗驅(qū)動輸出電流ILED時，優(yōu)選不切換LED使能信號LEDEN1、 LEDEN2。 下面，對于輸出電流ILED的設(shè)定方法，參照圖12進(jìn)行詳細(xì)地說明。 圖12是表示電流設(shè)定部116和恒流驅(qū)動器117的一結(jié)構(gòu)例的電路圖。 如圖12所示，電流設(shè)定部116具有運算放大器A1、直流電壓源A2、即n型雙極性
晶體管A3、電阻A4和A5、 pnp型雙極性晶體管A6 A9以及電阻A10 (電阻值R)而構(gòu)成。 運算放大器A1的第1正相輸入端(+)連接于VDAC端子(8引腳)。運算放大器
A2的第2正相輸入端(+)連接于直流電壓源A2的正極端，施加規(guī)定的定電壓VISET(=
2.0[V])。直流電壓源A2的負(fù)極端連接于接地端。運算放大器A2的反相輸入端(-)連接
于ISET端子(9引腳)。晶體管A3的基極連接于運算放大器A1的輸出端。晶體管A3的發(fā)
射極連接于ISET端子。 電阻A4、A5的各一端都連接于基準(zhǔn)電壓VREG的施加端。電阻A4的另一端連接于晶體管A6的發(fā)射極。電阻R5的另一端連接于晶體管A7的發(fā)射極。晶體管A6、 A7的基極相互連接，其連接節(jié)點連接于晶體管A7的集電極。晶體管A6的集電極連接于晶體管A8的發(fā)射極。晶體管A7的集電極連接于晶體管A9的發(fā)射極。晶體管A8、A9的基極相互連接，其連接節(jié)點連接于晶體管A8的集電極。晶體管A8的集電極連接于晶體管A3的集電極。晶體管A9的集電極經(jīng)由電阻A10連接于接地端。 另一方面，如圖12所示，恒流驅(qū)動器117具有分別對LED1端子 LED4端子提供輸出電流ILED的4通道的輸出段Chl、Ch2、Ch3、Ch4而構(gòu)成。另外，輸出段Chl具有運算放大器B1、N溝道型場效應(yīng)晶體管B2、電阻B3(電阻值5R)、電流鏡電路B4(鏡像比1 : 1)、電阻B5 (電阻值5R)、運算放大器B6、N溝道型場效應(yīng)晶體管B7、電阻B8 (電阻值5R)、電流鏡電路B9(鏡像比1 : 10)、運算放大器B 10、直流電壓源B11、N溝道型場效應(yīng)晶體管B12 B14、運算放大器B15、直流電壓源B16、 N溝道型場效應(yīng)晶體管B17、電阻B18而構(gòu)成。
運算放大器B 1的正相輸入端(+)連接于晶體管A9和電阻A10的連接節(jié)點。運算放大器B l的反相輸入端(-)連接于電阻B3的一端。電阻B3的另一端連接于接地端。晶體管B2的漏極連接于電流鏡電路B4的輸入端。晶體管B2的源極連接于電阻B3的一端。晶體管B2的柵極連接于運算放大器B1的輸出端。電流鏡電路B4的電源輸入端連接于基準(zhǔn)電壓VREG的施加端。 運算放大器B6的正相輸入端(+)分別連接于電流鏡電路B4的輸出端和電阻B5的一端。運算放大器B6的反相輸入端連接于電阻B8的一端。電阻B5、B8的另一端都連接于接地端。晶體管B7的漏極連接于電流鏡電路B9的輸入端。晶體管B7的源極連接于電阻B8的一端。晶體管B7的柵極連接于運算放大器B6的輸出端。電流鏡電路B9的電源輸入端連接于基準(zhǔn)電壓VREG的施加端。 運算放大器BIO的正相輸入端(+)連接于直流電壓源Bll的正極端。直流電壓源Bll的負(fù)極端連接于接地端。晶體管B12的漏極連接于電流鏡電路B9的輸出端。晶體管B12的源極連接于運算放大器B10的反相輸入端(_)。晶體管B12的柵極連接于運算放大器BIO的輸出端。 晶體管B13的漏極連接于晶體管B12的源極。晶體管B13、 B14的柵極相互連接，并且其連接節(jié)點連接于晶體管B12的漏極，另一方面還經(jīng)由電阻B18連接于接地端。晶體管B13、B14的源極都連接于接地端。
10
運算放大器B15的正相輸入端(+)連接于直流電壓源B16的正極端。直流電壓源B16的負(fù)極端連接于接地端。晶體管B17的漏極連接于LED1端子。晶體管B17的源極連接于運算放大器B15的反相輸入端(-)，另一方面還連接于晶體管B14的漏極。晶體管B17的柵極連接于運算放大器B15的輸出端。 另外，構(gòu)成恒流驅(qū)動器117的其他輸出段Ch2 Ch4由與上述輸出段Chl相同的結(jié)構(gòu)構(gòu)成，所以省略詳細(xì)的說明。 在由上述結(jié)構(gòu)構(gòu)成的電流設(shè)定部116以及恒流驅(qū)動器117中，根據(jù)下面的(1)式設(shè)定輸出電流ILED。
[式l] ILED [mA] = min (VDAC， 2. 0 [V]} /RSET [k Q ] X 3300... (1) 在上述(1)式中，參數(shù)min(VDAC，2.0[VB是輸入VDAC端子(8引腳)的控制電壓VDAC、和在電流設(shè)定部116的內(nèi)部預(yù)定的定電壓VISET( = 2.0[V])中任意一個較低的電壓值。此外，參數(shù)RSET是與ISET端子(9引腳)外部連接的電阻RSET的電阻值，參數(shù)3300(Typ.)是在恒流驅(qū)動器117的電路內(nèi)部決定的常量。 S卩，通過對ISET端子(9引腳)下拉(pull down)連接電阻RSET，從而成為將流過該ISET端子的基準(zhǔn)電流ISET的規(guī)定增益倍(例如3300倍)設(shè)定為輸出電流ILED的最大值(例如50[mA])的形式。 若就圖12的例來具體敘述，則在恒流驅(qū)動器117中，首先，利用運算放大器B 1、晶體管B2以及電阻B3(電阻值5R)，對電阻A10的端子電壓Va( = ISETXR)進(jìn)行電壓/電流變換，生成作為基準(zhǔn)電流ISET的l/5的中間電流Ia(二 1/5ISET)。接著，采用電流鏡電路B4，將中間電流Ia以l : l鏡像，生成中間電流Ib(二 1/5ISET)。接著，采用電阻B5(電阻值5R)，對中間電流Ib進(jìn)行電流/電壓變換，生成端子電壓Vb( = ISETXR)。接著，采用運算放大器B6、晶體管B7以及電阻B8 (電阻值5R)，對電阻B5的端子電壓Vb進(jìn)行電壓/電流變換，生成中間電流Ic( = 1/5ISET)。接著，采用電流鏡電路B9，將中間電流Ic以1 : 10鏡像，生成將基準(zhǔn)電流ISET兩倍后的中間電流Id( = 2ISET)。然后，最終采用由晶體管B13、B14構(gòu)成的電流鏡電路，將中間電流Id以1 : 1650鏡像，生成將基準(zhǔn)電流ISET3300倍后的輸出電流ILED( = 3300ISET)。 另外，為了提高輸出電流ILED的精度，對于最終段的電流鏡電路，采用運算放大器B10、B15，使晶體管B13、B14的漏極 源極間電壓相同(例如0. 3[V])。此外，恒流驅(qū)動器117構(gòu)成為根據(jù)所輸入的基準(zhǔn)電流ISET，反復(fù)進(jìn)行電壓/電流變換和電流/電壓變換，并生成希望的輸出電流ILED。因此，上述變換處理中所用的電阻元件(在圖12的例中，電阻B3、B5、B8)增加，進(jìn)而其修整(trimming)機(jī)會增加。這樣，根據(jù)具有許多可能修整的電阻的結(jié)構(gòu)，通過對這些電阻值進(jìn)行微調(diào)，可以實現(xiàn)輸出電流ILED的相對偏差幅度為±4%、絕對偏差幅度為士6X，進(jìn)而可以對亮度偏差的降低以及LED的長壽命化作出貢獻(xiàn)。
圖13是表示電阻RSET和輸出電流ILED的相互關(guān)系的曲線圖。另外，作為電阻RSET，優(yōu)選采用300[kQ]以下的電阻。 此外，在采用上述控制電壓VDAC進(jìn)行輸出電流ILED的可變控制(LED的調(diào)光控制)時，其輸入范圍可以是O. 1 2.0[V]的范圍。通過施加這樣的控制電壓VDAC，可以將輸出電流ILED從最大值進(jìn)行降低。
另一方面，在作為控制電壓VDAC而輸入2.0[V]以上時，如上述(1)式所示，成為 選擇定電壓VISET的電壓值，所以基于控制電壓VDAC的調(diào)光功能成為不使用狀態(tài)。另外，在 不使用基于控制電壓VDAC的調(diào)光功能的情況下，從避免誤動作的觀點出發(fā)，可以不使VDAC 端子為開路而連接于基準(zhǔn)電壓VREG(5[V])的施加端。 此外，在本實施方式的半導(dǎo)體裝置10中，除了利用上述控制電壓VDAC的LED的調(diào) 光控制之外，還可以采用輸入到P麗端子(5引腳)的P麗信號來進(jìn)行基準(zhǔn)電流ISET的導(dǎo) 通/截止控制，由此進(jìn)行LED的調(diào)光控制。 S卩，若根據(jù)P麗信號使成為輸出電流ILED的基準(zhǔn)的基準(zhǔn)電流ISET為脈沖電流，則 P麗信號的占空比成為輸出電流ILED的占空比，所以可以使輸出電流ILED從其最大值(或 者由控制電壓VDAC決定的電流值)看起來降低。另外，對于基于P麗信號的基準(zhǔn)電流ISET 的導(dǎo)通/截止控制單元(脈沖電流生成單元)，可以設(shè)置于電流設(shè)定部116的輸出段(恒流 驅(qū)動器117的前段)。 此外，在本實施方式的半導(dǎo)體裝置10中，為了提高輸出電流ILED對P麗信號的
響應(yīng)性，對于最終段的電流鏡電路，在晶體管B13、 B14的柵極 源極間插入有下拉電阻
B18(500[kQ])。通過插入這樣的下拉電阻B18，可以使晶體管B13、B14的上升沿提前，所
以可以實現(xiàn)P麗調(diào)光能力的提高(最低占空比0.38% (150[Hz]時))。 另一方面，在不使用基于P麗信號的調(diào)光功能的情況下(占空比100% )，可以將
P麗端子固定在高電平(例如定電壓VREG)。另夕卜，在P麗端子中，優(yōu)選插入低通濾波器(截
止頻率30[kHz])。 圖14A 圖14C分別是表示P麗調(diào)光控制的一例的時序圖，示出P麗信號和輸出 電流ILED的相互關(guān)系。另夕卜，圖14A示出P麗信號的頻率為150[Hz]、占空比為0. 38[% ] 的情況，圖14B示出P麗信號的頻率為150[Hz]、占空比為50[X ]的情況。此外，圖14C示 出P麗信號的頻率為20[kHz]、占空比為50[X]的情況。另外，圖14A、圖14B、圖14C的各 橫軸都是時間軸，但是各個P麗信號的頻率相差較大，所以其描寫范圍相互不同。通常，P麗 信號的頻率固定地設(shè)定為100 200[Hz]左右。 下面，詳細(xì)地說明半導(dǎo)體裝置10的升壓DC/DC控制器模塊(包括輸入緩沖器106、 振蕩部107、P麗比較器108、控制邏輯部109、驅(qū)動器110、0CP部111、比較器112、誤差放大 器113以及軟啟動部114的電路模塊)。 首先，參照前面提到的圖1和圖4，詳細(xì)地說明升壓DC/DC控制器模塊的基本動作 (升壓動作)。 晶體管Q2是根據(jù)來自SWOUT端子(23引腳)的輸出而被進(jìn)行導(dǎo)通/截止控制的 N溝道場效應(yīng)型的輸出功率晶體管。 使晶體管Q2為導(dǎo)通狀態(tài)時，在線圈L1中經(jīng)由晶體管Q2流過朝向接地端的開關(guān)電 流，并蓄積其電能。另外，在晶體管Q2的導(dǎo)通期間，在輸出電容器CVOUT中已經(jīng)蓄積了電荷 的情況下，在作為負(fù)載的發(fā)光二極管列(在圖4中未明示，為連接于輸出電壓V0UT的引出 端與LED1端子 LED4端子之間的LED列)中，流過來自輸出電容器CVOUT的電流。并且 此時，二極管D1的陽極電位經(jīng)由晶體管Q2降低到幾乎接地電位，所以二極管D1成為反向 偏置狀態(tài)，從輸出電容器CVOUT向晶體管Q2不流入電流。 另一方面，在使晶體管Q2為截止?fàn)顟B(tài)時，由于在線圈L1中產(chǎn)生的反向電壓而放出在其中蓄積的電能。此時，二極管D1成為正向偏置狀態(tài)，所以經(jīng)由二極管D1流動的電流 流入作為負(fù)載的LED列，并且還經(jīng)由輸出電容器CVOUT而流入接地端，成為對輸出電容器 CVOUT進(jìn)行充電。通過反復(fù)上述動作，對作為負(fù)載的LED列供給通過輸出電容器CVOUT被升 壓并且被平滑后的輸出電壓VOUT。 這樣，本實施方式的半導(dǎo)體裝置10通過晶體管Q2的導(dǎo)通/截止控制而驅(qū)動作為 能量儲存元件的線圈Ll，由此作為使電源電壓VCC升壓從而生成輸出電壓VOUT的斬波型升 壓電路的一結(jié)構(gòu)要素來發(fā)揮功能。 下面，詳細(xì)地說明升壓DC/DC控制器模塊的輸出反饋控制。 誤差放大器113將分別施加給第1 第四反相輸入端(_)的LED端子電壓VI V4的最低值與輸入到正相輸入端(+)的規(guī)定的LED控制電壓VLED之差分放大從而生成誤 差電壓Verr 。 S卩，輸出電壓VOUT比其目標(biāo)設(shè)定值越低，誤差電壓Verr的電壓值成為越高的 電平。 另一方面，P麗比較器108比較分別施加給第1、第2正相輸入端(+)的誤差電壓 Verr以及上限電壓Vlmt中較小的一個、和施加給反相輸入端(-)的三角波電壓(斜坡波電 壓)Vosc，由此生成與其比較結(jié)果相對應(yīng)的占空比的比較信號(P麗驅(qū)動波形)。S卩，比較信 號的邏輯成為若誤差電壓Verr(或上限電壓Vlmt)比三角波電壓Vosc高則為高電平，若低 則為低電平。 因此，穩(wěn)定動作時的比較信號的能效(on duty)(晶體管Q2的導(dǎo)通期間占單位期 間的比)根據(jù)誤差電壓Verr和三角波電壓Vosc的相對高低而發(fā)生變動。
在上述比較信號為高電平的期間，控制邏輯部109經(jīng)由驅(qū)動器110，將SW0UT端子 的端子電壓(即，晶體管Q2的柵極電壓)保持在高電平。因此，晶體管Q2成為導(dǎo)通狀態(tài)。 另一方面，在比較信號為低電平的期間，將SWOUT端子的端子電壓保持在低電平。因此，晶 體管Q2成為截止?fàn)顟B(tài)。 這樣，升壓DC/DC控制器模塊構(gòu)成為根據(jù)LED端子電壓VI V4(進(jìn)而輸出電壓 V0UT)的監(jiān)控結(jié)果，進(jìn)行晶體管Q2的驅(qū)動控制。因此，可以將輸出電壓VOUT維持在希望值。
下面，說明作為負(fù)載的LED列的串聯(lián)數(shù)。 如上述那樣，半導(dǎo)體裝置10的升壓DC/DC控制器模塊檢測LED列的陰極電壓(即 LED端子電壓VI V4)，并控制施加給LED列的陽極的輸出電壓V0UT，以使陰極電壓成為 LED控制電壓VLED ( = 0.8 [V] (Typ.))。 在P麗信號為高電平且對LED列流過輸出電流ILED時只進(jìn)行上述升壓動作。此 外，在驅(qū)動多個LED列時，LED的正方向下降電壓VF最大的列的LED端子電壓(換言之，LED 端子電壓的最低值)被控制為與LED控制電壓VLED—致。因此，其他列的LED端子電壓成 為高出正方向下降電壓VF的偏差部分的電壓。 另外，對于正方向下降電壓VF的偏差容許電壓Vper ( = 3.7 [V] (Typ.))，根據(jù)短路 檢測電壓VDSHT( = 4.5[V] (Typ.))以及LED控制電壓VLED ( = 0.8[V] (Typ.))利用下面 的(2)式來設(shè)定。
[式2] Vper = VDSHT-VLED ...(2) 此外，開路/短路檢測部118中的開路檢測時，OVP部105中的過電壓檢測基準(zhǔn)電壓VD0VP( = 2.0[V] (Typ.))的85%被設(shè)定為觸發(fā)電壓(開路檢測電壓VD0P2 ( = 1.7[V] (Typ.))(參照圖7和圖10)。將其換算為輸出電壓VOUT來考慮時，通常動作時的輸出電壓 VOUT的最大值成為30.6[V] =36[V]X0.85。因此，LED的串聯(lián)數(shù)N被限制為比輸出電壓 VOUT的最大值30. 6 [V]除以LED —個的正方向下降電壓VF所得的值(30. 6/VF)小。
下面，說明OVP部105。在OVP端子(25引腳)中，輸入將輸出電壓VOUT電阻分 割而得到的分壓電壓VP。對于與其進(jìn)行比較的OVP部105的過電壓檢測基準(zhǔn)電壓VDOVP， 如前所述，可以根據(jù)LED列的串聯(lián)數(shù)N和正方向下降電壓VF的偏差容許電壓Vper來適當(dāng) 地決定。此外，在決定過電壓檢測基準(zhǔn)電壓VDOVP時，應(yīng)該還考慮開路檢測電壓VDOP2(= VDOVPXO. 85)來進(jìn)行決定。另外，OVP部105 —旦啟動保護(hù)動作之后，在輸出電壓VOUT降 低到過電壓檢測基準(zhǔn)電壓VDOVP的77. 5%時解除其保護(hù)動作。例如，在設(shè)電阻分割電路的電阻值為R0VP1 (升壓電壓側(cè))、R0VP2 (GND側(cè))的情況 下，輸出電壓VOUT滿足下面的(3)式時OVP部105的保護(hù)動作啟動。
[式3] vout s,fe^iiM^x vdovp…(3)
ROVP2 '
另外，在R0VP1 = 330[kQ]、麗P2 = 22[kQ]、VD0VP = 2. O[V]時，VOUT = 32[V] 以上時OVP部105的保護(hù)動作啟動。 下面，說明升壓DC/DC轉(zhuǎn)換器的振蕩頻率FOSC。通過在RT端子(26引腳)外部連 接下拉電阻RT，從而決定對振蕩器部107的內(nèi)部電容器的充放電電流，可以設(shè)定三角波電 壓Vosc的振蕩頻率F0SC。對于在RT端子外部連接的下拉電阻RT的電阻值，可以參考下面 的(4)式或圖15來設(shè)定，優(yōu)選62.6 523[kQ]的范圍。
[式4]
加x i o*
「01971 FOSC)c他I = x a … (4)
L 」1 r, 1 ' 另外，在上述(4)式中，30Xl(f[V/A/S]是在電路內(nèi)部決定的常量(±16.6%)， a是補(bǔ)正系數(shù)。(RT:a = 50 [k Q ] :0.98，60[kQ] :0. 985， 70 [k Q ] :0.99，80[kQ]: 0.994，90[kQ] :0. 996， 100 [k Q ] :1.0，150[kQ] :1. 01、200 [k Q ] : 1. 02， 300 [k Q ] :1.03， 400 [kQ] :1. 04，500[kQ] :1.045)。 此外，對于偏離了圖15的頻率范圍的設(shè)定，接通斷開有可能停止，所以需要留意。
下面，說明外部同步振蕩頻率FSYNC。在向SYNC端子(6引腳)輸入用于與升壓 DC/DC轉(zhuǎn)換器進(jìn)行外部同步的時鐘時，優(yōu)選不進(jìn)行在中途切換為內(nèi)部振蕩等的動作。在將 SYNC端子的輸入邏輯從高電平切換為低電平之后，直到內(nèi)部振蕩電路開始動作為止，需要 約30[ysec] (Typ.)左右的延遲時間。輸入到SYNC端子的時鐘僅上升沿有效。此外，在外 部輸入頻率比內(nèi)部振蕩頻率慢時，上述延遲時間后，內(nèi)部振蕩電路開始動作，所以應(yīng)避免那 樣的輸入。 如上述那樣，在本實施方式的半導(dǎo)體裝置10中，采用RT端子或SYNC端子，可以對 升壓DC/DC轉(zhuǎn)換器模塊的振蕩頻率FOSC進(jìn)行任意且高精度地可變控制。例如，在采用本實 施方式的半導(dǎo)體裝置10作為汽車導(dǎo)航監(jiān)視器的背光控制單元時，若與無線電接收頻率的 切換控制相匹配從而從SYNC端子適當(dāng)設(shè)定外部同步振蕩頻率FSYNC，則可以避免升壓DC/
14DC轉(zhuǎn)換器模塊的振蕩頻率FOSC重疊于無線電噪聲的頻帶，所以可以在不損害無線電的接
收質(zhì)量的情況下進(jìn)行汽車導(dǎo)航監(jiān)視器的背光控制。 下面，參照圖16詳細(xì)地說明0CP部111。 圖16是用于說明與OCP部111的動作相關(guān)聯(lián)的外部元件的連接關(guān)系的圖。
如圖16所示，在升壓DC/DC轉(zhuǎn)換器用的功率晶體管Q2(N溝道場效應(yīng)晶體管)的 源極和GND之間，插入有檢測電阻RCS，并且其連接節(jié)點連接于CS端子(22引腳)。
此外，為了降低接通斷開噪聲(尖峰噪聲)，在CS端子和檢測電阻RCS之間，插入 有截止頻率1 2 [MHz]的低通濾波器LPF (電阻RLPF和電容器CLPF)。另外，在低通濾波 器LPF的時間常量過大時，CS端子電壓的上升沿變慢，OCP部111的檢測動作變慢，所以例 如，在振蕩頻率FOSC = 300[kHz]時，RLPF = 100[Q]、CLPF= 1000[pF]左右是適當(dāng)?shù)摹?
此外，根據(jù)過電流保護(hù)動作電壓VDCS(施加給比較器112的正相輸入端(+)的定 電壓)以及檢測電阻RCS，利用以下的(5)式?jīng)Q定OCP部lll中的檢測電流IOCP。
[式5] IOCP [A] = VDCS ( = 0. 4 [V]) /RCS [ Q ]... (5) 此外，對于OCP部111 ，因為是逐脈沖方式，所以在由升壓DC/DC轉(zhuǎn)換器的振蕩頻率
FOSC決定的l周期期間，SWOUT端子被固定為低電平之后，恢復(fù)升壓動作。此外，在檢測電
阻RCS和GND之間成為大電流線，所以基板設(shè)計時應(yīng)該直到GND進(jìn)行獨立布線。 下面，說明軟啟動部114。在本實施方式的半導(dǎo)體裝置10中，不使用SS端子(27
引腳)，使其為開路。此外，直到SS端子電壓達(dá)到箝位電壓2.5[V](Typ.)為
止，開路/短路檢測部118中的開路/短路檢測功能被屏蔽。 下面，對外部附加部件的選定進(jìn)行詳細(xì)的說明。 首先，參照圖17A和圖17B詳細(xì)地說明線圈LI的選定。 圖17A、圖17B分別是用于說明線圈L1的選定的圖。另外，在圖17A中示出線圈 電流IL的脈動(ripple)分量AIL，在圖17B中示出構(gòu)成DC/DC轉(zhuǎn)換器的輸入輸出段的電 路。 線圈LI的電感值對線圈電流IL的脈動分量AIL(線圈電流IL的最大值ILMAX 與最小值ILMIN的差分)產(chǎn)生較大的影響。具體而言，如下記(6)式所示，線圈L1的電感 值越大，此外，振蕩頻率FOSC越高，脈動分量A IL越減小。
[式6]順李一墜vgg^…胸
UxVOUTxPOSC 此外，按照下記(7a)式的方式表示效率n時，線圈電流IL的最大值ILMA X成為 下記(7b)式。
[式7]
voir xKXJT
(:7a》
iLMAXAJ = l(X + ^-= ~----^ ~~', (7b)■
2 VOC x ti 2 若在線圈LI中流動超過線圈LI的額定電流值的線圈電流IL，則線圈LI引起磁 飽和從而效率n降低。因此，應(yīng)該按照線圈電流IL的最大值ILMA X不超過線圈LI的額定電流值的方式保持充分的余量來進(jìn)行選定。此外，為了減少在線圈L1的損失并提高效率 n，作為線圈Ll，應(yīng)該選定電阻分量(直流電抗器DCR、交流電抗器ACR)低的材料。
下面，關(guān)于輸出電容器CVOUT的選定，參照圖18進(jìn)行詳細(xì)的說明。
圖18是用于說明輸出電容器CVOUT的選定的圖，示出構(gòu)成DC/DC轉(zhuǎn)換器的輸入輸 出段的電路。 對于輸出電容器CVOUT的選定，可以鑒于輸出電壓V0UT的穩(wěn)定區(qū)域，并且考 慮使輸出電壓的脈動分量AVOUT平滑化所需的等效串聯(lián)電阻ESR[Equivalent Series Resistance]，適當(dāng)決定。 輸出電壓V0UT的脈動分量A V0UT由下記(8)式來決定。
[式8] AV(XITfV'=H.MAX'XRES:R.XM31X_J …⑨. 另外，在上述(8)式中，AIL表示輸出電流IL的脈動分量，RESR表示輸出電容器 CVOUT的等效串聯(lián)電阻ESR的電阻值，n表示效率。 另外，輸出電容器CVOUT的額定優(yōu)選對輸出電壓VOUT具有充分的余量來進(jìn)行選 定。 下面，參照圖19詳細(xì)地說明輸入電容器CVCC的選定。 圖19是用于說明輸入電容器CVCC的選定的圖，示出構(gòu)成DC/DC轉(zhuǎn)換器的輸入輸 出段的電路。 對于輸入電容器CVCC的選定，應(yīng)防止大的過渡電壓，優(yōu)選采用具有能夠充分對應(yīng) 大脈動電流IRMS的電容值的低ESR的輸入電容器。
上述脈動電流IRMS由下記(9)式給出。
[式9]識輝〗輔、:^Z^1^…(9)
VOUT v 此外，脈動電流IRMS較大地依存于輸入所使用的電源的特性、基礎(chǔ)布線圖案以及 晶體管Q1、Q2的柵極-漏極電容，所以優(yōu)選在使用時的溫度、負(fù)載范圍以及晶體管Q1、Q2的 條件下進(jìn)行充分的確認(rèn)。 下面，參照圖20和圖21詳細(xì)地說明負(fù)荷開關(guān)用晶體管Ql的選定及其軟啟動。
圖20是用于說明負(fù)荷開關(guān)用晶體管Ql的選定及其軟啟動的圖，示出構(gòu)成DC/DC 轉(zhuǎn)換器的輸入輸出段的電路。此外，圖21是表示晶體管Ql的柵極 源極間電容和軟啟動 時間的相互關(guān)系的曲線圖。 在通常的升壓應(yīng)用的情況下，在從電源電壓VCC的施加端到輸出電壓VOUT的引出 端的路徑上不存在開關(guān)，所以在產(chǎn)生了輸出短路時，在所述路徑中流動過大的電流，有可能 導(dǎo)致線圈L1或整流用二極管D1破壞。為了避免該情況，在本實施方式的半導(dǎo)體裝置10中， 在電源電壓VCC的施加端和線圈LI之間插入有負(fù)荷開關(guān)用的P溝道型場效應(yīng)晶體管Ql。 另外，作為晶體管Ql，可以選定柵極 源極間耐壓、漏極 源極間耐壓的任一個都比電源電 壓VCC高的晶體管。 此外，在想要帶有負(fù)荷開關(guān)的軟啟動時，可以在晶體管Ql的柵極 源極間插入電 容。由此，如圖21所示，根據(jù)插入的電容值，可以任意地決定軟啟動時間。但是，軟啟動時間也通過晶體管Q1的柵極電容來變化。 下面，說明開關(guān)用晶體管Q2的選定。若絕對最大額定電流是線圈Ll的額定電流 以上，且絕對最大額定電壓是輸出電容器CV0UT的耐壓+整流用二極管Dl的正方向下降電 壓VF以上，則即使采用任何MOSFET也沒有問題，但是為了實現(xiàn)高速接通斷開，應(yīng)選定柵極 電容(注入電荷量)小的晶體管，優(yōu)選采用過電流保護(hù)設(shè)定值以上的晶體管。此外，若選擇 導(dǎo)通電阻小的晶體管則可以獲得高效率。 下面，說明整流用二極管D1的選定。若是持有線圈Ll的額定電流以上的電流能 力且持有輸出電容器CVOUT的耐壓以上的逆耐壓的肖特基勢壘(Schottky Barrier) 二極 管，則可以采用任何二極管，尤其可以選定正方向下降電壓VF低的二極管。
下面，對相位補(bǔ)償設(shè)定法進(jìn)行詳細(xì)的說明。 首先，說明應(yīng)用的穩(wěn)定條件。作為改變負(fù)反饋的反饋系穩(wěn)定的條件，增益為 l(O[dB])時的相位滯后需要是150。以下(即相位余量30。以上)。 此外，DC/DC轉(zhuǎn)換器應(yīng)用由振蕩頻率FOSC被采樣，所以全體系列中的 GBW[Gain-Band Width](增益和帶寬的積)需要設(shè)定在振蕩頻率FOSC的1/10以下。
綜上所述，對于應(yīng)用為目標(biāo)的特性，在增益為l(O[dB])時的相位滯后是150。以 下(即相位余量30。以上)，此時的GBW(即增益O[dB]的頻率)可以是振蕩頻率FOSC的 1/10以下。因此，為了通過GBW的限制提高響應(yīng)，需要振蕩頻率FOSC的高頻化。
對于通過相位補(bǔ)償確保穩(wěn)定性，可以通過2次相位超前(即進(jìn)行兩次相位超前) 取消由LC諧振產(chǎn)生的2次相位滯后(-180° )。另外，作為給予相位超前的單元，可以考慮 基于輸出電容器CVOUT的ESR分量的單元(參照圖23)、和基于與COMP端子(28引腳)連 接的CR分量的單元(參照圖24)。 在DC/DC轉(zhuǎn)換器應(yīng)用中，如圖22所示，在輸出中必定存在LC諧振電路。因此，在 該部分的相位滯后成為-180° 。如圖23所示，在輸出電容器CV0UT是鋁電解電容器等ESR 大的電容器(數(shù)[Q])的情況下，產(chǎn)生+90°的相位超前，相位滯后成為-90° 。另一方面， 在使用陶瓷電容器等低ESR的輸出電容器CVOUT的情況下，需要插入與ESR分量相當(dāng)?shù)碾?阻。 另外，通過由ESR引起的相位特性的變化，應(yīng)插入的相位超前成為一個。此外，對 于插入相位超前的頻率的設(shè)定，從取消LC諧振的目的出發(fā)，理想地優(yōu)選設(shè)定在LC諧振頻率 付近。 下面，參照圖25說明半導(dǎo)體裝置10的動作時序。
圖25是表示半導(dǎo)體裝置10的動作時序的時序圖。 投入電源電壓后，使能信號EN上升到高電平時，在VREG部101中，開始基準(zhǔn)電壓 VREG的生成。另外，對于使能信號EN，可以在電源電壓VCC充分上升之后，例如，電源電壓 VCC成為4.5[V]以上之后投入。 在基準(zhǔn)電壓VREG達(dá)到2. 9[V]時，在UVLO部103中，識別為非欠壓狀態(tài)，UVLO信 號上升到高電平。由此，半導(dǎo)體裝置10的內(nèi)部電路開始動作。另外，在UVLO信號為低電平 的期間，開關(guān)102斷開，LOADSW端子(2引腳)的端子電壓維持在高電平。因此，負(fù)荷開關(guān) 用的晶體管Ql截止，所以DC/DC轉(zhuǎn)換器的升壓動作維持在停止?fàn)顟B(tài)。另一方面，UVLO信號 上升到高電平時，開關(guān)102導(dǎo)通，L0ADSW端子的端子電壓下降到低電平。其結(jié)果，負(fù)荷開關(guān)
17用的晶體管Ql導(dǎo)通，DC/DC轉(zhuǎn)換器的升壓動作成為可能。 在作為外部輸入信號的VDAC信號、SYNC信號、P麗信號中存在用于安定動作的規(guī) 定的輸入時序。具體而言，VDAC信號和SYNC信號優(yōu)選從選通EN的輸入定時開始經(jīng)過第1 規(guī)定時間TINON后輸入，P麗信號優(yōu)選從EN信號的輸入定時開始經(jīng)過第2規(guī)定時間TP麗ON 后輸入。另外，第2規(guī)定時間TP麗0N >第1規(guī)定時間TIN0N，第2規(guī)定時間TP麗ON > 500 [V/ A s]XCREG[sec]。此夕卜，VDAC信號和SYNC信號優(yōu)選與EN信號相比提前第3規(guī)定時間 TINOFF來遮斷輸入，P麗信號優(yōu)選與EN信號相比提前第4規(guī)定時間TP麗OFF來遮斷輸入。 另外，第4規(guī)定時間TP麗OFF >第3規(guī)定時間TINOFF。此外，在本圖中未示出，但是LEDEN1 信號以及LEDEN2信號優(yōu)選在EN信號的高電平遷移前固定其邏輯。 在OVP部105中，OVP端子(25引腳)的端子電壓達(dá)到2[V]時，識別為是過電壓 狀態(tài)，停止DC/DC轉(zhuǎn)換器的升壓動作。之后，在OVP部105中，OVP端子的端子電壓降低到 1.6[V]時，識別為解除了過電壓狀態(tài)，恢復(fù)DC/DC轉(zhuǎn)換器的升壓動作。 在OCP部111中，CS端子(22引腳)的端子電壓達(dá)到0. 4[V]時，識別為是過電流
狀態(tài)，以后，利用逐脈沖方式，斷續(xù)地導(dǎo)通/截止DC/DC轉(zhuǎn)換器的升壓動作。 在TSD部104中，半導(dǎo)體裝置10的溫度達(dá)到175[°C ]時，識別為是異常發(fā)熱狀
態(tài)，停止DC/DC轉(zhuǎn)換器的升壓動作。之后，在TSD部104中，半導(dǎo)體裝置10的溫度降低到
150[°C ]時，識別為解除了異常發(fā)熱狀態(tài)，恢復(fù)DC/DC轉(zhuǎn)換器的升壓動作。 另夕卜，在EN信號下降到低電平時，停止基準(zhǔn)電壓VREG的生成。在UVLO部103中，
該基準(zhǔn)電壓VREG降低到2.8[V]時，識別為是欠壓狀態(tài)，UVLO信號降低到低電平。由此，半
導(dǎo)體裝置10的內(nèi)部電路停止動作。 下面，對本發(fā)明涉及的半導(dǎo)體裝置的第2實施方式進(jìn)行詳細(xì)的說明。
圖26是表示本發(fā)明涉及的半導(dǎo)體裝置的第2實施方式的框圖。
首先，敘述本實施方式的半導(dǎo)體裝置20的概要。 半導(dǎo)體裝置20是36V高耐壓的白色LED驅(qū)動器IC，單芯片集成有電流模式的升 降壓DC/DC轉(zhuǎn)換器、以及4通道輸出的恒流驅(qū)動器。另外，半導(dǎo)體裝置20根據(jù)P麗[Pulse Width Modulation]控制以及VDAC控制的任一個都可以進(jìn)行白色LED的調(diào)光控制。
下面，敘述本實施方式的半導(dǎo)體裝置20的特點中尤其與第1實施方式不同的點。
第一特點，為了對應(yīng)從電池直接提供的電源電壓VCC，代替升壓DC/DC控制器模塊 而內(nèi)置有升降壓DC/DC控制器模塊。第二特點，為了采用低ESR的陶瓷電容器作為輸出電 容器CVOUT，將DC/DC轉(zhuǎn)換器的控制模式從電壓模式變更為電流模式。第三特點，為了提高 LED發(fā)光亮度的P麗調(diào)光能力，實現(xiàn)了0.38[X]的占空比(沒有過沖)。第四特點，實現(xiàn) 了輸出電流ILED的相對偏差幅度為±3%，絕對偏差幅度為±5%。第五特點，內(nèi)置有檢 測LED的陽極和陰極中的短路(主要是接地短路)，并進(jìn)行適當(dāng)?shù)谋Ｗo(hù)動作的保護(hù)功能部 (SCP[Short Circuit Protection])。 另外，本實施方式的半導(dǎo)體裝置20可以用于汽車導(dǎo)航監(jiān)視器的背光光源、中小型 LCD面板的背光光源等的驅(qū)動控制。 具有上述特點的本實施方式的半導(dǎo)體裝置20如圖26所示，集成了以下部件而構(gòu) 成基準(zhǔn)電壓生成部201 (以下稱為VREG部201)、欠壓保護(hù)部202 (以下稱為UVLO部202)、 溫度保護(hù)部203 (以下稱為TSD部203)、短路保護(hù)部204 (以下稱為SCP部204)、過電壓保護(hù)部205 (以下稱為0VP部205)、過電流保護(hù)部206 (以下稱為0CP部206)、比較器207、控 制邏輯部208、輸入緩沖器209、振蕩器部210、斜坡電壓生成部211、P麗比較器212、驅(qū)動器 控制部213、驅(qū)動器214、N溝道型場效應(yīng)晶體管215、驅(qū)動器216、誤差放大器217、軟啟動部
218、 輸入緩沖器219、電流設(shè)定部220、恒流驅(qū)動器221、開路/短路檢測部222、輸入緩沖器 223和224。 另外，半導(dǎo)體裝置20的上述電路部可以大致分為四個模塊，即VREG模塊(VREG 部201)、升降壓DC/DC控制器模塊(OCP部206、比較器207、控制邏輯部208、輸入緩沖器 209、振蕩器部210、斜坡電壓生成部211 、P麗比較器212、驅(qū)動器控制部213、驅(qū)動器214、晶 體管215、驅(qū)動器216、誤差放大器217以及軟啟動部218)、電流驅(qū)動器模塊(輸入緩沖器
219、 電流設(shè)定部220、恒流驅(qū)動器221、開路/短路檢測部222以及輸入緩沖器223和224)、 保護(hù)模塊(UVLO部202、 TSD部203、 SCP部204以及OVP部205)。 此外，本實施方式的半導(dǎo)體裝置20具有28個外部端子(1引腳 28引腳)作為 確立與外部的電連接的單元。 圖27是半導(dǎo)體裝置20的引腳配置圖，圖28是表示外部端子的引腳號、端子名以 及功能的對應(yīng)表。另外，在圖27中，設(shè)置在半導(dǎo)體裝置20的中央部兩邊的寬幅端子是與子 接地連接的FIN端子，是用于提高放熱性的端子。 圖29是表示由上述結(jié)構(gòu)構(gòu)成的的半導(dǎo)體裝置20的電特性的表。另外，在沒有特 別限定的情況下，圖29所示的電特性表示在電源電壓VCC二 12[V]、周圍溫度Ta二25[t:] 時的數(shù)值。 下面，對于半導(dǎo)體裝置20各部的動作，以與第1實施方式不同的點為中心進(jìn)行詳 細(xì)的說明。 首先，對半導(dǎo)體裝置20的電流驅(qū)動器模塊(輸入緩沖器219、電流設(shè)定部220、恒 流驅(qū)動器221、開路/短路檢測部222以及輸入緩沖器223和224)進(jìn)行詳細(xì)的說明。
圖30是表示電流設(shè)定部220和恒流驅(qū)動器221的一結(jié)構(gòu)例的電路圖。
如圖30所示，電流設(shè)定部220具有運算放大器Al、直流電壓源A2、即n型雙極性 晶體管A3、電阻A4和A5、 pnp型雙極性晶體管A6 A9、電阻A10 (電阻值R)而構(gòu)成。
運算放大器A1的第1正相輸入端(+)連接于VDAC端子(8引腳)。運算放大器 A2的第2正相輸入端(+)連接于直流電壓源A2的正極端，施加規(guī)定的定電壓VISET(= 2.0[V])。直流電壓源A2的負(fù)極端連接于接地端。運算放大器A2的反相輸入端(-)連接 于ISET端子(9引腳)。晶體管A3的基極連接于運算放大器A1的輸出端。晶體管A3的發(fā) 射極連接于ISET端子。 電阻A4、A5的各一端都連接于基準(zhǔn)電壓VREG的施加端。電阻A4的另一端連接于 晶體管A6的發(fā)射極。電阻R5的另一端連接于晶體管A7的發(fā)射極。晶體管A6、 A7的基極 相互連接，且其連接節(jié)點連接于晶體管A7的集電極。晶體管A6的集電極連接于晶體管A8 的發(fā)射極。晶體管A7的集電極連接于晶體管A9的發(fā)射極。晶體管A8、 A9的基極相互連 接，且其連接節(jié)點連接于晶體管A8的集電極。晶體管A8的集電極連接于晶體管A3的集電 極。晶體管A9的集電極經(jīng)由電阻A10連接于接地端。 另一方面，如圖30所示，恒流驅(qū)動器221具有分別對LED1端子 LED4端子供給 輸出電流ILED的4通道的輸出段Chl、Ch2、Ch3、Ch4而構(gòu)成。另外，輸出段Chl具有運算放大器B1、N溝道型場效應(yīng)晶體管B2、電阻B3(電阻值4R)、電流鏡電路B4(鏡像比1 : 1)、電 阻B5(電阻值4R)、運算放大器B6、N溝道型場效應(yīng)晶體管B7、電阻B8(電阻值(4/12) XR)、 電流鏡電路B9(鏡像比1 : 10)、運算放大器B10、直流電壓源B11、N溝道型場效應(yīng)晶體管 B12 B14、運算放大器B15、直流電壓源B16、 N溝道型場效應(yīng)晶體管B17、 N溝道型場效應(yīng) 晶體管B 19、P溝道型場效應(yīng)晶體管B20、電阻B21和B22、N溝道型場效應(yīng)晶體管B23、逆變 器B24而構(gòu)成。 運算放大器B1的正相輸入端(+)連接于晶體管A9和電阻A10的連接節(jié)點。運算 放大器B1的反相輸入端(_)連接于電阻B3的一端。電阻B3的另一端連接于接地端。晶 體管B2的漏極連接于電流鏡電路B4的輸入端。晶體管B2的源極連接于電阻B3的一端。 晶體管B2的柵極連接于運算放大器Bl的輸出端。電流鏡電路B4的電源輸入端連接于基 準(zhǔn)電壓VREG的施加端。 運算放大器B6的正相輸入端(+)分別連接于電流鏡電路B4的輸出端和電阻B5 的一端。運算放大器B6的反相輸入端連接于電阻B8的一端。電阻B5、B8的另一端都連接 于接地端。晶體管B7的漏極連接于電流鏡電路B9的輸入端。晶體管B7的源極連接于電 阻B8的一端。晶體管B7的柵極連接于運算放大器B6的輸出端。電流鏡電路B9的電源輸 入端連接于基準(zhǔn)電壓VREG的施加端。 運算放大器BIO的正相輸入端(+)連接于直流電壓源Bll的正極端。直流電壓源 Bll的負(fù)極端連接于接地端。晶體管B 12的漏極連接于電流鏡電路B9的輸出端。晶體管 B12的源極連接于運算放大器B10的反相輸入端(_)。晶體管B12的柵極連接于運算放大 器BIO的輸出端。 晶體管B13的漏極連接于晶體管B12的源極。晶體管B13、 B14的柵極相互連接， 且其連接節(jié)點連接于晶體管B12的漏極，另一方面，還連接于晶體管B19的漏極。晶體管 B13、 B14、 B19的源極都連接于接地端。晶體管B19的柵極經(jīng)由輸入緩沖器219 (在本圖中 未圖示)連接于P麗端子(8引腳)。 運算放大器B15的正相輸入端(+)連接于直流電壓源B16的正極端。直流電壓源 B16的負(fù)極端連接于接地端。晶體管B17的漏極連接于LED1端子。晶體管B17的源極連接 于運算放大器B15的反相輸入端(_)，另一方面，還連接于晶體管B14的漏極。晶體管B17 的柵極連接于運算放大器B15的輸出端。 晶體管B20的源極連接于基準(zhǔn)電壓VREG的施加端。晶體管B20的漏極連接于電 流鏡電路B9的輸入端。電阻B21的一端連接于基準(zhǔn)電壓VREG的施加端。電阻B21的另一 端連接于晶體管B20的柵極。電阻B22的一端連接于晶體管B20的柵極。電阻B22的另一 端連接于晶體管B23的漏極。晶體管B23的源極連接于接地端。晶體管B23的柵極連接于 逆變器B24的輸出端。逆變器B24的輸入端經(jīng)由輸入緩沖器219(在本圖中未圖示)連接 于P麗端子。 另外，構(gòu)成恒流驅(qū)動器221的其他輸出段Ch2 Ch4由與上述輸出段Chl相同的 結(jié)構(gòu)構(gòu)成，所以省略詳細(xì)說明。 在由上述結(jié)構(gòu)構(gòu)成的電流設(shè)定部220以及恒流驅(qū)動器221中，根據(jù)下面的(10)式
來設(shè)定輸出電流ILED。[式10]
20
ILED [mA] = min {VDAC， 2. 0 [V]} /RSET [k Q ] X 3000... (10) 在上述(10)式中，參數(shù)min(VDAC，2.0[VB是輸入到VDAC端子(18引腳)的控制 電壓VDAC、和在電流設(shè)定部220的內(nèi)部預(yù)定的定電壓VISET(二2.0[V])中任意較低一方的 電壓值。此外，參數(shù)RSET是與ISET端子(19引腳)外部連接的電阻RSET的電阻值，參數(shù) 3000(Typ.)是在恒流驅(qū)動器221的電路內(nèi)部決定的常量。 S卩，通過在ISET端子(19引腳)下拉連接電阻RSET，流過其的基準(zhǔn)電流ISET的規(guī) 定增益倍(例如3000倍)被設(shè)定為輸出電流ILED的最大值(例如50[mA])。
若就圖30的例來具體敘述，則在恒流驅(qū)動器221中，首先，采用運算放大器B 1、晶 體管B2以及電阻B3(電阻值4R)，對電阻A10的端子電壓Va( = ISETXR)進(jìn)行電壓/電流 變換，生成作為基準(zhǔn)電流ISET的1/4的中間電流Ia( = 1/4ISET)。接著，采用電流鏡電路 B4，中間電流Ia以l : 1被鏡像，生成中間電流Ib( = 1/4ISET)。接著，采用電阻B5(電 阻值4R)，對中間電流Ib進(jìn)行電流/電壓變換，生成端子電壓Vb ( = ISETX R)。接著，采用 運算放大器B6、晶體管B7以及電阻B8(電阻值(4/12)XR)，對電阻B5的端子電壓Vb進(jìn) 行電壓/電流變換，生成作為基準(zhǔn)電流ISET的3倍的中間電流Ic( = 3ISET)。接著，采用 電流鏡電路B9，中間電流Ic以1 : 10被鏡像，生成作為基準(zhǔn)電流ISET的30倍的中間電 流Id( = 30ISET)。然后，最終采用由晶體管B13、 B14構(gòu)成的電流鏡電路，中間電流Id以 1 : 100被鏡像，生成作為基準(zhǔn)電流ISET的3000倍的輸出電流ILED ( = 3000ISET)。
另外，為了提高輸出電流ILED的精度，對于最終段的電流鏡電路，采用運算放大 器B10、B15，使晶體管B13、B14的漏極 源極間電壓相同(例如0. 3[V])。此外，恒流驅(qū)動 器221構(gòu)成為根據(jù)所輸入的基準(zhǔn)電流ISET，反復(fù)電壓/電流變換和電流/電壓變換，并生 成希望的輸出電流ILED。因此，上述變換處理所用的電阻元件(在圖30的例中為電阻B3、 B5、B8)增加，進(jìn)而其修整機(jī)會增加。這樣，根據(jù)具有許多可以修整的電阻的結(jié)構(gòu)，通過對這 些電阻值進(jìn)行微調(diào)，可以降低輸出電流ILED的相對偏差幅度以及絕對偏差幅度。
此外，本實施方式的半導(dǎo)體裝置20與利用最終段的電流鏡電路一下子將基準(zhǔn)電 流ISET放大的第1實施方式(ISET — 1/5ISET — 2ISET — 3300ISET)不同，構(gòu)成為在恒流 驅(qū)動器221中的輸出電流ILED的生成過程，分散地進(jìn)行電流放大(ISET — 1/4ISET —3ISET —30ISET — 3000ISET)。 通過這樣的結(jié)構(gòu)，如圖31A、圖31B的對比所示，減小了構(gòu)成最終段的電流鏡電路 的晶體管B13、B14的晶體管尺寸的差異，可以減輕元件的制造偏差以及應(yīng)力的影響。S卩，若 晶體管尺寸的差異較大，則產(chǎn)生僅對單方晶體管施加較大的應(yīng)力而對另一方的晶體管幾乎 不施加應(yīng)力的狀況等，容易受到半導(dǎo)體裝置20的封裝時所施加的應(yīng)力的影響，但是根據(jù)本 實施方式的結(jié)構(gòu)，晶體管尺寸的差異變小，所以容易對雙方的元件施加均等的應(yīng)力，可以降 低應(yīng)力的影響。當(dāng)然，在晶體管的元件設(shè)計時，優(yōu)選在輸出電流ILED的實際使用范圍(假 設(shè)5[mA]以上)中按照晶體管在飽和區(qū)域動作的方式適當(dāng)設(shè)計各元件的W/L。
此外，在本實施方式的半導(dǎo)體裝置20中，如圖32所示，成對的電阻R1、 R2(例如， 電阻B3和電阻B5、或者電阻B5和電阻B8)布局成鋸齒形狀。若采用這樣的配置布局，則在 半導(dǎo)體裝置20的封裝時，容易對成對的電阻Rl、R2施加均等的應(yīng)力，可以降低應(yīng)力的影響。
如以上那樣，在本實施方式的半導(dǎo)體裝置20中，可以在增大電阻修整機(jī)會、分散 電流放大能力、提高電阻成對特性等多方面謀求輸出電流ILED的精度提高。通過構(gòu)成這樣的結(jié)構(gòu)，可以實現(xiàn)封裝后的輸出電流ILED的相對偏差幅度為±3%、絕對偏差幅度為 ±5% ，進(jìn)而可以對降低亮度偏差以及LED的長壽命化作出貢獻(xiàn)。 另夕卜，關(guān)于電阻RSET的電阻值，如參照先前的圖11說明的那樣，優(yōu)選采用 300[kQ]以下。 這里，在采用上述控制電壓VDAC進(jìn)行輸出電流ILED的可變控制(LED的調(diào)光控 制)時，其輸入范圍可以是O. 1 2.0[V]的范圍。通過施加這樣的控制電壓VDAC，可以將 輸出電流ILED從最大值降低。 另一方面，在作為控制電壓VDAC而輸入2.0[V]以上時，如之前(10)式示出的那 樣，成為選擇定電壓VISET的電壓值，所以基于控制電壓VDAC的調(diào)光功能成為不使用狀態(tài)。 另外，在不使用基于控制電壓VDAC的調(diào)光功能的情況下，從避免誤動作的觀點出發(fā)，可以 不使VDAC端子開路而連接于基準(zhǔn)電壓VREG(5 [V])的施加端。 此外，在本實施方式的半導(dǎo)體裝置20中，除了采用上述控制電壓VDAC的LED的調(diào) 光控制之外，還可以采用輸入到P麗端子(8引腳)的P麗信號，通過控制恒流驅(qū)動器221 的導(dǎo)通/截止(在圖30的例中，構(gòu)成最終段電流鏡電路的晶體管B13、 B14的導(dǎo)通/截止、 以及電流鏡電路B9的導(dǎo)通/截止)來進(jìn)行LED的調(diào)光控制。 即，在本實施方式的半導(dǎo)體裝置20中，根據(jù)P麗信號，通過控制構(gòu)成最終段電流鏡 電路的晶體管B13、 B14的導(dǎo)通/截止、以及電流鏡電路B9的導(dǎo)通/截止，P麗信號的占空 比成為輸出電流ILED的占空比，所以可以使輸出電流ILED從其最大值(或者由控制電壓 VDAC決定的電流值)看起來降低。 另外，在根據(jù)P麗信號將基準(zhǔn)電流ISET變換為脈沖電流的第1實施方式中，在電 流鏡電路B4、 B9發(fā)生振鈴(ringing)，這與輸出電流ILED的過沖相聯(lián)系，但是根據(jù)本實施 方式的結(jié)構(gòu)，不產(chǎn)生這樣的問題。 此外，作為進(jìn)一步的過沖對策，本實施方式的半導(dǎo)體裝置20構(gòu)成為使輸出段的運 算放大器B15為轉(zhuǎn)換速率(slew rate)慢的運算放大器(例如0. 5 [V/y s])，在輸出電流 ILED的上升沿時，對晶體管B 17的柵極 源極間電壓VGS的變動施加限制，由此按照不產(chǎn) 生過沖的方式使輸出電流ILED的上升沿鈍化。 而且，在本實施方式的半導(dǎo)體裝置20中，如前所述，流入最終段的電流鏡電路的 中間電流Id從第1實施方式的2ISET增加到30ISET，所以晶體管B13、B14的響應(yīng)性提高， 可以除去下拉電阻B18，所以可以進(jìn)一步抑制過沖的發(fā)生。 如以上那樣，在本實施方式的半導(dǎo)體裝置20中，可以在最終段電流鏡電路的P麗 控制、運算放大器B15的低轉(zhuǎn)換速率化、除去下拉電阻B18等多方面謀求輸出電流ILED的 響應(yīng)性提高、以及過沖的降低。通過構(gòu)成這樣的結(jié)構(gòu)，不會引起過沖，可以實現(xiàn)P麗調(diào)光能 力的提高(最低占空比0.38% (150[Hz]時))，進(jìn)而可以提高低占空比時的調(diào)光精度。
另一方面，在不使用基于P麗信號的調(diào)光功能的情況下(占空比100% )，可以將 P麗端子固定在高電平(例如定電壓VREG)。另外，在P麗端子中優(yōu)選插入低通濾波器(截 止頻率30 [kHz])。 另外，對于P麗調(diào)光控制的一例，采用先前的圖14A 圖14C已經(jīng)進(jìn)行了說明。
下面，對于半導(dǎo)體裝置20的升降壓DC/DC控制器模塊(包括OCP部206、比較器 207、控制邏輯部208、輸入緩沖器209、振蕩器部210、斜坡電壓生成部211、P麗比較器212、
22驅(qū)動器控制部213、驅(qū)動器214、晶體管215、驅(qū)動器216、誤差放大器217以及軟啟動部218 的電路模塊)，參照先前的圖26進(jìn)行詳細(xì)的說明。 首先，對于半導(dǎo)體裝置20的外部連接，尤其是與升降壓DC/DC轉(zhuǎn)換器相關(guān)聯(lián)的電 路要素(N溝道型場效應(yīng)晶體管N1、N2、二極管D2、D3、線圈L2、電阻RCS、RLPF、電容器CBS、 CLPF)進(jìn)行詳細(xì)說明。 如圖26所示，晶體管N1的柵極經(jīng)由OUTH端子(25引腳)連接于驅(qū)動器214的輸 出端。晶體管N1的漏極經(jīng)由電阻RCS連接于電源電壓VCC的施加端，并且還經(jīng)由電阻RLPF 連接于CS端子(27引腳)。晶體管Nl的源極經(jīng)由SW端子(24引腳)分別連接于驅(qū)動器 214的第2電源端(低電位端)以及晶體管215的漏極。 線圈L2的一端連接于SW端子。線圈L2的另一端連接于二極管D3的陽極。二極
管D3的陰極作為輸出電壓VOUT的引出端連接于作為負(fù)載的LED列的陽極。 晶體管N2的柵極經(jīng)由0UTL端子(22引腳)連接于驅(qū)動器216的輸出端。晶體管
N2的漏極連接于線圈L2的另一端和二極管D3的陽極之間的連接節(jié)點。晶體管N2的源極
連接于接地端。 二極管D2的陰極連接于SW端子。二極管D2的陽極連接于接地端。自激 (bootstrap)用電容器CBS的一端經(jīng)由BOOT端子(9引腳)連接于驅(qū)動器214的第1電源 端(高電位端)。電容器CBS的另一端連接于SW端子。電容器CLPF的一端連接于電源電 壓VCC的施加端。電容器CLPF的另一端連接于CS端子。 另外，在本實施方式的半導(dǎo)體裝置20中，外接有晶體管N1、N2，所以可以提高放熱 性。 下面，對升降壓DC/DC控制器模塊的基本動作(升壓動作)進(jìn)行詳細(xì)的說明。
在晶體管Nl 、N2為導(dǎo)通狀態(tài)時，在線圈L2中通過路徑X流入電流，并蓄積其電能。 此外，在晶體管N1、 N2的導(dǎo)通期間，在電容器CV0UT中蓄積了電荷的情況下，成為在輸出電 壓V0UT的引出端流動來自電容器CV0UT的電流。另外，此時，線圈L2的另一端電位經(jīng)由晶 體管N2幾乎降低到接地電位，所以二極管D3成為反向偏置狀態(tài)，不會從電容器CV0UT向晶 體管N2流入電流。 下面，在晶體管N1、N2為截止?fàn)顟B(tài)時，通過在線圈L1中產(chǎn)生的反向電壓，蓄積在其 中的電能通過路徑Y(jié)進(jìn)行放電，從輸出電壓V0UT的引出端流入作為負(fù)載的LED列，并且還 經(jīng)由電容器CV0UT流入接地端，成為對電容器CV0UT進(jìn)行充電。 因此，根據(jù)本實施方式的半導(dǎo)體裝置20，采用驅(qū)動器控制部213，通過適當(dāng)控制晶 體管N1、N2的占空比，更具體地講，在降壓動作時，使晶體管N1、N2的占空比降低到小于 50X的值，反過來在升壓動作時，使晶體管N1、N2的占空比上升到比50%大的值，由此可以 用簡易的結(jié)構(gòu)容易且適當(dāng)?shù)厍袚Q其升降壓動作。 S卩，根據(jù)本實施方式的半導(dǎo)體裝置20，不依賴于電源電壓VCC比希望的輸出電壓 VOUT高或低，能夠總是獲得希望的輸出電壓V0UT。因此，例如，即使在相對于輸出電壓VOUT 的希望值為16[V]而電源電壓VCC在6 18[V]的范圍變動的情況下，也可以獲得希望的 輸出電壓V0UT。這樣的結(jié)構(gòu)適用于需要對應(yīng)于例如，從電池直接供給的電源電壓VCC的應(yīng) 用(例如汽車導(dǎo)航監(jiān)視器的背光控制用LED驅(qū)動器IC)。 另外，即使是將晶體管N2的柵極連接于SW端子的結(jié)構(gòu)也可以實現(xiàn)上述升降壓動作，但本實施方式的半導(dǎo)體裝置20實現(xiàn)了 36V高耐壓，對于SW端子，也可以施加這樣的高 電壓。另一方面，外接的晶體管N2的柵極耐壓不一定高。因此，在將晶體管N2的柵極連接 于SW端子的結(jié)構(gòu)中，有可能導(dǎo)致晶體管N2破壞。 因此，在本實施方式的半導(dǎo)體裝置20中構(gòu)成為，作為進(jìn)行晶體管N2的柵極控制的 單元，另外準(zhǔn)備驅(qū)動器216 (由基準(zhǔn)電壓VREG驅(qū)動)，并采用該驅(qū)動器216來進(jìn)行晶體管的 導(dǎo)通/截止控制。通過構(gòu)成這樣的結(jié)構(gòu)，即使是電源電壓VCC為高電壓，也不用擔(dān)心導(dǎo)致晶 體管N2破壞。 此外，對于本實施方式的半導(dǎo)體裝置20，作為輕負(fù)載時或無負(fù)載時的振鈴防止單 元，集成了 N溝道型場效應(yīng)晶體管215。 晶體管215的漏極連接于SW端子。晶體管215的源極連接于接地端。晶體管215 的柵極連接于驅(qū)動器控制部213的控制信號輸出端。 另外，晶體管215的電流能力優(yōu)選按照不導(dǎo)致增大不需要的芯片面積或變換效率
降低的方式，設(shè)計為可以去除振鈴噪聲這樣的微小電流所需的最小限。 驅(qū)動器控制部213進(jìn)行晶體管N1、N2的導(dǎo)通/截止控制，另一方面，與其互補(bǔ)地進(jìn)
行晶體管215的導(dǎo)通/截止控制。 通過構(gòu)成這樣的結(jié)構(gòu)，即使在輕負(fù)載時或無負(fù)載時其輸出電流降低從而線圈電流
整體降低并陷入產(chǎn)生振鈴這樣的波形的擾亂的狀態(tài)(所謂不連續(xù)模式)的情況下，也可以
經(jīng)由晶體管215使振鈴噪聲釋放到接地端，所以可以提高升降壓動作的穩(wěn)定性。 另外，對于在上述說明中所采用的用語"互補(bǔ)的"，除了晶體管Nl (以及晶體管N2)
和晶體管215的導(dǎo)通/截止完全逆轉(zhuǎn)的情況外，從防止貫穿電流等觀點出發(fā)，也包括在晶體
管Nl和晶體管215的導(dǎo)通/截止遷移定時給予規(guī)定延遲的情況。 下面，詳細(xì)地說明升壓DC/DC控制器模塊的輸出反饋控制。 誤差放大器217將分別施加給第1 第四反相輸入端(_)的LED端子電壓VI V4的最低值、和輸入到正相輸入端(+)的規(guī)定的LED控制電壓VLED之差分放大從而生成誤 差電壓Verr 。 S卩，輸出電壓VOUT比其目標(biāo)設(shè)定值越低，誤差電壓Verr的電壓值成為越高的 電平。 另一方面，P麗比較器212比較施加給正相輸入端(+)的誤差電壓Verr、和施加給 反相輸入端(_)的斜坡電壓Vslp(振蕩器OSC的三角波電壓Vosc和CS端子(27引腳)的 端子電壓(在電阻RCS生成的電流檢測信號)的加法電壓)，由此生成與其比較結(jié)果相對應(yīng) 的占空比的比較信號。即，比較信號的邏輯是若誤差電壓Verr比斜坡電壓Vslp高則為高 電平，若低則為低電平。 另外，穩(wěn)定動作時的比較信號的能效(on duty)(晶體管N1、N2的導(dǎo)通期間占單位 期間的比)按照誤差電壓Verr和斜坡電壓Vslp的相對高低而變動。 驅(qū)動器控制部213在上述比較信號為低電平的期間，經(jīng)由驅(qū)動器214和驅(qū)動器 216，將0UTH端子和0UTL端子(S卩，晶體管N1、N2的柵極電壓)保持在高電平。因此，晶體 管N1、N2成為導(dǎo)通狀態(tài)。另一方面，在比較信號為低電平的期間，將OUTH端子和OUTL端子 的端子電壓保持在低電平。因此，晶體管Nl、 N2成為截止?fàn)顟B(tài)。 這樣，在升降壓DC/DC控制器模塊中，除了 LED端子電壓VI V4(進(jìn)而輸出電壓 VOUT)的監(jiān)控結(jié)果之外，還根據(jù)流過晶體管N1的開關(guān)電流的監(jiān)控結(jié)果，進(jìn)行晶體管N1、N2的驅(qū)動控制。因此，根據(jù)本實施方式的半導(dǎo)體裝置20，即使誤差電壓Verr不追隨于急劇的負(fù) 載變動，按照流過晶體管N1、N2的開關(guān)電流的監(jiān)控結(jié)果也可以對晶體管N1、N2直接進(jìn)行驅(qū) 動控制，因此可以有效地抑制輸出電壓VOUT的變動。S卩，根據(jù)本實施方式的半導(dǎo)體裝置，不 需要使輸出電容器CV0UT大電容化，并且可以采用低ESR的陶瓷電容器，所以可以避免不需 要的成本上升以及輸出電容器CV0UT的大型化。
下面，說明半導(dǎo)體裝置20中的保護(hù)系電路的改善點。 第一，在本實施方式的半導(dǎo)體裝置20中，開路/短路檢測部222中的短路檢測的 方式變更為延遲計數(shù)(delay counter)方式。即，構(gòu)成為不是在LED1端子 LED4端子的 任一個達(dá)到4.5[V]的時刻立即使電路動作截止鎖存(offlatch)，而是在確認(rèn)了經(jīng)過規(guī)定 時間持續(xù)地超過4.5[V]的情況的時刻，使電路動作截止鎖存。通過采用這樣的方式，可以 有效地防止誤檢測。 第二，在本實施方式的半導(dǎo)體裝置20中內(nèi)置有保護(hù)功能部，該保護(hù)功能部檢測 LED的陽極和陰極中的短路(主要是接地短路)并進(jìn)行適當(dāng)?shù)谋Ｗo(hù)動作。具體來講，SCP部 204構(gòu)成為在確認(rèn)了 OVP端子的端子電壓VP持續(xù)規(guī)定時間成為規(guī)定電壓以下的情況時， 識別為LED列的陽極端接地短路(或者，在與其相當(dāng)?shù)牡碗娢稽c短路)，對電路動作進(jìn)行截 止鎖存。此外，開路/短路檢測部222構(gòu)成為使用已有的開路檢測功能部，在確認(rèn)了 LED 端子電壓VI V4的任一個持續(xù)規(guī)定時間成為規(guī)定電壓以下的情況時，識別為LED列的陰 極端為接地短路，將電路動作截止鎖存。通過內(nèi)置這樣的保護(hù)功能部，可以進(jìn)一步提高半導(dǎo) 體裝置20的安全性。 第三，本實施方式的半導(dǎo)體裝置20與在電路動作的停止時使負(fù)荷開關(guān)Q1截止的 第1實施方式不同，構(gòu)成為向軟啟動部218輸入OCP信號和OVP信號，在發(fā)生異常時降低軟 啟動電壓(電容器CSS的充電電壓)。通過構(gòu)成這樣的結(jié)構(gòu)，在電路動作的恢復(fù)時再次進(jìn)行 軟啟動，所以可以防止恢復(fù)時的突入電流等。
最后，說明半導(dǎo)體裝置20中的省電功能。 本實施方式的半導(dǎo)體裝置20構(gòu)成為在控制邏輯部208中具備計時器鎖存功能， 在確認(rèn)了P麗信號持續(xù)規(guī)定時間維持在低電平的情況時，轉(zhuǎn)移到使半導(dǎo)體裝置20的耗電降 低的省電模式(休眠模式)。通過構(gòu)成這樣的結(jié)構(gòu)，在半導(dǎo)體裝置20中可以實現(xiàn)省電化。 另外，在上述省電模式中，優(yōu)選不遮斷電源電壓VCC的供給路徑而是使生成各電路部的驅(qū) 動電流ICC的驅(qū)動電流生成部(未圖示)的動作截止。 另外，在上述實施方式中，作為本發(fā)明的應(yīng)用對象，以進(jìn)行汽車導(dǎo)航監(jiān)視器的背 光、中小型LCD面板的背光等的驅(qū)動控制的半導(dǎo)體裝置為例進(jìn)行了說明，但是本發(fā)明的應(yīng) 用對象不限于此，還可以廣泛應(yīng)用于其他負(fù)載驅(qū)動裝置。 此外，對于本發(fā)明的結(jié)構(gòu)，除了上述實施方式之外，在不脫離發(fā)明主旨的范圍內(nèi)可
以進(jìn)行各種變形。 工業(yè)上的可利用性 本發(fā)明是在進(jìn)行負(fù)載(中小型LCD面板的LED背光光源等)的驅(qū)動控制的驅(qū)動裝 置中適宜的技術(shù)。
權(quán)利要求
一種驅(qū)動裝置，其特征在于，具有第一晶體管，其一個端子輸入脈沖狀的電流，并且所述一個端子與控制端子連接；和第二晶體管，其一個端子至少連接一個負(fù)載，另一個端子與所述第一晶體管的另一個端子共同連接于基準(zhǔn)電位，控制端子分別連接于所述第一晶體管的控制端子，在所述第一晶體管的控制端子和所述第一晶體管的另一個端子之間，連接電阻元件。
2. 根據(jù)權(quán)利要求l所述的驅(qū)動裝置，其特征在于，還具備分別對所述第一晶體管和所述第二晶體管的一個端子供給固定的電壓的第二 基準(zhǔn)電壓供給部和第二基準(zhǔn)電壓供給部。
全文摘要
本發(fā)明涉及的驅(qū)動裝置構(gòu)成為具有第一晶體管(B13)，其一個端子輸入脈沖狀電流，并且所述一個端子與控制端子連接；和第二晶體管(B14)，其一個端子至少連接一個負(fù)載，另一個端子與第一晶體管(B13)的另一個端子一起連接于基準(zhǔn)電位，控制端子連接于第一晶體管(B13)的控制端子；在第一晶體管(B13)的控制端子和第一晶體管(B13)的另一個端子之間，連接電阻元件。
文檔編號H01L33/00GK101785118SQ20088010285
公開日2010年7月21日 申請日期2008年8月8日 優(yōu)先權(quán)日2007年8月10日
發(fā)明者川田真司, 梶原洋一 申請人:羅姆股份有限公司