專利名稱：半導(dǎo)體裝置及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于半導(dǎo)體技術(shù)，特別是關(guān)于集成電路封裝體及其形成方法。
背景技術(shù)：
將一集成電路芯片與一封裝基板連接或直接連接至一印刷電路板所使用的覆晶技術(shù)中，是在上述集成電路芯片的主動(dòng)面上，形成多個(gè)導(dǎo)電性接點(diǎn)(連接墊)；上述封裝基板或印刷電路板亦具有多個(gè)連接墊，分別對(duì)應(yīng)于上述集成電路芯片上的導(dǎo)電性接點(diǎn)。多個(gè)軟焊料凸塊(solder bump)是形成于上述集成電路芯片的導(dǎo)電性接點(diǎn)上或是上述封裝基板或印刷電路板中對(duì)應(yīng)于上述集成電路芯片的平面上的連接墊上。將上述軟焊料凸塊加熱后，可使其回焊于上述集成電路芯片與上述封裝基板或印刷電路板之間，形成導(dǎo)電性與機(jī)械性的連接?！案簿А钡囊馑际鞘股鲜黾呻娐沸酒灾鲃?dòng)面朝下的方式面對(duì)上述封裝基板或印刷電路板，再對(duì)上述軟焊料凸塊加熱、熔化，而使其回焊于上述集成電路芯片的主動(dòng)面與上述封裝基板或印刷電路板之間，形成導(dǎo)電性與機(jī)械性的連接。一底膠(underfill)材料可填入上述集成電路芯片與上述封裝基板或印刷電路板之間的空間，以強(qiáng)化二者之間的結(jié)合強(qiáng)度、調(diào)和及重新分布二者之間熱膨脹系數(shù)值、并保護(hù)上述軟焊料凸塊。
上述集成電路芯片與上述封裝基板或印刷電路板的熱膨脹系數(shù)通常有很大的差異。例如硅的熱膨脹系數(shù)為2ppm/℃～5ppm/℃、有機(jī)的封裝基板的熱膨脹系數(shù)約為16ppm/℃、軟焊料的熱膨脹系數(shù)為20ppm/℃～30ppm/℃。如果未使用底膠材料，上述軟焊料凸塊便成為上述集成電路芯片與上述封裝基板或印刷電路板之間僅有的接合劑，而完全曝露于熱應(yīng)力的作用之下，反復(fù)性的熱循環(huán)會(huì)使上述軟焊料凸塊發(fā)生破壞、失效(疲勞性破壞)，而降低界面處的接合力或是在上述軟焊料凸塊中形成應(yīng)力引發(fā)的裂痕，而通過此應(yīng)力/應(yīng)變的表現(xiàn)，會(huì)降低上述軟焊料凸塊對(duì)于熱循環(huán)的可靠度。降低作用于上述軟焊料凸塊的應(yīng)力/應(yīng)變，可提升其可靠度及疲勞壽命。因此，通常會(huì)將上述底膠材料填入上述集成電路芯片與上述封裝基板或印刷電路板之間。
上述底膠材料的熱膨脹系數(shù)通常為30ppm/℃～50ppm/℃，而足以吸收殘余的熱應(yīng)力以降低上述軟焊料凸塊內(nèi)、以及上述軟焊料凸塊與上述集成電路芯片之間的界面上的熱應(yīng)力。
在半導(dǎo)體業(yè)界中，以銅金屬與低介電常數(shù)材料取代鋁與二氧化硅的情形已逐步增加，使用銅可降低金屬內(nèi)連線的電阻(并可增加其可靠度)；而低介電常數(shù)材料(介電常數(shù)小于3.9，3.9為二氧化硅的介電常數(shù))的使用則可降低金屬導(dǎo)線之間的寄生電容。預(yù)計(jì)到了65納米的時(shí)代，低介電常數(shù)材料的使用會(huì)有顯著性的增加；而到了45納米的時(shí)代，極低介電常數(shù)(extreme low-k；ELK)材料(介電常數(shù)為2～2.5)的使用會(huì)有顯著性的增加。
然而將低介電常數(shù)材料用于內(nèi)連線層時(shí)，則會(huì)增加覆晶封裝體內(nèi)熱膨脹系數(shù)不匹配的問題。低介電常數(shù)材料的熱膨脹系數(shù)約為8ppm/℃，具底膠材料的覆晶封裝體會(huì)在低介電常數(shù)材料介電層上產(chǎn)生高應(yīng)力，而會(huì)對(duì)具有低/極低介電常數(shù)材料介電層的覆晶封裝體的可靠度產(chǎn)生沖擊。
在無鉛封裝體中，上述熱膨脹系數(shù)不匹配的問題會(huì)更加嚴(yán)重，無鉛的軟焊料凸塊中的軟焊料與介金屬化合物(合金)的性質(zhì)較脆，而會(huì)造成軟焊料凸塊的崩裂。
現(xiàn)有可適用于共晶/高鉛軟焊料的低應(yīng)力及低玻璃轉(zhuǎn)換溫度的底膠材料，并無法對(duì)無鉛軟焊料凸塊提供足夠的保護(hù)；現(xiàn)有的無鉛軟焊料凸塊與底膠材料的組合，無法適用于具有低介電常數(shù)材料的覆晶封裝體。在使用傳統(tǒng)的無鉛軟焊料與低介電常數(shù)材料的封裝體中，在熱循環(huán)的過程中可觀察到軟焊料凸塊的崩裂及基板中的線路的斷線的情況，亦可在植球后與可靠度試驗(yàn)之前處理之后，觀察到底膠材料發(fā)生剝離的情形。
因此，業(yè)界需要一種改良型的半導(dǎo)體裝置及其形成方法。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的一目的是提供一種半導(dǎo)體裝置及其形成方法，以提升半導(dǎo)體裝置的可靠度。
為達(dá)成本發(fā)明的上述目的，本發(fā)明提供一種半導(dǎo)體裝置，包含一集成電路芯片，其具有至少一介電層，上述集成電路芯片是通過介于上述集成電路芯片與一封裝基板或印刷電路板之間的多個(gè)軟焊料凸塊，與上述封裝基板或印刷電路板結(jié)合；一底膠層位于上述集成電路芯片與上述封裝基板或印刷電路板之間；以及一緩沖層，位于上述底膠層與上述集成電路芯片之間。
本發(fā)明所述的半導(dǎo)體裝置，該緩沖層的熱膨脹系數(shù)小于該底膠層的熱膨脹系數(shù)。
本發(fā)明所述的半導(dǎo)體裝置，該緩沖層的熱膨脹系數(shù)小于10ppm/℃、該底膠層的熱膨脹系數(shù)大于10ppm/℃。
本發(fā)明所述的半導(dǎo)體裝置，該緩沖層將該集成電路芯片封于其中。
本發(fā)明所述的半導(dǎo)體裝置，該緩沖層包含一封膠材料，該封膠材料包含一模封材料(molding compound)。
本發(fā)明又提供一種半導(dǎo)體裝置，包含一集成電路芯片，其具有至少一介電層；一封裝基板或印刷電路板；多個(gè)軟焊料凸塊，介于上述集成電路芯片與該封裝基板或印刷電路板之間；以及一多層式的底膠層位于上述集成電路芯片與上述封裝基板或印刷電路板之間。
本發(fā)明所述的半導(dǎo)體裝置，該多層式的底膠層包含一第一層與一第二層，該第一層與該第二層具有實(shí)質(zhì)上不同的熱膨脹系數(shù)。
本發(fā)明所述的半導(dǎo)體裝置，該第一層是相鄰于該集成電路芯片，其熱膨脹系數(shù)小于10ppm/℃；該第二層是相鄰于該封裝基板或印刷電路板，其熱膨脹系數(shù)大于10ppm/℃。
本發(fā)明所述的半導(dǎo)體裝置，該多層式的底膠層具有一底膠材料與一漸變的填充物材料結(jié)構(gòu)。
本發(fā)明所述的半導(dǎo)體裝置，該漸變的填充物材料結(jié)構(gòu)中，相鄰于該集成電路芯片的填充物的尺寸小于相鄰于該封裝基板或印刷電路板的填充物的尺寸。
本發(fā)明所述的半導(dǎo)體裝置，該漸變的填充物材料結(jié)構(gòu)具有一填充物濃度梯度，且相鄰于該集成電路芯片的填充物濃度與相鄰于該封裝基板或印刷電路板的填充物濃度之間，具有一濃度差距(gap)。
本發(fā)明所述的半導(dǎo)體裝置，該多層式的底膠層包含一第一層與一第二層，該第一層是相鄰于該集成電路芯片、該第二層是相鄰于該封裝基板或印刷電路板，該第一層的填充物濃度大于該第二層的填充物濃度。
本發(fā)明所述的半導(dǎo)體裝置，該多層式的底膠層包含一第一層，其為一底膠材料并接觸該封裝基板或印刷電路板，該第一層的厚度小于該集成電路芯片與該封裝基板或印刷電路板之間的一第一間隔；以及一第二層，接觸該集成電路芯片、并填入該集成電路芯片與該第一層之間的一第二間隔，該第二層是由一模封材料(molding compound)所形成，將該集成電路芯片封入其中。
本發(fā)明又提供一種半導(dǎo)體裝置的形成方法，包含通過介于一集成電路芯片與一封裝基板或印刷電路板之間的多個(gè)軟焊料凸塊，將上述集成電路芯片與上述封裝基板或印刷電路板結(jié)合，上述集成電路芯片具有至少一介電層；以及形成一多層式的底膠層于上述集成電路芯片與上述封裝基板或印刷電路板之間。
本發(fā)明所述的半導(dǎo)體裝置的形成方法，該多層式的底膠層具有一底膠材料與一填充物材料，該填充物材料包含一第一填充物粒子與一第二填充物粒子，該第一填充物粒子的尺寸大于該第二填充物粒子的尺寸，而形成該多層式的底膠層的方法包含將該底膠材料、該第一填充物粒子與該第二填充物粒子混合，而形成一混合物；以及將該混合物加入該集成電路芯片與該封裝基板或印刷電路板之間。
本發(fā)明所述的半導(dǎo)體裝置的形成方法，更包含形成一第一層，其為一底膠材料并使其接觸該封裝基板或印刷電路板，該第一層的厚度小于該集成電路芯片與該封裝基板或印刷電路板之間的一第一間隔；以及加入一模封材料(molding compound)而形成一第二層，是使該第二層填入該集成電路芯片與該第一層之間的一第二間隔，將該集成電路芯片封入其中。
本發(fā)明是又提供一種半導(dǎo)體裝置的形成方法，包含通過介于一集成電路芯片與一封裝基板或印刷電路板之間的多個(gè)軟焊料凸塊，將上述集成電路芯片與上述封裝基板或印刷電路板結(jié)合；將一填充物材料混入一底膠材料，而形成一混合物；加入上述混合物，使其實(shí)質(zhì)上填入上述集成電路芯片與上述封裝基板或印刷電路板之間的間隔；在加入上述混合物之后，使上述填充物材料至少部分沉淀；以及在上述填充物材料至少部分沉淀之后，固化(cure)上述底膠材料。
本發(fā)明所述的半導(dǎo)體裝置的形成方法，該填充物材料包含一第一填充物粒子與一第二填充物粒子，該第一填充物粒子的尺寸大于該第二填充物粒子的尺寸。
本發(fā)明所述的半導(dǎo)體裝置及其形成方法，可提升半導(dǎo)體裝置的可靠度。


圖1為一剖面圖，是顯示本發(fā)明第一實(shí)施例的半導(dǎo)體裝置，其具有多層式的底膠。
圖2為一剖面圖，是顯示本發(fā)明第二實(shí)施例的半導(dǎo)體裝置，其具有多層式的底膠。
圖3為一剖面圖，是顯示本發(fā)明第三實(shí)施例的半導(dǎo)體裝置，其具有多層式的底膠。
圖4為一剖面圖，是顯示本發(fā)明第四實(shí)施例的半導(dǎo)體裝置，其具有多層式的底膠。
圖5為一剖面圖，是顯示本發(fā)明第五實(shí)施例的半導(dǎo)體裝置，其具有多層式的底膠。
具體實(shí)施例方式
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。
圖1為一剖面圖，是顯示本發(fā)明第一實(shí)施例的半導(dǎo)體裝置100的右側(cè)。半導(dǎo)體裝置100可以是半導(dǎo)體集成電路封裝體或是以覆晶的方法將集成電路芯片102直接設(shè)置在印刷電路板上的結(jié)構(gòu)。半導(dǎo)體裝置100的左側(cè)是與其右側(cè)大體上成鏡向?qū)ΨQ，其所包含的元件可參考已繪示于圖中的部分，而未繪示于圖1中。
半導(dǎo)體裝置100具有一多層式的底膠層125，其各層之間的性質(zhì)的關(guān)系，是擇自下列族群之一具有各種不同的熱膨脹系數(shù)、具有各種不同的填充物濃度、具有填充物濃度梯度(漸變的填充物濃度)與具有各種不同的填充物尺寸，關(guān)于各種的多層式的底膠層的實(shí)例將于后文依次說明。
半導(dǎo)體裝置100具有一集成電路芯片102，其包含至少一介電層102d。雖然為了方便顯示，圖1僅繪示單一的介電層102d，本發(fā)明本領(lǐng)域技術(shù)人員應(yīng)當(dāng)了解，集成電路芯片102通常是具有多個(gè)內(nèi)連線層，包含交錯(cuò)的金屬層與層間介電層。介電層102d可以是低介電常數(shù)介電層，其介電常數(shù)在3.9以下，而較好為3.0以下；而在某些實(shí)施例中，其介電常數(shù)可約為2.75。在某些實(shí)施例中，介電層102d為一極低介電常數(shù)介電層，其介電常數(shù)為2.0～2.5。另外，集成電路芯片102的熱膨脹系數(shù)約為3ppm/℃。
集成電路芯片102具有多個(gè)具導(dǎo)電性的第一接觸墊106，其材質(zhì)可以是鋁或其他適合的金屬或合金。一圖形化的保護(hù)層108覆于集成電路芯片102上，而曝露出第一接觸墊106。保護(hù)層108的材質(zhì)可以是任何適合的保護(hù)材料例如但不限于氧化硅、氮化硅、氮氧化硅或其他適合的保護(hù)材料，其形成可使用化學(xué)氣相沉積法、物理氣相沉積法、旋涂法或其他適用于形成薄膜的方法。一第一凸塊下金屬(under-bump metallization；UBM)層112是覆于每個(gè)第一接觸墊106上。在某些實(shí)施例中，第一凸塊下金屬層112包含不同金屬的多層結(jié)構(gòu)，例如包含一粘著層、一擴(kuò)散阻障層、一可焊(solderable)層與一氧化阻障層。第一凸塊下金屬層112可為鎳/金是材質(zhì)或是其他適合的金屬、合金、一系列的金屬或一系列的合金，例如但不限于鉻/鉻-銅/銅、鈦/鎳-釩、鈦/銅或鈦/鎢/金。連續(xù)性的凸塊下金屬復(fù)合層可在真空下以蒸鍍法或?yàn)R鍍法形成或是以晶圓級(jí)(wafer level)的化學(xué)鍍所形成。
集成電路芯片102是以覆晶的技術(shù)粘著于基板104上。在某些實(shí)施例中，基板104為一封裝基板，其熱膨脹系數(shù)約為16ppm/℃；在其他實(shí)施例中，基板104為由有機(jī)材料、陶瓷或硅基板所形成的印刷電路板，其上表面具有多個(gè)第二接觸墊116與一防焊層118，防焊層118是位于第二接觸墊116上并曝露第二接觸墊116。多個(gè)軟焊料凸塊110形成集成電路芯片102上的第一接觸墊106與基板104上對(duì)應(yīng)的第二接觸墊116之間的內(nèi)連線。在某些實(shí)施例中，軟焊料凸塊110是通過適當(dāng)?shù)囊阎椒ɑ蛭磥砜赡馨l(fā)展出的方法，先形成于集成電路芯片102上。首先，以例如光刻的步驟，將第一接觸墊106曝露出來；然后如前述的方法形成第一凸塊下金屬層112后，再形成軟焊料凸塊110。有許多種方法可將軟焊料凸塊110形成于第一凸塊下金屬層112上，例如蒸鍍、電鍍、印刷法、噴射法(jetting)、焊線法、焊球殘留凸塊形成技術(shù)(stud bumping；其步驟與傳統(tǒng)焊線法相似，但在接觸墊上形成焊球后即將焊線截?cái)?，而以該焊球作為凸塊)或直接注入法(direct displacement)。在某些實(shí)施例中是使用共晶材質(zhì)的焊料，而亦可以使用高鉛或無鉛材質(zhì)的焊料；在某些實(shí)施例中，焊料的鉛濃度不大于5wt％，焊料可以是但不局限于金屬和合金，例如但不限于錫、銦、鎳、錫-鉛、錫-銦、錫-銀、錫-鉍、錫-鉍-鋅、錫-銀-銦、錫-銀-銅、錫-鉍-銦、錫-鉍-銻、錫-銀-鉍-銦、錫-銀-銅-銻、錫-銀-鉍-銅-銻或錫-銀-鉍-銦-銻。在另外的實(shí)施例中，軟焊料凸塊110是通過適當(dāng)?shù)囊阎椒ɑ蛭磥砜赡馨l(fā)展出的方法，先形成于集成電路芯片102上。首先，以例如光刻的步驟，將第二接觸墊116曝露出來；然后如前述形成第一凸塊下金屬層112的方法與類似材質(zhì)，在每個(gè)第二接觸墊116上各形成一第二凸塊下金屬層122之后，再以上述相同的方法與材質(zhì)，在第二凸塊下金屬層122上形成軟焊料凸塊110。
半導(dǎo)體裝置100具有一多層式的底膠層125，其位于集成電路芯片102與基板104(封裝基板或印刷電路板)之間，多層式的底膠層125具有至少二層或二區(qū)，各層或各區(qū)具有不同的熱膨脹系數(shù)。在本實(shí)施例中，多層式的底膠層125具有一第一層140與一第二層130。在某些實(shí)施例中，多層式的底膠層125中的第一層140與第二層130均為均質(zhì)的材質(zhì)，且第一層140與第二層130的熱膨脹系數(shù)分別大體上為常數(shù)；在其他實(shí)施例中，第一層140與第二層130中，至少其中之一可再分為具有不同熱膨脹系數(shù)的次層(sub-layer)結(jié)構(gòu)；在另外的其他實(shí)施例中，第一層140與第二層130中，至少其中之一的熱膨脹系數(shù)是隨著其厚度方向而變化。例如在某些實(shí)施例中，多層式的底膠層125中，與基板104接觸的那一側(cè)的熱膨脹系數(shù)為最大值，與集成電路芯片102接觸的那一側(cè)的熱膨脹系數(shù)為最小值，其熱膨脹系數(shù)大體上呈現(xiàn)線性函數(shù)或多項(xiàng)式函數(shù)的變化；而在其他實(shí)施例中，多層式的底膠層125的熱膨脹系數(shù)是呈現(xiàn)階梯函數(shù)(step function)的變化，在其厚度方向，愈接近基板104，其熱膨脹系數(shù)呈現(xiàn)非連續(xù)性的增加。
第二層130是覆于基板104上，其所包含的底膠材質(zhì)可以是聚合物，包含例如環(huán)氧樹脂、氰酸酯(cyanate ester)、以芳香族-環(huán)氧乙烷(aromatic oxirane)為封端(end-capped)的官能團(tuán)連接Si-O2官能團(tuán)的Siloxirane、馬來酰亞胺(maleimide)、聚苯并噁嗪(polybenzoxazine)或聚酰亞胺(polyimide)，其中上述環(huán)氧樹脂例如為雙酚A(bisphenol A)樹脂、雙酚F(bisphenol F)樹脂或環(huán)脂族環(huán)氧樹脂(cycloaliphatic epoxy resins)。
第二層130的材質(zhì)可包含固化劑(或交聯(lián)劑)、催化劑、增韌劑(toughening agent)與助焊劑。第二層130的熱膨脹系數(shù)與基板104的熱膨脹系數(shù)近似，較好為大于10ppm/℃，更好約為10ppm/℃～16ppm/℃。第二層130可包含一填充物，其材質(zhì)可根據(jù)第二層130所包含的底膠材質(zhì)作選擇，可將第二層130的熱膨脹系數(shù)最佳化至預(yù)設(shè)值。上述填充物可為粒狀的無機(jī)材料例如二氧化硅(silica)、氧化鋁(alumina)、碳、氮化鋁或上述的組合。
將第二層130覆于基板104的方法包含但不限于印刷法、旋涂法或點(diǎn)膠法(dispensing)；第二層130的厚度小于將集成電路芯片102與基板104結(jié)合后二者之間的間隙，例如為集成電路芯片102與基板104之間的間隙的0.2～0.8倍。在某些實(shí)施例中，第二層130的厚度為集成電路芯片102與基板104之間的間隙的0.4～0.6倍；在某些實(shí)施例中，第二層130的厚度約為集成電路芯片102與基板104之間的間隙的0.5倍。
第一層140的形成是在結(jié)合集成電路芯片102與基板104之后，是以點(diǎn)膠的方式使其散布于集成電路芯片102與第二層130之間的間隙，而完全填滿該空隙。在某些實(shí)施例中，第一層140是使用真空點(diǎn)膠法(vacuum dispensing)，以使第一層140均勻地散布于集成電路芯片102與第二層130之間的間隙，并避免氣泡、空孔的產(chǎn)生。第一層140的熱膨脹系數(shù)小于10ppm/℃；在某些實(shí)施例中，第一層140的熱膨脹系數(shù)為7ppm/℃～9ppm/℃。適于作為第一層140的材料例如為聚酰亞胺的模封材料(moldingcompound)或預(yù)置型底膠(no flow underfill)，較好為熱固性材料。第一層140亦可包含一填充物以將其熱膨脹系數(shù)降至近似于集成電路芯片102的熱膨脹系數(shù)(集成電路芯片102的熱膨脹系數(shù)為3ppm/℃～5ppm/℃)。
在圖1所示的實(shí)施例中，軟焊料凸塊110的形成可使用晶圓上凸塊生長制程(bump-on-wafer process)或基板上凸塊生長制程(bump-on-substrate process)。在某些實(shí)施例中軟焊料凸塊110是形成于用以形成集成電路芯片102的晶圓上，其中是使用光刻制程來曝露第一接觸墊106，而將第一凸塊下金屬層112形成于第一接觸墊106上，然后將軟焊料凸塊110與晶圓上的集成電路芯片102結(jié)合。在其他實(shí)施例中，是于形成第二層130之前或之后，將軟焊料凸塊110形成于基板104。
圖1所示的半導(dǎo)體裝置100未包含基板104的軟焊料凸塊。當(dāng)基板104為覆晶封裝體的封裝基板時(shí)，會(huì)如圖2～圖5所示，將多個(gè)軟焊料凸塊粘著于基板的底部；當(dāng)基板104為一印刷電路板時(shí)，集成電路芯片102是直接固定于其上，其外觀便如圖1所示，基板104的底部不含任何軟焊料凸塊；同樣地，當(dāng)半導(dǎo)體裝置100為一接點(diǎn)柵陣列(land grid array；LGA)的芯片尺寸封裝(chipscale package；CSP)的封裝體時(shí)，其基板104的下平面包含多個(gè)接觸墊，其底部并不含軟焊料凸塊。雖然圖1的半導(dǎo)體裝置100是將集成電路芯片102直接固定在基板104，而在基板104的底部并不含軟焊料凸塊110；而圖2～圖5所示的半導(dǎo)體裝置200、300、400與500則分別包含軟焊料凸塊224、324、424與524，但是圖1～圖5中所示的實(shí)施例皆可使用覆晶封裝體的技術(shù)，或以覆晶的技術(shù)直接將芯片固定在印刷電路板的技術(shù)。
圖2為一剖面圖，是顯示本發(fā)明第二實(shí)施例的半導(dǎo)體裝置200的右側(cè)。在圖2中，基板204為一封裝基板其內(nèi)具有導(dǎo)電跡線(trace)與介層窗(via)，并具有多個(gè)軟焊料凸塊224，用以連接一印刷電路板(未繪示)。
在圖2中與圖1對(duì)應(yīng)的元件，除了另有標(biāo)示的之外，其元件符號(hào)在數(shù)值上較圖1所示多了100的，是分別代表與圖1對(duì)應(yīng)的等效元件，其相關(guān)敘述可參考圖1所述而不重復(fù)敘述，如集成電路芯片202、介電層202d、基板204、第一接觸墊206及第二接觸墊216、保護(hù)層208、防焊層218、軟焊料凸塊210、第一凸塊下金屬層212及第二凸塊下金屬層222。
圖2所示的半導(dǎo)體裝置200與圖1所示的半導(dǎo)體裝置100的相異之處在于多層式的底膠層225的形成方法與多層式的底膠層125不同。多層式的底膠層225的形成是通過將第一層232形成于用以制造集成電路芯片202的晶圓上，將第一層232形成于上述晶圓上的方法包含印刷法、旋涂法或點(diǎn)膠法，其材質(zhì)可以是任何適于圖1所示的第一層140的材質(zhì)，而不再重復(fù)敘述。例如，第一層232可包含預(yù)置型底膠、模封材料或聚酰亞胺，其熱膨脹系數(shù)小于10ppm/℃，較好為5ppm/℃～9ppm/℃。第一層232是形成于集成電路芯片202上，因此在第一層232的形成之后再將軟焊料凸塊210形成于集成電路芯片202的第一凸塊下金屬層212上。
第二層242的形成是用以填入第一層232與基板204之間的空隙，其形成方法包含點(diǎn)膠法例如真空點(diǎn)膠法，其材質(zhì)可包含任何適于形成圖1所示的第二層130的材質(zhì)，而不再重復(fù)敘述。第二層242的熱膨脹系數(shù)較好為大于10ppm/℃，更好為10ppm/℃～16ppm/℃。
由于圖2所示的實(shí)施例是將第一層232的材料以印刷法或旋涂法置于集成電路芯片202上，該制程可為晶圓級(jí)的制程，而不需逐一將第一層232形成于每個(gè)集成電路芯片202上。
圖3為一剖面圖，是顯示本發(fā)明第三實(shí)施例的半導(dǎo)體裝置300的右側(cè)。在圖3中，基板304為一封裝基板其內(nèi)具有導(dǎo)電跡線(trace)與介層窗(via)，并具有多個(gè)軟焊料凸塊324，用以連接一印刷電路板(未繪示)。
在圖3中與圖1對(duì)應(yīng)的元件，除了另有標(biāo)示的之外，其元件符號(hào)在數(shù)值上較圖1所示多了200的，是分別代表與圖1對(duì)應(yīng)的等效元件，其相關(guān)敘述可參考圖1所述而不重復(fù)敘述，如集成電路芯片302、介電層302d、基板304、第一接觸墊306及第二接觸墊316、保護(hù)層308、防焊層318、軟焊料凸塊310、第一凸塊下金屬層312及第二凸塊下金屬層322。軟焊料凸塊324則與圖2所示的軟焊料凸塊224相同。
半導(dǎo)體裝置300的多層式的底膠層325包含一第一層333與第二層(或緩沖層)343。第一層333為鄰接基板304的底膠層，其厚度小于集成電路芯片302與基板304之間的第一間隙的尺寸；第二層343則與集成電路芯片302接觸，其填入集成電路芯片302與第一層333之間的第二間隙，其是由一模封材料或其他封膠材料所形成，將集成電路芯片302封入其中，其熱膨脹系數(shù)小于第一層333的熱膨脹系數(shù)。第二層343的熱膨脹系數(shù)較好為小于10ppm/℃，而第一層333的熱膨脹系數(shù)較好為大于10ppm/℃。
第一層333的材質(zhì)可以是任何適于圖1所示的第一層140的材質(zhì)，而不再重復(fù)敘述。第一層333的形成可再將集成電路芯片302粘著于基板304之后，再將其置于基板304上。
第二層(或緩沖層)343包含一模封材料(moldingcompound)、聚酰亞胺或其他熱膨脹系數(shù)低于10ppm/℃的封膠材料，較好為熱膨脹系數(shù)5ppm/℃～9ppm/℃的模封材料，其形成可通過任何的封膠步驟，較好為包含一真空步驟，以將其驅(qū)入集成電路芯片302與第一層333之間的第二間隙內(nèi)，并消除其內(nèi)的氣泡或空孔。因此，與圖1所示的半導(dǎo)體裝置100比較，半導(dǎo)體裝置100尚需另一封膠的制程將集成電路芯片102封入其中；而用以形成圖3所示的半導(dǎo)體裝置300的方法則節(jié)省了此該步驟(圖1并未繪示其封膠層)。
圖4為一剖面圖，是顯示本發(fā)明第四實(shí)施例的半導(dǎo)體裝置400的右側(cè)。在圖4中，多層式的底膠層425包含第一層444a與第二層444b，二者具有濃度相異的填充物粒子450。
在圖4中與圖1對(duì)應(yīng)的元件，除了另有標(biāo)示的之外，其元件符號(hào)在數(shù)值上較圖1所示多了300的，是分別代表與圖1對(duì)應(yīng)的等效元件，其相關(guān)敘述可參考圖1所述而不重復(fù)敘述，如集成電路芯片402、介電層402d、基板404、第一接觸墊406及第二接觸墊416、保護(hù)層408、防焊層418、軟焊料凸塊410、第一凸塊下金屬層412及第二凸塊下金屬層422。軟焊料凸塊424則與圖2所示的軟焊料凸塊224相同。
半導(dǎo)體裝置400的形成方法，包含通過位于集成電路芯片402與基板404之間的軟焊料凸塊410，將集成電路芯片402與基板404結(jié)合；一填充物粒子450是混入一封膠材料444中而形成一混合物，然后以點(diǎn)膠的方法使該混合物實(shí)質(zhì)上填入集成電路芯片402與基板404之間的空隙，點(diǎn)膠之后至少使填充物粒子450部分沉淀；使填充物粒子450部分沉淀后，對(duì)封膠材料444進(jìn)行固化處理。
通常填充物粒子450的熱膨脹系數(shù)是小于封膠材料444的熱膨脹系數(shù)，因此為了使靠近集成電路芯片402之處具有較小的熱膨脹系數(shù)，填充物粒子450在上述空隙內(nèi)的沉淀之處應(yīng)靠近集成電路芯片402、而遠(yuǎn)離基板404，其達(dá)成可通過旋轉(zhuǎn)集成電路芯片402與基板404，使基板404位于集成電路芯片402上方，因此通過重力而使填充物粒子450往集成電路芯片402的方向沉淀。其他使填充物粒子450沉淀至靠近集成電路芯片402之處的方法例如為離心法(centrifuging)。
填充物粒子450可具有大體相同的尺寸，如圖4所示；亦可以具有二種或二種以上的尺寸，如圖5所示。
請(qǐng)參考圖4，根據(jù)封膠材料444的黏度、填充物粒子450在封膠材料444中的浮力及可使用的沉淀時(shí)間，可使填充物粒子450部分沉淀或完全沉淀。如圖4所例示，是使填充物粒子450部分沉淀，因此填充物粒子450在封膠材料444中的分布密度會(huì)實(shí)質(zhì)上連續(xù)性地由靠近基板404之處的零，上升至靠近集成電路芯片402之處的最大值。一虛擬的面(如圖4中的虛線)將多層式的底膠層425分為二層，即為第一層444a與第二層444b，其中第一層444a是與集成電路芯片402鄰接，其具有填充物粒子450的第一濃度值；第二層444b是與基板404鄰接，具有填充物粒子450的第二濃度值，其異于上述第一濃度值。在某些實(shí)施例中，上述第二濃度值是實(shí)質(zhì)上小于上述第一濃度值。
在一實(shí)施例中，集成電路芯片402與基板404之間的間隔內(nèi)的填充物粒子450的分布，是具有一濃度梯度。在靠近集成電路芯片402之處具有較大的填充物粒子濃度，而在靠近基板404之處則具有較小的填充物粒子濃度。因此通過上述填充物粒子450在封膠材料444內(nèi)的濃度梯度，在靠近集成電路芯片402之處的多層式的底膠層425具有較低的熱膨脹系數(shù)；在靠近基板404之處的填充物粒子450具有較高的熱膨脹系數(shù)。
在某些實(shí)施例中，上述第二濃度值是實(shí)質(zhì)上為零。在圖4所示的例子中，在虛線以下的填充物粒子450的濃度(第二濃度)趨近于零；而如果其虛線再稍向下移，則上述第二濃度則為零。
圖4所示的實(shí)施例中，是得以通過單一的底膠點(diǎn)膠的步驟，來形成具有熱膨脹系數(shù)相異的二層結(jié)構(gòu)的多層式的底膠層425，而不需要以印刷法、旋涂法或點(diǎn)膠法等來形成第二底膠層。
圖5為一剖面圖，是顯示本發(fā)明第五實(shí)施例的半導(dǎo)體裝置500的右側(cè)。在圖5中，多層式的底膠層525是具有不同的填充物粒子。
在圖5中與圖1對(duì)應(yīng)的元件，除了另有標(biāo)示的之外，其元件符號(hào)在數(shù)值上較圖1所示多了400的，是分別代表與圖1對(duì)應(yīng)的等效元件，其相關(guān)敘述可參考圖1所述而不重復(fù)敘述，如集成電路芯片502、介電層502d、基板504、第一接觸墊506及第二接觸墊516、保護(hù)層508、防焊層518、軟焊料凸塊510、第一凸塊下金屬層512及第二凸塊下金屬層522。軟焊料凸塊524則與圖2所示的軟焊料凸塊224相同。
在圖5中，多層式的底膠層525中的填充物包含第一填充物粒子550與第二填充物粒子555，第一填充物粒子550的尺寸大于第二填充物粒子555的尺寸。在本實(shí)施例中，是使第一填充物粒子550與第二填充物粒子555沉淀而形成一第一層545a與一第二層545b，其中第一層545a中的第二填充物粒子555是位于第一填充物粒子550的間隙，而具有第二填充物粒子555的第一濃度；第二層545b中的第二填充物粒子555是位于第一填充物粒子550的間隙，而具有第二填充物粒子555的第二濃度。
上述第二濃度實(shí)質(zhì)上小于上述第一濃度。在圖5中，鄰接基板504的第二層545b中的第二填充物粒子555(較小)的第二濃度實(shí)質(zhì)上為零。在其他實(shí)施例中，鄰接基板504的第二層545b中的第二填充物粒子555(較小)的第二濃度不為零，而是實(shí)質(zhì)上小于第一層545a中的第二填充物粒子555的第一濃度。
在圖5所示的實(shí)施例中，是使第一填充物粒子550與第二填充物粒子555完全沉淀。實(shí)質(zhì)上所有的第二填充物粒子555是靠近集成電路芯片502，而使多層式的底膠層525的熱膨脹系數(shù)的分布呈現(xiàn)階梯函數(shù)的變化。在多層式的底膠層525中，第一層545a內(nèi)的第一填充物粒子550與第二填充物粒子555的組合密度，實(shí)質(zhì)上大于第二層545b內(nèi)的第一填充物粒子550與第二填充物粒子555的組合密度。因此，具有較大的第一填充物粒子550與較小的第二填充物粒子555的第一層545a，具有較小的熱膨脹系數(shù)；而僅具有較大的第一填充物粒子550的第二層545b，其熱膨脹系數(shù)則相對(duì)較大。
雖然圖5中是顯示第一填充物粒子550的分布延伸至基板504；而在其他實(shí)施例中，最靠近基板504的第一填充物粒子550與基板504之間，可具有一實(shí)質(zhì)的間隔，而將多層式的底膠層525分為三層，其中的第一層具有濃度相對(duì)上較高的較小的第二填充物粒子555，分布于較大的第一填充物粒子550的間隙；第二層則具有濃度相對(duì)上較低或?qū)嵸|(zhì)上為零的較小的第二填充物粒子555，分布于較大的第一填充物粒子550的間隙；第三層中，則實(shí)質(zhì)上不具第一填充物粒子550與第二填充物粒子555。
在一實(shí)施例中，分布于集成電路芯片502與基板504之間的第一填充物粒子550與第二填充物粒子555的組合濃度，是具有一濃度梯度。在靠近集成電路芯片502之處具有較高的填充物粒子濃度，在靠近基板504處具有較低的填充物粒子濃度。因此，上述濃度梯度是使靠近集成電路芯片502之處的多層式的底膠層525，具有較低的熱膨脹系數(shù)；而靠近基板504之處的多層式的底膠層525，具有較高的熱膨脹系數(shù)。
雖然圖5中僅顯示二種不同尺寸的填充物粒子，但是在其他實(shí)施例中，其可包含三種、四種或更多種的填充物粒子。
多層式的底膠層525的形成方法是類似于圖4所示的多層式的底膠層425，其中將底膠材料545與第一填充物粒子550、第二填充物粒子555混合，而形成一混合物；再以點(diǎn)膠法將上述混合物分布于集成電路芯片502與基板504之間；然后再使第一填充物粒子550與第二填充物粒子555至少部分沉淀；在沉淀之后，對(duì)底膠材料545進(jìn)行固化(curing)處理。較好為使第一填充物粒子550與第二填充物粒子555能夠完全沉淀，而具有較寬的沉淀時(shí)間選擇性，如此能夠較準(zhǔn)確地預(yù)測各層中第一填充物粒子550與第二填充物粒子555的濃度。亦即，一旦使第一填充物粒子550與第二填充物粒子555完全沉淀，第一層545a及第二層545b各層中的填充物粒子的濃度就不會(huì)有變化，因此就不需精確地控制沉淀時(shí)間來達(dá)成底膠材料內(nèi)特定的填充物粒子濃度。如圖5所示，通過將較小的第二填充物粒子555填于較大的第一填充物粒子550之間的間隙中，可達(dá)成底膠材料內(nèi)不同的填充物粒子的組合密度，而能夠形成具有不同的熱膨脹系數(shù)的多層結(jié)構(gòu)。
圖5所示的實(shí)施例中，是得以通過單一的底膠點(diǎn)膠的步驟，來形成具有熱膨脹系數(shù)相異的二或三層結(jié)構(gòu)的多層式的底膠層525。
以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書所界定的范圍為準(zhǔn)。
附圖中符號(hào)的簡單說明如下100、200、300、400、500半導(dǎo)體裝置102、202、302、402、502集成電路芯片102d、202d、302d、402d、502d介電層104、204、304.404、504基板108、208、308、408、508保護(hù)層118、218、318、418、518防焊層110、210、310、224、324、410、424、510、524軟焊料凸塊106、206、306、406、506第一接觸墊116、216、316、416、516第二接觸墊112、212、312、412、512第一凸塊下金屬層
122、222、322、422、522第二凸塊下金屬層125、225、325、425、525多層式的底膠層140、232、333、444a、545a第一層130、242、343、444b、545b第二層444、545底膠材料450填充物粒子550第一填充物粒子555第二填充物粒子
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，該半導(dǎo)體裝置包含一集成電路芯片，其具有至少一介電層，該集成電路芯片是通過介于該集成電路芯片與一封裝基板或印刷電路板之間的多個(gè)軟焊料凸塊，與該封裝基板或印刷電路板結(jié)合；一底膠層位于該集成電路芯片與該封裝基板或印刷電路板之間；以及一緩沖層，位于該底膠層與該集成電路芯片之間。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，該緩沖層的熱膨脹系數(shù)小于該底膠層的熱膨脹系數(shù)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，該緩沖層的熱膨脹系數(shù)小于10ppm/℃、該底膠層的熱膨脹系數(shù)大于10ppm/℃。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，該緩沖層將該集成電路芯片封于其中。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，該緩沖層包含一封膠材料，該封膠材料包含一模封材料。
6.一種半導(dǎo)體裝置，其特征在于，該半導(dǎo)體裝置包含一集成電路芯片，其具有至少一介電層；一封裝基板或印刷電路板；多個(gè)軟焊料凸塊，介于該集成電路芯片與該封裝基板或印刷電路板之間；以及一多層式的底膠層位于該集成電路芯片與該封裝基板或印刷電路板之間。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，該多層式的底膠層包含一第一層與一第二層，該第一層與該第二層具有實(shí)質(zhì)上不同的熱膨脹系數(shù)。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于，該第一層是相鄰于該集成電路芯片，其熱膨脹系數(shù)小于10ppm/℃；該第二層是相鄰于該封裝基板或印刷電路板，其熱膨脹系數(shù)大于10ppm/℃。
9.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，該多層式的底膠層具有一底膠材料與一漸變的填充物材料結(jié)構(gòu)。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于，該漸變的填充物材料結(jié)構(gòu)中，相鄰于該集成電路芯片的填充物的尺寸小于相鄰于該封裝基板或印刷電路板的填充物的尺寸。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于，該漸變的填充物材料結(jié)構(gòu)具有一填充物濃度梯度，且相鄰于該集成電路芯片的填充物濃度與相鄰于該封裝基板或印刷電路板的填充物濃度之間，具有一濃度差距。
12.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，該多層式的底膠層包含一第一層與一第二層，該第一層是相鄰于該集成電路芯片、該第二層是相鄰于該封裝基板或印刷電路板，該第一層的填充物濃度大于該第二層的填充物濃度。
13.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，該多層式的底膠層包含一第一層，其為一底膠材料并接觸該封裝基板或印刷電路板，該第一層的厚度小于該集成電路芯片與該封裝基板或印刷電路板之間的一第一間隔；以及一第二層，接觸該集成電路芯片、并填入該集成電路芯片與該第一層之間的一第二間隔，該第二層是由一模封材料所形成，將該集成電路芯片封入其中。
14.一種半導(dǎo)體裝置的形成方法，其特征在于，該半導(dǎo)體裝置的形成方法包含通過介于一集成電路芯片與一封裝基板或印刷電路板之間的多個(gè)軟焊料凸塊，將該集成電路芯片與該封裝基板或印刷電路板結(jié)合，該集成電路芯片具有至少一介電層；以及形成一多層式的底膠層于該集成電路芯片與該封裝基板或印刷電路板之間。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置的形成方法，其特征在于，該多層式的底膠層具有一底膠材料與一填充物材料，該填充物材料包含一第一填充物粒子與一第二填充物粒子，該第一填充物粒子的尺寸大于該第二填充物粒子的尺寸，而形成該多層式的底膠層的方法包含將該底膠材料、該第一填充物粒子與該第二填充物粒子混合，而形成一混合物；以及將該混合物加入該集成電路芯片與該封裝基板或印刷電路板之間。
16.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置的形成方法，其特征在于，更包含形成一第一層，其為一底膠材料并使其接觸該封裝基板或印刷電路板，該第一層的厚度小于該集成電路芯片與該封裝基板或印刷電路板之間的一第一間隔；以及加入一模封材料而形成一第二層，是使該第二層填入該集成電路芯片與該第一層之間的一第二間隔，將該集成電路芯片封入其中。
17.一種半導(dǎo)體裝置的形成方法，其特征在于，該半導(dǎo)體裝置的形成方法包含通過介于一集成電路芯片與一封裝基板或印刷電路板之間的多個(gè)軟焊料凸塊，將該集成電路芯片與該封裝基板或印刷電路板結(jié)合；將一填充物材料混入一底膠材料，而形成一混合物；加入該混合物，使其實(shí)質(zhì)上填入該集成電路芯片與該封裝基板或印刷電路板之間的間隔；在加入該混合物之后，使該填充物材料至少部分沉淀；以及在該填充物材料至少部分沉淀之后，固化該底膠材料。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置的形成方法，其特征在于，該填充物材料包含一第一填充物粒子與一第二填充物粒子，該第一填充物粒子的尺寸大于該第二填充物粒子的尺寸。
全文摘要
本發(fā)明是提供一種半導(dǎo)體裝置及其形成方法。上述半導(dǎo)體裝置的形成方法包含通過介于一集成電路芯片與一封裝基板或印刷電路板之間的多個(gè)軟焊料凸塊，將上述集成電路芯片與上述封裝基板或印刷電路板結(jié)合，上述集成電路芯片具有至少一介電層，上述介電層的介電常數(shù)較好為不大于3.0，上述軟焊料的鉛濃度較好為不大于5wt％；以及形成一多層式的底膠層于上述集成電路芯片與上述封裝基板或印刷電路板之間。本發(fā)明所述的半導(dǎo)體裝置及其形成方法，可提升半導(dǎo)體裝置的可靠度。
文檔編號(hào)H01L21/60GK101047154SQ20071008698
公開日2007年10月3日 申請(qǐng)日期2007年3月29日 優(yōu)先權(quán)日2006年3月29日
發(fā)明者李明機(jī), 盧思維, 郭祖寬, 李建勛 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司