半導(dǎo)體封裝結(jié)構(gòu)及其制法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體封裝結(jié)構(gòu)及其制法，尤指一種可避免載體破裂的半導(dǎo)體封裝結(jié)構(gòu)及其制法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的演進(jìn)，半導(dǎo)體產(chǎn)品已開發(fā)出不同封裝產(chǎn)品型態(tài)，而為追求半導(dǎo)體封裝件的輕薄短小，因而發(fā)展出一種芯片尺寸封裝件(chip scale package, CSP),其特征在于此種芯片尺寸封裝件僅具有與芯片尺寸相等或略大的尺寸。
[0003]第7，202，107號美國專利揭露一種CSP封裝結(jié)構(gòu)及其制法。如圖1A至圖1C所示，該制法首先提供一基板10 ;接者于該基板10上形成一熱感性黏著材12后，貼合多個(gè)半導(dǎo)體組件14于熱感性黏著材12上。
[0004]之后，如圖1D所示，灌膠于半導(dǎo)體組件14未接置于熱感性黏著材12的一側(cè)，及其半導(dǎo)體組件14的側(cè)表面，使該封膠材料16完全包覆該半導(dǎo)體組件14。
[0005]如圖1E所示，加熱該半導(dǎo)體組件14及封膠材料16，以與該熱感性黏著材12分離。
[0006]如圖1F所示，于半導(dǎo)體組件14的主動面14a及同側(cè)的封膠材料16表面形成金屬線路層18。最后，可進(jìn)行切單作業(yè)(圖略)。
[0007]然而，如圖1D所示的制程，由于灌膠時(shí)，封膠材料16為液態(tài)，如以側(cè)面進(jìn)行灌膠，則基板10中間區(qū)域會有填充厚度較邊緣厚度薄的情況，所以于該半導(dǎo)體組件14及封膠材料16與該熱感性黏著材12分離后，封膠材料16容易發(fā)生翹曲，導(dǎo)致形成金屬線路層18時(shí)，產(chǎn)生線路不平整等問題，進(jìn)而影響最終產(chǎn)品的產(chǎn)品可靠度。
[0008]為解決前述問題，業(yè)界遂開發(fā)出如圖2A至圖2C所示以模壓封裝材料于半導(dǎo)體組件上的技術(shù)，期可避免封裝封裝結(jié)構(gòu)中間薄邊緣厚所致的翹曲問題。然而，在如圖2A設(shè)置半導(dǎo)體組件24后，操作此制程的壓合步驟時(shí)，如圖2B所示，因?yàn)橥鈬雽?dǎo)體組件24與基板20邊緣仍有一段距離，所以靠近邊緣處的封膠材料26與半導(dǎo)體組件24設(shè)置區(qū)域的封膠材料26會產(chǎn)生約200um的垂直段差d，故而在壓合另一載體25時(shí)，造成如圖2C圖右虛線所示，載體25的邊緣破裂，而導(dǎo)致載體25報(bào)廢，無法重復(fù)使用。
[0009]因此，如何克服上述是種問題，實(shí)已成目前亟欲解決的課題。

【發(fā)明內(nèi)容】

[0010]鑒于上述現(xiàn)有技術(shù)的種種缺失，本發(fā)明的目的為揭露一種半導(dǎo)體封裝結(jié)構(gòu)及其制法，減小封裝膠體在基板中央與周圍處的段差，以免載體破裂。
[0011]本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)的制法，包括:提供一表面上設(shè)有多個(gè)半導(dǎo)體組件的基板，且該基板表面的周圍還設(shè)有多個(gè)塊體；以及于該基板上壓合封裝膠體，以包覆該多個(gè)半導(dǎo)體組件及塊體。
[0012]前述的制法中，該基板表面具有半導(dǎo)體組件設(shè)置區(qū)，且該多個(gè)塊體位于該基板邊緣與半導(dǎo)體組件設(shè)置區(qū)之間。
[0013]本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的制法中，還可包括移除該基板，以令該多個(gè)半導(dǎo)體組件及塊體外露出該封裝膠體。此外，還可于該外露出該多個(gè)半導(dǎo)體組件及塊體的封裝膠體表面形成線路重布層。
[0014]于另一具體實(shí)施例中，還包括于該線路重布層表面上設(shè)置多個(gè)導(dǎo)電組件，以藉該線路重布層電性連接該多個(gè)半導(dǎo)體組件。
[0015]本發(fā)明還提供一種半導(dǎo)體封裝結(jié)構(gòu)，包括:具有相對的第一表面及第二表面的封裝膠體；嵌埋于該封裝膠體中，并外露出該第一表面的多個(gè)半導(dǎo)體組件；以及嵌埋于該封裝膠體周圍的封裝膠體中，并外露出該第一表面的多個(gè)塊體。
[0016]前述的半導(dǎo)體封裝結(jié)構(gòu)中，還可包括線路重布層，其形成于該封裝膠體的第一表面，以電性連接該多個(gè)半導(dǎo)體組件。此外，還可包括多個(gè)導(dǎo)電組件，其設(shè)于該線路重布層表面上，以藉該線路重布層電性連接該多個(gè)半導(dǎo)體組件。
[0017]由上可知，本發(fā)明利用該些塊體的設(shè)置，減小壓合封裝膠體后，封裝膠體在基板中央與周圍處的段差，以免載體破裂，以提升其使用壽命，并改善產(chǎn)品良率。
【附圖說明】
[0018]圖1A至圖1F為現(xiàn)有CSP封裝結(jié)構(gòu)及其制法的剖面示意圖；
[0019]圖2A至圖2C為另一現(xiàn)有封裝結(jié)構(gòu)及其制法的剖面示意圖；以及
[0020]圖3A至圖3G為本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)的制法剖面示意圖，其中，圖3C’為圖3C的俯視圖。
[0021]主要組件符號說明
[0022]3半導(dǎo)體封裝結(jié)構(gòu)
[0023]10, 20, 30 基板
[0024]12熱感性黏著材
[0025]14, 24, 34半導(dǎo)體組件
[0026]14a, 34a 主動面
[0027]16，26封膠材料
[0028]18 金屬線路層
[0029]25，35 載體
[0030]31離型層
[0031]32，32’ 黏著層
[0032]341 電極墊
[0033]37 塊體
[0034]301半導(dǎo)體組件設(shè)置區(qū)
[0035]30a 邊緣
[0036]36 封裝膠體
[0037]36a 第一表面
[0038]36b 第二表面
[0039]38 線路重布層
[0040]39 導(dǎo)電組件
[0041]d 段差。
【具體實(shí)施方式】
[0042]以下藉由特定的具體實(shí)施例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)及功效。
[0043]須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說明書所揭示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用以限定本發(fā)明可實(shí)施的限定條件，所以不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時(shí)，本說明書中所引用的如“第一”、“第二” “上”及“一”等用語，也僅為便于敘述的明了，而非用以限定本發(fā)明可實(shí)施的范圍，其相對關(guān)系的改變或調(diào)整，在無實(shí)質(zhì)變更技術(shù)內(nèi)容下，當(dāng)也視為本發(fā)明可實(shí)施的范疇。
[0044]圖3A至圖3G為本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)的制法示意圖。
[0045]首先，提供一表面上設(shè)有多個(gè)半導(dǎo)體組件的基板，且該基板表面的周圍還設(shè)有多個(gè)塊體，其步驟可如圖3A至圖3C所示。
[0046]如圖3A所示，提供一基板30，該基板30可為透明材質(zhì)，如玻璃，且其表面依序設(shè)有離型層31及黏著層32。
[0047]如圖3B所示，于該黏著層32上設(shè)置多個(gè)如芯片的半導(dǎo)體組件34，其中，該半導(dǎo)體組件34的主動面34a接觸設(shè)置于該黏著層32上，且該主動面34a具有多個(gè)電極墊341。
[0048]如圖3C所示，于設(shè)置該多個(gè)半導(dǎo)體組件34后，再設(shè)置該多個(gè)塊體37于該黏著層32上。此外，如圖3C’所示，該基板30表面具有半導(dǎo)體組件設(shè)置區(qū)301，且該多個(gè)塊體37位于該基板30邊緣30a與半導(dǎo)體組件設(shè)置區(qū)301之間。
[0049]然而，可了解的是除了在設(shè)置該多個(gè)半導(dǎo)體組件34后，再設(shè)置該多個(gè)塊體37的方式，也可改為先設(shè)置該多個(gè)塊體37，再設(shè)置該多個(gè)半導(dǎo)體組件34 (圖略)。
[0050]另外