或者耦合到適當(dāng)?shù)墓灿玫脑礃O線電壓(V SSL)以減少存儲(chǔ)陣列712中的功耗和/或減 少在與所選擇的存儲(chǔ)單元相同的行中的未選擇的單元中的編程干擾的概率。兩個(gè)行的字線 (WL)都可以耦合到(V NEG)。
[0058] 因此，已經(jīng)描述了包括具有單個(gè)共用的源極線的一對(duì)相鄰的存儲(chǔ)單元的存儲(chǔ)結(jié)構(gòu) 以及用于運(yùn)行該存儲(chǔ)結(jié)構(gòu)的方法的實(shí)施方式。盡管已經(jīng)參考具體示例性實(shí)施方式描述了本 公開(kāi)，但是明顯的是，可以對(duì)這些實(shí)施方式做出各種修改和改變而不偏離本公開(kāi)的更廣泛 的精神和范圍。因此，說(shuō)明書(shū)和附圖應(yīng)被視為是說(shuō)明性的意義而不是限制性的意義。
[0059] 本公開(kāi)的摘要被提供以遵守37C.F.R.§1.72(b)，其要求將允許讀者快速確定技術(shù) 公開(kāi)的一個(gè)或多個(gè)實(shí)施方式的性質(zhì)的摘要。應(yīng)當(dāng)理解的是，其將不用于解釋或限制權(quán)利要 求的范圍或意義。此外，在前面的詳細(xì)描述中，可以看到的是，各種特征被在單個(gè)實(shí)施方式 中組合在一起以用于精簡(jiǎn)本公開(kāi)的目的。本公開(kāi)的此方法不應(yīng)被解釋為反映所要求保護(hù)的 實(shí)施方式要求比在每個(gè)權(quán)利要求中明確列舉的特征更多的特征的目的。相反，如所附權(quán)利 要求所反映的，創(chuàng)造性主題在于少于單個(gè)所公開(kāi)的實(shí)施方式的所有特征。因此，所附權(quán)利要 求據(jù)此并入詳細(xì)描述中，其中每個(gè)權(quán)利要求獨(dú)立地作為單獨(dú)的實(shí)施方式。
[0060] 在該描述中提及的一個(gè)實(shí)施方式(one embodiment)或?qū)嵤┓绞?an embodiment) 意在結(jié)合該實(shí)施方式描述的特定的特征、結(jié)構(gòu)或特性被包括在電路或方法的至少一個(gè)實(shí)施 方式中。在說(shuō)明書(shū)中各處出現(xiàn)的短語(yǔ)一個(gè)實(shí)施方式不一定全部指的是同一實(shí)施方式。
【主權(quán)項(xiàng)】
1. 一種存儲(chǔ)結(jié)構(gòu)，包括： 以行和列布置的多個(gè)存儲(chǔ)單元的存儲(chǔ)陣列，所述多個(gè)存儲(chǔ)單元包括在所述存儲(chǔ)陣列的 一行中的第一對(duì)相鄰的存儲(chǔ)單元， 其中所述第一對(duì)相鄰的存儲(chǔ)單元包括第一共用的源極線，所述第一對(duì)相鄰的存儲(chǔ)單元 中的每個(gè)存儲(chǔ)單元通過(guò)所述第一共用的源極線耦合到電壓源。2. 根據(jù)權(quán)利要求1所述的存儲(chǔ)結(jié)構(gòu)，其中在所述存儲(chǔ)陣列的所述行中的存儲(chǔ)單元之間 的間距大體上是基于所述第一共用的源極線的寬度以及在所述第一共用的源極線與在所 述存儲(chǔ)陣列中的所述行中的第二對(duì)相鄰的存儲(chǔ)單元中的第二共用的源極線之間的間隔，所 述間隔大體上等于所述第一共用的源極線的寬度的兩倍。3. 根據(jù)權(quán)利要求1所述的存儲(chǔ)結(jié)構(gòu)，其中所述第一共用的源極線由在所述存儲(chǔ)單元中 的晶體管之上沉積的第一金屬層形成。4. 根據(jù)權(quán)利要求3所述的存儲(chǔ)結(jié)構(gòu)，其中所述第一金屬層還包括第一墊，由覆蓋所述第 一金屬層的第二金屬層形成的位線通過(guò)所述第一墊耦合到在所述存儲(chǔ)單元中的所述晶體 管的擴(kuò)散區(qū)。5. 根據(jù)權(quán)利要求4所述的存儲(chǔ)結(jié)構(gòu)，其中在所述存儲(chǔ)陣列的所述行中的每個(gè)存儲(chǔ)單元 的寬度大體上等于以下各項(xiàng)之和:所述第一共用的源極線的寬度的1/2、在所述第一共用的 源極線與所述第一墊之間的第一間隔、所述第一墊的寬度以及在所述第一墊與第二對(duì)相鄰 的存儲(chǔ)單元中的第二墊之間的第二間隔的1 /2。6. 根據(jù)權(quán)利要求4所述的存儲(chǔ)結(jié)構(gòu)，其中在相鄰的存儲(chǔ)單元對(duì)中的每個(gè)存儲(chǔ)單元包括 包含非易失性存儲(chǔ)器(NVM)晶體管和選擇晶體管的雙晶體管(2T)架構(gòu)。7. 根據(jù)權(quán)利要求6所述的存儲(chǔ)結(jié)構(gòu)，其中所述NVM晶體管包括經(jīng)由過(guò)孔耦合到所述位線 的漏極以及通過(guò)所述選擇晶體管耦合到所述共用的源極線的源極。8. 根據(jù)權(quán)利要求6所述的存儲(chǔ)結(jié)構(gòu)，其中所述NVM晶體管包括電荷捕獲層，所述電荷捕 獲層被配置為響應(yīng)于通過(guò)所述位線在所述NVM晶體管的所述漏極上接收負(fù)電壓(V NEC)、以及 通過(guò)耦合到所述NVM晶體管的控制柵極的存儲(chǔ)器線在所述控制柵極處接收正電壓(VPQS)而 經(jīng)由福勒-諾德海姆隧穿改變一個(gè)或多個(gè)電氣性質(zhì)。9. 根據(jù)權(quán)利要求6所述的存儲(chǔ)結(jié)構(gòu)，其中所述選擇晶體管包括經(jīng)由過(guò)孔耦合到所述位 線的漏極以及通過(guò)所述NVM晶體管耦合到所述共用的源極線的源極。10. -種存儲(chǔ)結(jié)構(gòu)，包括： 以行和列布置的多個(gè)存儲(chǔ)單元的存儲(chǔ)陣列，相鄰的存儲(chǔ)單元對(duì)中的每個(gè)存儲(chǔ)單元包括 包含非易失性存儲(chǔ)器(NVM)晶體管和選擇晶體管的雙晶體管(2T)架構(gòu)， 其中所述多個(gè)存儲(chǔ)單元包括在所述存儲(chǔ)陣列的一行中的第一對(duì)相鄰的存儲(chǔ)單元，所述 第一對(duì)相鄰的存儲(chǔ)單元包括第一共用的源極線，在所述第一對(duì)相鄰的存儲(chǔ)單元中的每個(gè)存 儲(chǔ)單元通過(guò)所述第一共用的源極線耦合到電壓源。11. 根據(jù)權(quán)利要求10所述的存儲(chǔ)結(jié)構(gòu)，其中所述第一金屬層還包括第一墊，由覆蓋所述 第一金屬層的第二金屬層形成的位線通過(guò)所述第一墊耦合到在所述存儲(chǔ)單元中的晶體管 的擴(kuò)散區(qū)。12. 根據(jù)權(quán)利要求11所述的存儲(chǔ)結(jié)構(gòu)，其中在所述存儲(chǔ)陣列的所述行中的每個(gè)存儲(chǔ)單 元的寬度大體上等于以下各項(xiàng)之和:所述第一共用的源極線的寬度的1/2、在所述第一共用 的源極線與所述第一墊之間的第一間隔、所述第一墊的寬度以及在所述第一墊與在第二對(duì) 相鄰的存儲(chǔ)單元中的第二墊之間的第二間隔的1/2。13. 根據(jù)權(quán)利要求10所述的存儲(chǔ)結(jié)構(gòu)，其中所述NVM晶體管包括經(jīng)由過(guò)孔耦合到所述位 線的漏極以及通過(guò)所述選擇晶體管耦合到所述共用的源極線的源極。14. 根據(jù)權(quán)利要求13所述的存儲(chǔ)結(jié)構(gòu)，其中所述NVM晶體管包括電荷捕獲層，所述電荷 捕獲層被配置為響應(yīng)于通過(guò)所述位線在所述NVM晶體管的漏極上接收負(fù)電壓(V NEG)以及通 過(guò)耦合到所述NVM晶體管的控制柵極的存儲(chǔ)器線在所述控制柵極處接收正電壓(VPQS)而經(jīng) 由福勒-諾德海姆隧穿改變一個(gè)或多個(gè)電氣性質(zhì)。15. -種方法，包括： 將正電壓(VPQS)耦合到存儲(chǔ)陣列的一行中的存儲(chǔ)器線，所述行包括在所述存儲(chǔ)陣列的 鄰接列中的一對(duì)相鄰的存儲(chǔ)單元，所述一對(duì)相鄰的存儲(chǔ)單元包括共用的源極線；以及 通過(guò)在所述存儲(chǔ)陣列的第一列中的第一位線將負(fù)電壓(VNEC)耦合到在所述一對(duì)相鄰的 存儲(chǔ)單元中的第一存儲(chǔ)單元以對(duì)所述第一存儲(chǔ)單元進(jìn)行編程，同時(shí)通過(guò)在所述存儲(chǔ)陣列的 第二列中的第二位線將抑制電壓(VlNHIB)耦合到在所述一對(duì)相鄰的存儲(chǔ)單元中的第二存儲(chǔ) 單元以抑制對(duì)所述第二存儲(chǔ)單元的編程， 其中所述共用的源極線電耦合到在VNEC與VINHIB之間的共用的源極線電壓(VSSL)，所述共 用的源極線電壓(VSSL)被選擇為使由所述存儲(chǔ)陣列在編程期間消耗的電流最小化。16. 根據(jù)權(quán)利要求15所述的方法，其中在之間的所述共用的源極線電壓 (VSSL)被選擇以使在對(duì)所述第一存儲(chǔ)單元的編程期間在所述第二存儲(chǔ)單元中的數(shù)據(jù)的編程 干擾最小化。18. 根據(jù)權(quán)利要求15所述的方法，其中在所述一對(duì)相鄰的存儲(chǔ)單元中的每個(gè)存儲(chǔ)單元 包括包含非易失性存儲(chǔ)器(NVM)晶體管的雙晶體管(2T)架構(gòu)，所述非易失性存儲(chǔ)器(NVM)晶 體管包含耦合到所述位線的漏極、耦合到所述存儲(chǔ)器線的控制柵極和通過(guò)選擇晶體管耦合 到所述共用的源極線的源極。19. 根據(jù)權(quán)利要求18所述的方法，其中通過(guò)所述存儲(chǔ)器線耦合到所述NVM晶體管的所述 控制柵極的Vpos足以經(jīng)由福勒-諾德海姆隧穿引起被包括在所述NVM晶體管中的電荷捕獲層 的一個(gè)或多個(gè)電氣性質(zhì)的改變。20. 根據(jù)權(quán)利要求19所述的方法，還包括在編程期間切斷在所述第一存儲(chǔ)單元中的選 擇晶體管。
【專利摘要】一種存儲(chǔ)結(jié)構(gòu)，其包括被以行和列布置的多個(gè)存儲(chǔ)單元的存儲(chǔ)陣列，所述多個(gè)存儲(chǔ)單元包括在所述存儲(chǔ)陣列的一行中的一對(duì)相鄰的存儲(chǔ)單元，其中所述一對(duì)相鄰的存儲(chǔ)單元包括單個(gè)共用的源極線，在所述一對(duì)相鄰的存儲(chǔ)單元中的存儲(chǔ)單元中的每個(gè)通過(guò)所述單個(gè)共用的源極線耦合到電壓源。還描述了運(yùn)行包括該存儲(chǔ)結(jié)構(gòu)的存儲(chǔ)器的方法。
【IPC分類】G11C16/04
【公開(kāi)號(hào)】CN105518797
【申請(qǐng)?zhí)枴緾N201480048980
【發(fā)明人】波·金, 克里希納斯瓦米·庫(kù)馬爾, 禹小軍, 伊葛·葛茲尼索夫, 范卡特拉曼·普拉哈卡
【申請(qǐng)人】賽普拉斯半導(dǎo)體公司
【公開(kāi)日】2016年4月20日
【申請(qǐng)日】2014年12月12日
【公告號(hào)】US9355725, US20150170744, WO2015089366A2, WO2015089366A3