基于存儲器孔直徑針對3d非易失性存儲器的編程和讀取操作的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及用于對3D非易失性存儲器設(shè)備中的存儲器單元進行編程和讀取的技術(shù)。
【背景技術(shù)】
[0002]近年來,已提出使用有時被稱為位成本可擴展(BiCS)架構(gòu)的3D堆疊式存儲器結(jié)構(gòu)的超高密度存儲設(shè)備。例如,3D NAND堆疊式存儲器設(shè)備可以由交替的導(dǎo)電層和介電層的陣列形成。在這些層中鉆有存儲器孔(memory hole)以同時限定很多存儲器層。然后,通過利用適當(dāng)?shù)牟牧咸畛浯鎯ζ骺讈硇纬蒒AND串。直線型NAND串在一個存儲器孔中延伸,而管狀或U形NAND串(P-BiCS)包括一對豎直的存儲器單元列,該對豎直的存儲器單元列在兩個存儲器孔中延伸并且通過底部背柵接合。存儲器單元的控制柵極由導(dǎo)電層提供。
【附圖說明】
[0003]在不同的附圖中,具有相同附圖標(biāo)記的元件指代共同部件。
[0004]圖1A是3D堆疊式非易失性存儲器設(shè)備的透視圖。
[0005]圖1B是圖1A的3D堆疊式非易失性存儲器設(shè)備100的功能框圖。
[0006]圖2A描繪了塊200的U形NAND實施方式的頂視圖,其示出了示例S⑶線子集SGDL-SBO和SGDL-SBl作為圖1A中的BLKO的示例實現(xiàn)方式。
[0007]圖2B1描繪了圖2A的塊200,其示出了示例字線子集WL23D-SB和WL23S-SB以及示例位線子集BL-SBO和BL-SBl。
[0008]圖2B2描繪了圖2A的塊200,其示出了NAND串210至215的示例集合。
[0009]圖2B3描繪了圖2B2的示例NAND串NS0。
[0010]圖2B4 描繪了圖 2B2 的示例 NAND串NS0、NS0-l、NS0-2、…、NS0-14。
[0011]圖2C描繪了堆疊230的實施方式,其示出了圖2A的塊200的一部分209的沿線220的橫截面圖,其中字線層具有一致的厚度并且存儲器孔具有另一種一致的厚度。
[0012]圖2D描繪了堆疊231的實施方式,其示出了圖2A的塊200的一部分210沿線220的橫截面圖,其中字線層具有隨著存儲器孔漸進變窄而漸進變大的厚度。
[0013]圖2E描繪了用于形成根據(jù)圖2D的存儲器設(shè)備的過程。
[0014]圖2F描繪了在字線層堆疊中存儲器孔直徑(Dmh)的變化。
[0015]圖2G描繪了在根據(jù)圖2E的步驟292的一個實施方式的字線層堆疊中控制柵長度的逐漸變化。
[0016]圖2H描繪了在根據(jù)圖2E的步驟292的另一實施方式的字線層堆疊中控制柵長度的階躍式變化。
[0017]圖21描繪了在根據(jù)圖2E的步驟292的另一實施方式的字線層堆疊中控制柵長度的另一階躍式變化。
[0018]圖3A描繪了圖2D的列CO的區(qū)域236的近視圖,其示出了SG層中的漏極側(cè)選擇柵SGD和字線層WLL23中的存儲器單元MC。
[0019]圖3B描繪了圖3A的列CO的橫截面圖。
[0020]圖4A描繪了圖1A的塊BLKO的直線型NAND串實施方式(塊480)的頂視圖,其示出了示例S⑶線子集SGDL-SB0A和SGDL-SB1A以及示例位線子集。
[0021 ]圖4B1描繪了圖4A的塊BLK0,其示出了示例WL線子集WL23-SB以及示例位線子集BL-SBOA和BL-SB1A。
[0022]圖4B2描繪了圖4A的塊BLK0,其示出了示例NAND串集合216至219、221以及222。
[0023]圖4C描繪了圖4A的塊480的一部分488沿線486的橫截面圖,其中字線層具有隨著存儲器孔漸進變窄而漸進變大的厚度。
[0024]圖5A描繪了用于根據(jù)存儲器單元的字線層對存儲器單元進行編程和感測的過程。
[0025]圖5B描繪了用于根據(jù)圖5A的步驟500對存儲器單元進行編程的過程的示例。
[0026]圖5C描繪了用于根據(jù)圖5A的步驟502對存儲器單元進行感測的過程的示例。
[0027]圖f5D描繪了用于根據(jù)圖5B的步驟512執(zhí)行編程操作的過程的示例。
[0028]圖5E描繪了用于根據(jù)圖5C的步驟517執(zhí)行感測操作的過程的示例。
[0029 ]圖6A和圖6B描繪了具有四種數(shù)據(jù)狀態(tài)的一遍編程操作。
[0030]圖7A至圖7C描繪了具有四種數(shù)據(jù)狀態(tài)的兩遍編程操作。
[0031]圖8A至圖8D描繪了具有八種數(shù)據(jù)狀態(tài)的三遍編程操作。
[0032]圖9A描繪了具有四種數(shù)據(jù)狀態(tài)的閾值電壓(Vth)分布,其示出了讀取窗根據(jù)擦除狀態(tài)分布的上尾從¥111:1增加至¥11丨2而從\^(^1減小至\^(1¥2。
[0033]圖9B描繪了具有四種數(shù)據(jù)狀態(tài)的Vth分布,其示出了與圖9A相比較窄的C狀態(tài)Vth分布O
[0034]圖9C描繪了具有四種數(shù)據(jù)狀態(tài)的Vth分布,其示出了與圖9A相比較窄的A狀態(tài)Vth分布和B狀態(tài)Vth分布。
[0035]圖9D描繪了具有四種數(shù)據(jù)狀態(tài)的Vth分布,其示出了與圖9A相比較窄的A狀態(tài)Vth分布、B狀態(tài)Vth分布和C狀態(tài)Vth分布。
[0036]圖9E描繪了具有四種數(shù)據(jù)狀態(tài)的Vth分布,其示出了與圖9A相比較窄且上移的A狀態(tài)Vth分布和B狀態(tài)Vth分布。
[0037]圖9F描繪了與圖9E—致的、一個或更多個較低的編程數(shù)據(jù)狀態(tài)的驗證電平根據(jù)Dmh的變化。
[0038]圖1OA是描繪讀取窗(Vrdw)根據(jù)Dmh的減小而減小的曲線圖。
[0039]圖1OB是描繪通過以下方式實現(xiàn)的讀通電壓(Vrp)的降低的曲線圖:使C狀態(tài)Vth分布(Vcm)根據(jù)Dmh的減小而逐漸降低,同時使A狀態(tài)Vth分布(Vaw)和B狀態(tài)Vth分布(Vbw)保持恒定。
[0040]圖1OC是描繪通過以下方式實現(xiàn)的讀通電壓(Vrp)的降低的曲線圖:使A狀態(tài)Vth分布(Vaw)和B狀態(tài)Vth分布(Vbw)根據(jù)Dmh的減小而逐漸降低,同時使C狀態(tài)Vth分布(Vcm)保持恒定。
[0041 ]圖1OD是提供圖1OB中的Vrp和Vcm的四電平簡化情況的曲線圖。
[0042]圖1OE是提供圖1OB中的Vam、Vbw和Vrp的二電平簡化情況的曲線圖。
[0043]圖1OF描繪了與圖9C一致的、編程數(shù)據(jù)狀態(tài)的驗證電平根據(jù)Dmh的變化。
[0044]圖1lA描繪了用于諸如圖7A至圖7C中的兩遍編程操作中的第一遍的編程和感測波形。
[0045]圖1IB描繪了在圖1IA的編程操作中使用的固定dVpgm。
[0046]圖12A描繪了用于諸如圖7A至圖7C中的兩邊編程操作中的第二遍或者用于諸如圖6A和圖6B中的編程操作以實現(xiàn)用于諸如圖9B中的C狀態(tài)的窄的Vth分布的編程和感測波形。
[0047]圖12B描繪了在圖12A的編程操作中使用的dVpgm。
[0048]圖12C描繪了用于與圖12A的編程操作的編程脈沖一起使用的位線電壓(Vbl)。
[0049]圖13A描繪了用于諸如圖7A至圖7C中的兩遍編程操作的第二遍的或者用于諸如圖6A和圖6B中的編程操作以實現(xiàn)用于諸如圖9C中的A狀態(tài)和B狀態(tài)的窄的Vth分布的替選編程和感測波形。
[0050 ]圖13B描繪了在圖13A的編程操作中使用的dVpgm。
[0051]圖13C描繪了用于與圖13A的編程操作的編程脈沖一起使用的Vbl。
【具體實施方式】
[0052]提供了以下技術(shù):通過對存儲器孔直徑的變化進行補償來對3D堆疊式非易失性存儲器設(shè)備中的存儲器單元進行編程和讀取。
[0053]在這樣的存儲器設(shè)備中,由于非常高的長徑比(aspectrat1)而使存儲器孔刻蝕具有挑戰(zhàn)性。例如,約25至30的深度直徑比是常見的。存儲器孔直徑可以沿孔的長度而變化。通常,該直徑從存儲器孔的頂部到底部漸進地變小。在一些情況下,在孔的頂部靠近選擇柵處出現(xiàn)輕微變窄,以使得直徑在從存儲器孔的頂部到底部漸進變小之前變得稍微更寬。
[0054]由于存儲器孔的直徑的不一致性,存儲器單元的編程和擦除速度可以基于它們沿存儲器孔的位置而變化。在較小直徑存儲器孔的情況下,跨隧道氧化層的電場較強,以使得編程和擦除速度較高。另一結(jié)果是讀取干擾更嚴重,從而降低了存儲器設(shè)備的可靠性。在感測操作(例如讀取或驗證操作)期間,向未被選擇的存儲器單元施加適度高的讀通電壓(read pass voltage),以將它們設(shè)置成處于導(dǎo)電狀態(tài)。讀通電壓必須比最高數(shù)據(jù)狀態(tài)的閾值電壓(Vth)分布的上尾高的多,以確保未選擇的存儲器單元被設(shè)置成處于導(dǎo)電狀態(tài)。在未選擇的存儲器單元處于非導(dǎo)電狀態(tài)的情況下,它們不對選擇的存儲器單元的感測產(chǎn)生干擾。
[0055]然而,讀通電壓所創(chuàng)建的電場用作弱編程電壓。因為擦除狀態(tài)下的存儲器單元具有最低的Vth,所以它們受電壓的影響最為嚴重。作為結(jié)果,未選擇的存儲器單元的擦除狀態(tài)Vth的上尾可能增大,并且因此使讀通窗口減小。此外,當(dāng)讀通電壓較高時,這種增加更為嚴重。對于在未擦除和重新編程情況下重復(fù)地讀取的存儲器單元而言,該增加也更嚴重。例如,計算機的固態(tài)存儲器中的存儲器單元可以存儲被多次讀取的操作系統(tǒng)文件?;蛘撸鎯ζ鲉卧梢源鎯Ρ欢啻卧L問的圖像或視頻。當(dāng)對這些存儲器單元進行讀取時,無法將一些擦除狀態(tài)單元與一些A狀態(tài)單元區(qū)分,從而產(chǎn)生讀取錯誤。隨時間推移如果更多電子由于編程擦除循環(huán)而被俘獲在電荷俘獲層中,則該問題變得更嚴重。
[0056]一種解決方案是根據(jù)它在堆疊中的位置(例如基于存儲器孔的相鄰部分的寬度)來調(diào)整對存儲器單元的編程,具體地,可以將數(shù)據(jù)狀態(tài)中的一個或更多個狀態(tài)編程到較窄的Vth分布,以使得可以在后續(xù)的感測操作中使用較低的讀通電壓。這種方案的優(yōu)點包括降低讀取干擾。在一種方法中,最高數(shù)據(jù)狀態(tài)的Vth分布被變窄但未被下移。在另一種方法中,最高數(shù)據(jù)狀態(tài)的Vth分布未被變窄但被下移,并且一個或更多個較低數(shù)據(jù)狀態(tài)的Vth分布被變窄。在另一選項中,讀通電壓在后續(xù)感測操作期間未被降低,但A狀態(tài)(以及可選地B狀態(tài))在編程期間被上移以提供與擦除狀態(tài)的上尾的間距。該方法容許讀取干擾,而非降低讀取干擾。
[0057]另一方案是修改存儲器設(shè)備的結(jié)構(gòu),以使得字線在存儲器孔的變窄的部分處變厚。例如,較低字線層可以較厚,而較高字線層較薄。字線層的厚度限定存儲器單元的控制柵的長度。在存儲器孔中,讀通電壓引起跨隧道氧化層的電磁場,該電磁場在存儲器孔變窄時變強。這導(dǎo)致編程噪聲增加,從導(dǎo)致數(shù)據(jù)狀態(tài)的Vth分布較寬。具有較長控制柵的存儲器單元將具有較高的電容,該較高的電容將抵消該影響,從而導(dǎo)致每個編程數(shù)據(jù)狀態(tài)的Vth分布較窄。數(shù)據(jù)狀態(tài)則可以被最佳地定位以降低或容納讀取干擾。
[0058]下面的討論提供了存儲器設(shè)備的結(jié)構(gòu)的細節(jié)以及解決以上所提及的問題并且降低讀取干擾的相關(guān)編程和感測技術(shù)的細節(jié)。
[0059]圖1A是3D堆疊式非易失性存儲器設(shè)備的透視圖。存儲器設(shè)備100包括襯底101。在襯底上是存儲器單元的示例塊BLKO和BLKl以及具有供塊使用的電路的外圍區(qū)域104。襯底101還可以承載這些塊下方的電路以及被圖案化成導(dǎo)電路徑以承載電路的信號的一個或多個下部金屬層。這些塊形成在存儲器設(shè)備的中間區(qū)域102中。在存儲器設(shè)備的上部區(qū)域103中,一個或多個上部金屬層被圖案化成導(dǎo)電路徑以承載電路的信號。每個塊包括存儲器單元的堆疊區(qū),其中該堆疊的交替層級表示字線。在一種可能的方法中,每個塊具有相對的分層側(cè)面,豎直觸點從這些側(cè)面向上延伸至上部金屬層以形成至導(dǎo)電路徑的連接。盡管以兩個塊為例進行描述,但是可以使用在X方向和/或y方向上延伸的附加塊。
[0060]在一種可能的方法中,平面在X方向上的長度表示至字線的信號路徑在一個或多個上部金屬層中延伸的方向(字線方向或SO)線方向),而平面在y方向上的寬度表示至位線的信號路徑在一個或多個上部金屬層中延伸的方向(位線方向)。2方向表示存儲器設(shè)備的高度。
[0061]圖1B是圖1A的3D堆疊式非易失性存儲器設(shè)備100的功能框圖。存儲器設(shè)備100可以包括一個或多個存儲器管芯108。存儲器管芯108包括控制電路110、讀/寫電路128以及例如包括塊BLKO和BLKl的存儲器單元的3D(三維)存儲器陣列126。存儲器陣列126經(jīng)由行解碼器124通過字線以及經(jīng)由列解碼器132通過位線可尋址。讀/寫電路128包括多個感測塊130(感測電路)并且使得能夠允許并行地對存儲元件的頁面進行讀取或編程