非易失性存儲器以及運行非易失性存儲器的方法
【專利說明】
[0001] 相關(guān)申請的交叉引用
[0002] 本申請是于2014年12月11日遞交的美國專利申請第14/567,863號的繼續(xù)申請，其 根據(jù)35U.S.C. 119(e)要求于2013年12月12日提交的申請序列號為61/915,362的美國臨時 專利申請以及于2014年9月4日提交的申請序列號為62/046,023的美國臨時專利申請的優(yōu) 先權(quán)利益，以上兩個美國臨時專利申請通過引用以其整體并入本文。
技術(shù)領(lǐng)域
[0003] 本公開總體上涉及半導(dǎo)體存儲器，并且更具體地涉及非易失性存儲結(jié)構(gòu)以及運行 非易失性存儲結(jié)構(gòu)的方法。
[0004] 背景
[0005] 圖1中示出具有雙晶體管或2T架構(gòu)或存儲結(jié)構(gòu)的常規(guī)半導(dǎo)體存儲器的存儲陣列的 一部分。參考圖1，存儲陣列102的該部分包括被以兩行(行0,行1)以及兩列(COL^COU)布置 的四個存儲單元104。存儲單元中的每個包括非易失性存儲晶體管106以及傳輸或選擇晶體 管108，傳輸或選擇晶體管108與該存儲晶體管共用共同的基底連接110。存儲晶體管106通 常包括電荷捕獲層112、連接到位線116的漏極114、通過選擇晶體管108連接到源極線120的 源極118以及連接到控制線或存儲器線124的控制柵極122。選擇晶體管108還包括漏極126、 源極128以及柵極130,漏極126連接到存儲晶體管106的源極118,源極128連接到源極線 120,柵極130連接到字線(WL) 132。
[0006] 參考圖2A，見到常規(guī)2T存儲結(jié)構(gòu)中的每個單元(202和204)包括由第一金屬層形成 的專用源極線（SL0和SL1)(第一金屬層形成于基底210的表面中的擴散區(qū)206、208之上或其 附近，存儲單元的有源設(shè)備（晶體管）形成于基底210中）以及由第二金屬層形成的位線 (BL0，BL1)(第二金屬層在將第二金屬層與源極線（SL0和SL1)分離的第一或上部層間介電 層212上形成）。通常，如圖2B中所示，位線（BL0和BL1)通過由第一金屬層形成的第一過孔 216和島狀物或墊218以及通過第二或下部層間介電層222形成的第二或下部過孔220電耦 合到每個單元(202和204)中的存儲晶體管的漏極214。源極線（SL0和SL1)還通過延伸穿過 下部層間介電層222的下部過孔電耦合到每個單元（202和204)中的選擇晶體管的源極(在 該圖中未示出）。因此，常規(guī)2T存儲結(jié)構(gòu)存在的一個問題是，盡管在技術(shù)上有優(yōu)勢，其已使存 儲單元中的有源元件的尺寸能夠被減小到65納米(nm)或減小到65納米(nm)以內(nèi)，但是鄰接 的列中的相鄰的存儲單元的間距或間隔中的減小受限于墊218、每個單元中的專用源極線 (SL0和SL1)以及其間的間隔的寬度。
[0007] 常規(guī)2T架構(gòu)存在的另一個問題是:在編程期間，非選擇的存儲單元或成列的存儲 單元中的專用源極線被偏置到增加存儲陣列的功耗的電位或被保持在增加存儲陣列的功 耗的電位。
[0008] 因此，存在對改進的存儲結(jié)構(gòu)以及運行該改進的存儲結(jié)構(gòu)的方法的需要。
[0009] 概述
[0010] 提供了一種存儲結(jié)構(gòu)，其包括被以行和列布置的多個存儲單元的存儲陣列，多個 存儲單元包括一行存儲陣列中的一對相鄰的存儲單元，其中所述一對相鄰的存儲單元包括 單個共用的源極線，所述一對相鄰的存儲單元中的存儲單元中的每個通過所述單個共用的 源極線耦合到電壓源。還描述了運行包括該存儲結(jié)構(gòu)的存儲器的方法。
[0011] 附圖簡述
[0012] 從以下的詳細(xì)描述以及從下面提供的附圖和所附權(quán)利要求，本發(fā)明的實施方式將 會得到更充分的理解，在附圖中：
[0013] 圖1是示出關(guān)于常規(guī)半導(dǎo)體存儲器的雙晶體管(2T)存儲單元的存儲陣列的一部分 的不意圖；
[0014] 圖2A是示出關(guān)于常規(guī)半導(dǎo)體存儲器的兩個相鄰2T存儲單元的俯視圖的框圖；
[0015] 圖2B是示出了圖2A的相鄰的存儲單元的截面圖的框圖；
[0016] 圖3是根據(jù)本公開的實施方式示出2T存儲單元的示意圖；
[0017] 圖4是根據(jù)本公開的實施方式示出關(guān)于具有單個共用的源極線的半導(dǎo)體存儲器的 2T存儲單元的存儲陣列的一部分的示意圖；
[0018] 圖5A是根據(jù)本公開的實施方式示出具有單個共用的源極線的一對相鄰的存儲單 元的俯視圖的框圖；
[0019] 圖5B是示出了圖5A的所述一對相鄰的存儲單元中的存儲單中的一個的截面圖的 框圖；
[0020] 圖6是根據(jù)本公開的實施方式示出用于運行包括存儲結(jié)構(gòu)的存儲器的方法的流程 圖；以及
[0021 ]圖7是根據(jù)本公開的實施方式示出包括存儲結(jié)構(gòu)的處理系統(tǒng)的框圖。
[0022] 詳細(xì)描述
[0023] 本公開總體涉及具有包括具有單個共用的源極線的一對相鄰的存儲單元的存儲 結(jié)構(gòu)的半導(dǎo)體存儲器以及用于運行該半導(dǎo)體存儲器的方法。
[0024] 在下面的描述中，出于解釋的目的，闡述了許多具體細(xì)節(jié)以便提供對本發(fā)明的透 徹理解。然而，對于本領(lǐng)域技術(shù)人員來說將明顯的是，可在沒有這些具體細(xì)節(jié)的情況下實踐 本發(fā)明。在其他實例中，眾所周知的結(jié)構(gòu)和技術(shù)未被詳細(xì)示出或以框圖形式示出以便避免 不必要地模糊本說明的理解。
[0025] 在本描述中提及的"一個實施方式（one embodiment)"或"實施方式（an embodiment)"意味著結(jié)合本實施方式描述的特定的特征、結(jié)構(gòu)或特性被包括在本發(fā)明的至 少一個實施方式中。在說明書中各處的出現(xiàn)的短語"在一個實施方式中"不一定全部指同一 實施方式。如本文使用的術(shù)語耦合可以包括直接電連接兩個或多于兩個組件或元件和通過 一個或多個中間組件間接連接兩者。
[0026] 如本文使用的術(shù)語"在......之上（over)"、"在......之下（under)"、"在......之間 (between)"以及"在……上(on)"是指一層相對于其他層的相對位置。同樣地，例如，沉積或 被布置在另一層之上或之下的一層可以與另一層直接接觸或可以具有一個或多個中間層。 此外，沉積或被布置在層之間的一層可以與層直接接觸或可以具有一個或多個中間層。相 比之下，在第二層"上"的第一層與此第二層接觸。此外，在不考慮基底的絕對定向的情況 下，一層相對于其它層的相對位置被提供，假設(shè)相對于起始基底進行沉積、修改和移除薄膜 操作。
[0027] 存儲陣列被通過制造被以行和列布置的存儲單元的網(wǎng)格來構(gòu)造并且由大量水平 和垂直的控制線連接到諸如地址解碼器和讀出放大器的外圍電路。每個存儲單元通常包括 至少一個捕獲電荷的非易失性存儲器(NVM)晶體管和一個或多個選擇晶體管。
[0028] 在圖3中示出的一個實施方式中，存儲單元300具有雙晶體管（2T)架構(gòu)或存儲結(jié) 構(gòu)，并且除了NVM晶體管或存儲晶體管302之外包括傳輸或選擇晶體管304,例如，絕緣柵場 效應(yīng)晶體管（IGFET)與存儲晶體管302共用共同的基底連接306。參考圖3,存儲晶體管302具 有電荷儲存或電荷捕獲層308、連接到位線312的漏極310、連接到選擇晶體管304的漏極324 并且通過選擇晶體管連接到共用的源極線318的源極314以及連接到控制線或存儲器線322 的控制柵極320。選擇晶體管304還包括漏極324、源極326以及柵極328,漏極324耦合到存儲 晶體管302的源極314或者與存儲晶體管302的源極314共用共同的擴散區(qū)，源極326耦合到 共用的源極線318并且柵極328連接到字線(WL) 330。
[0029] 存儲晶體管可以包括浮柵場效應(yīng)晶體管，在浮柵場效應(yīng)晶體管中，通過將電子誘 導(dǎo)到多晶硅浮柵之上或誘導(dǎo)到硅氧化物氮化物氧化物硅(S0N0S)晶體管之上，單元被編程。 在S0N0S晶體管中，氮化硅或氮氧化硅被使用來替代多晶硅以作為對存儲單元進行編程的 電荷儲存材料。
[0