030] 參考圖4、圖5A以及圖5B，現(xiàn)在將描述包括具有單個共用的源極線的成對的相鄰的 存儲單元的存儲單元的存儲陣列以及運行所述存儲陣列的方法。在下面的描述中，為了清 楚以及容易解釋起見，假設(shè)存儲陣列中的所有的晶體管是N型晶體管。然而，應(yīng)當理解的是， 在不失去一般性的情況下，可以通過將施加的電壓的極性反向來描述P型配置，并且這樣的 配置是在本發(fā)明的預(yù)期的實施方式之內(nèi)的。還應(yīng)當理解的是，存儲結(jié)構(gòu)可以可選地包括實 施方式，其中，選擇晶體管具有經(jīng)由過孔耦合到位線的漏極以及通過存儲晶體管耦合到共 用的源極線的源極。
[0031] 另外，應(yīng)當理解，在下面的描述中使用的電壓是為了容易解釋而被選擇，并且僅代 表本發(fā)明的一個不例性實施方式。在本發(fā)明的不同實施方式中可米用其他的電壓。
[0032] 圖4示出存儲陣列400的一段的示例性實施方式，其可以是存儲單元的大型存儲陣 列的一部分。在圖4中，存儲陣列400包括被以兩行(行〇，行1)和四列(COLo，COLi，C0L n-1，C0Ln) 布置的八個存儲單元402a-402h。根據(jù)本公開的存儲結(jié)構(gòu)，存儲單元402a到402h中的每個還 被以相同的行和以鄰接的列布置為大量的成對的相鄰的存儲單元404a到404d，每對相鄰的 存儲單元包括在該相鄰的一對的存儲單元中的存儲單元之間的單個共用的源極線（SSLo， SSLn) 〇
[0033] 存儲單元402a_402h中的每個可以結(jié)構(gòu)上相當于以上描述的存儲單元300,存儲單 元402a-402h中的每個包括存儲晶體管406和選擇晶體管408。存儲晶體管406中的每個包括 耦合到位線(BLo到BL n)的漏極、耦合到選擇晶體管408的漏極并且通過選擇晶體管耦合到單 個共用的源極線(SSL0至SSLn)的源極，其中指數(shù)是偶數(shù)）。每個存儲晶體管還包括耦合到存 儲器線(ML0，ML1)的控制柵極。選擇晶體管408包括耦合到共用的源極線的源極以及耦合到 字線(WL0，WL1)的柵極。
[0034] 圖5A中示出了框圖，其示出了包括具有單個共用的源極線(SSL0)的一對相鄰的存 儲單元(存儲單元502和存儲單元504)的存儲陣列500的一部分的俯視圖。參考圖5A，見到的 是，每個存儲單元(502和504)包括在基底510的表面中形成的擴散區(qū)506、508(在基底510的 表面中形成有源元件(諸如以上描述的2T存儲單元的存儲晶體管和選擇晶體管））、由在單 個列中的所有存儲單元共用的位線(BLO或BL1)以及單個共用的源極線（SSLO)。另外，每個 存儲單元還包括由單個行中的所有存儲單元共用的字線(WL)和存儲器線(ML)。
[0035] 圖5B是示出了圖5A的一對相鄰的存儲單元500中的存儲單元502中的一個的截面 圖的框圖。一般來說，如圖5B中所示，存儲單元502具有2T架構(gòu)或存儲結(jié)構(gòu)，并包括在基底 510中的阱516中形成的存儲晶體管512和選擇晶體管514。存儲晶體管512包括在源極/漏極 擴散區(qū)（S/D520)中形成的漏極518和源極，源極/漏極擴散區(qū)（S/D 520)還形成選擇晶體管 514的漏極。存儲晶體管512的漏極518通過延伸通過下部或第一層間介電（ILD)層（524)的 下部或第一過孔522,由圖案化的第一金屬層形成的島狀物或墊526以及延伸通過上部或第 二層間介電（ILD)層(530)的上部或第二過孔528耦合到位線(BL0)。位線(BL0)由覆蓋第二 ILD層530的圖案化的第二金屬層形成。
[0036] 選擇晶體管514包括直接耦合到共用的源極線（SSL0)的源極532、以及通過選擇晶 體管耦合到共用的源極線的存儲晶體管512。存儲晶體管512和選擇晶體管514兩者通過阱 516共用共同的基底連接(SUB)并且分別通過延伸通過另一個層間介電層（ILD)534的過孔 (圖5B的截面圖中未示出）耦合到存儲器線(ML)和字線(WL)。共用的源極線（SSL0)還由沉積 在第一 ILD層524之上的圖案化的第一金屬層形成，并且通過下部第三過孔538與選擇晶體 管514的源極536電接觸。
[0037]再次參考圖5A，在具有本公開的2T架構(gòu)的存儲結(jié)構(gòu)中，每個存儲單元502、504的寬 度(W)以及在一行存儲陣列中的存儲單元之間的間隔或間距是基于共用的源極線（SSL0)的 半寬度(a/2)、墊526的寬度(c)、在共用的源極線和墊之間的第一間隔（b)以及在墊和耦合 到相鄰的一對存儲單元中的存儲單元的位線(BLhD)的墊之間的第二半間隔(d/2)的。一般 來說，墊526的寬度(c)大體上等于共用的源極線(SSL0)的寬度(a)、在共用的源極線與墊之 間的間隔(b)或與其相同，并且在相鄰的成對的存儲單元中的各個墊之間的間隔（d)大體上 等于共用的源極線的寬度的從一倍到兩倍。然而，不同于以上參照圖2A和圖2B描述的常規(guī) 2T存儲結(jié)構(gòu)，因為源極線(SSL0)被在成對的相鄰的存儲單元502、504之間共用，所以每個存 儲單元的寬度減少了至少以下各項的總和:共用的源極線(SSL0)的寬度(a)的大約一半（1/ 2)以及在源極線與墊之間的間隔的大約一半（1/2);或者減少了具有專用源極線的常規(guī)存 儲單元的寬度的大約25%。
[0038]在一個實施方式中，在共用的源極線(SSL0和SSL1)與墊526之間的間隔(b)大體上 等于共用的源極線之一(SSL0或SSL1)的寬度(a)，墊的寬度(c)大體上等于共用的源極線之 一（SSL0或SSL1)，并且每個存儲單元502、504的寬度(W)大體上等于以下各項之和:共用的 源極線（SSL0或SSL1)的寬度(a)的（1/2)、墊的寬度(c)、共用的源極線和墊之間的間隔(b)、 以及在兩個墊之間的間隔(d)的（1/2);或者每個存儲單元502、504的寬度(W)是共用的源極 線(SSL0或SSL1)的寬度(a)的大約三(3)倍。共用的源極線的寬度可以是從大約40納米(nm) 到大約100納米（nm)，因此每個存儲單元可以在列的方向上或列的寬度上具有（從大約 120nm到大約300nm的）平均寬度或有效寬度。
[0039]再次參考圖5B，在此實施方式中，存儲晶體管512是S0N0S型非易失性存儲晶體管， 并且還包括在基底510中的溝道540之上形成的S0N0S柵疊層。柵疊層包括氧化物隧道介電 層542、氮化物或氮氧化物電荷捕獲層544、頂部、阻擋氧化物層546以及由多晶硅（多晶硅 (poly))或金屬層形成的控制柵極548。雖然未在圖5B中示出，然而應(yīng)當理解的是，如圖3和 圖4中示意性示出的，存儲晶體管512的控制柵極536通過延伸通過第二ILD層530的過孔或 垂直接觸件電耦合到存儲器線(ML)。
[0040] 當控制柵極548被適當偏壓時，來自存儲晶體管512的漏極518和源極(S/D)520的 電子被通過隧道介電層542注入或隧穿，并且在電荷捕獲層544中被捕獲。通過其電荷被注 入的機制可以包括福勒-諾德海姆(Fowler-Nordheim)(FN)隧穿以及熱載流子注入兩者。被 在電荷捕獲層544中捕獲的電荷引起在漏極和源極之間的能量勢皇，提高了接通使得設(shè)備 處于"被編程"狀態(tài)的S0N0S型存儲晶體管512所必需的閾值電壓V T。S0N0S型存儲晶體管512 可被"擦除"，或者通過在控制柵極548上施加相反的偏壓，被捕獲的電荷被移除并且被用空 穴來代替。
[0041] 在另一個實施方式中，非易失性電荷捕獲半導(dǎo)體設(shè)備可以是浮柵MOS(FGMOS)場效 應(yīng)晶體管。一般來說，F(xiàn)GM0S型存儲晶體管在結(jié)構(gòu)上類似于以上描述的S0N0S型存儲晶體管， 主要區(qū)別在于FGM0S型存儲晶體管包括多晶硅(多晶硅)浮柵，其電容性地耦合到設(shè)備的輸 入端而不是氮化物或氮氧化物電荷捕獲層。因此，F(xiàn)GM0S型存儲晶體管還可以被參考圖5B來 描述。參考圖5B，F(xiàn)GM0S柵疊層包括隧道介電層542、浮柵層544、阻擋氧化物或頂部介電層 546以及充當控制柵極548的多晶硅或金屬層。
[0042]類似于以上描述的S0N0S型存儲晶體管