1.一種基于stt-mram的nand?flash控制器架構(gòu)，其特征在于：包括nand?flash控制器、主機(jī)接口、nand?flash接口，所述nand?flash控制器分別與所述主機(jī)接口、nand?flash接口連接；
2.根據(jù)權(quán)利要求1所述的基于stt-mram的nand?flash控制器架構(gòu)，其特征在于：所述nand?flash控制器還包括命令解析模塊、時(shí)序控制模塊，所述命令解析模塊和時(shí)序控制模塊分別包含一個(gè)狀態(tài)機(jī)；所述命令解析模塊中的狀態(tài)機(jī)解釋來(lái)自主機(jī)的命令，并將控制信號(hào)傳遞給所述時(shí)序控制模塊；所述時(shí)序控制模塊中的狀態(tài)機(jī)根據(jù)接收到的所述控制信號(hào)生成所有必要的控制信號(hào)，以便nand?flash執(zhí)行具有嚴(yán)格時(shí)序要求的重復(fù)任務(wù)。
3.根據(jù)權(quán)利要求2所述的基于stt-mram的nand?flash控制器架構(gòu)，其特征在于：所述nand?flash控制器還包括地址計(jì)數(shù)模塊，所述地址計(jì)數(shù)模塊根據(jù)所述命令解析模塊中的狀態(tài)機(jī)生成數(shù)據(jù)緩沖所需的地址控制信號(hào)，判斷數(shù)據(jù)的操作完成情況。
4.根據(jù)權(quán)利要求1所述的基于stt-mram的nand?flash控制器架構(gòu)，其特征在于：所述nand?flash控制器還包括ecc校驗(yàn)碼生成模塊、ecc校驗(yàn)碼檢測(cè)模塊，所述ecc校驗(yàn)碼生成模塊在頁(yè)編程操作期間生成ecc校驗(yàn)碼并將ecc校驗(yàn)碼存儲(chǔ)在nand?flash的oob區(qū)域中，所述ecc校驗(yàn)碼檢測(cè)模塊在主機(jī)進(jìn)行讀取操作期間利用nand?flash中的ecc校驗(yàn)碼檢測(cè)數(shù)據(jù)中的錯(cuò)誤。
5.根據(jù)權(quán)利要求1所述的基于stt-mram的nand?flash控制器架構(gòu)，其特征在于：所述雙口stt-mram緩存模塊為雙端口ram。
6.根據(jù)權(quán)利要求1所述的基于stt-mram的nand?flash控制器架構(gòu)，其特征在于：所述主機(jī)接口的引腳設(shè)置包括：
7.根據(jù)權(quán)利要求1所述的基于stt-mram的nand?flash控制器架構(gòu)，其特征在于：所述nand?flash接口的引腳設(shè)置包括：
8.一種基于stt-mram的nand?flash緩存方法，其特征在于：在權(quán)利要求1-7任一項(xiàng)所述的基于stt-mram的nand?flash控制器架構(gòu)下，將stt-mram緩存按存儲(chǔ)器地址分出ftl映射表存儲(chǔ)區(qū)、日志區(qū)、數(shù)據(jù)緩存區(qū)；
9.根據(jù)權(quán)利要求8所述的基于stt-mram的nand?flash緩存方法，其特征在于：還包括元數(shù)據(jù)日志操作流程，所述元數(shù)據(jù)日志操作流程包括：
10.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，其特征在于：該計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)如權(quán)利要求8或9所述的基于stt-mram的nand?flash緩存方法。