專利名稱：具有ecc功能的半導(dǎo)體存儲設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲設(shè)備。具體地說，本發(fā)明涉及具有ECC功能的半導(dǎo)體存儲設(shè)備。
背景技術(shù)：
已知在諸如DRAM的半導(dǎo)體存儲設(shè)備上安裝的ECC(糾錯碼)電路。ECC電路不僅能檢測出存儲器錯誤，而且能指明數(shù)據(jù)中錯誤的位置(位)，并且將其糾正成正確的值。具體而言，在寫入數(shù)據(jù)時，ECC電路為數(shù)據(jù)計算出被稱作“糾錯碼(ECC)”的信息。計算出的ECC被存儲于存儲空間中。然后，當(dāng)讀出數(shù)據(jù)時，ECC電路參考預(yù)先計算出的ECC來檢測并糾正讀出數(shù)據(jù)的錯誤。
計算ECC所需的寫入數(shù)據(jù)的數(shù)據(jù)寬度是預(yù)先確定的。例如，當(dāng)數(shù)據(jù)總線寬度是64位時，為64位的寫入數(shù)據(jù)計算出一個ECC。計算的ECC的位數(shù)由預(yù)定算法來確定。在這種情況下，該位數(shù)為8位。因此，當(dāng)寫入256位的數(shù)據(jù)時，計算的4個ECC的總位數(shù)為32位。
根據(jù)該算法，隨著寫入數(shù)據(jù)的寬度的增加，計算出的ECC的位數(shù)呈緩慢增加趨勢。日本未決公開專利申請JP-A-Heisei，11-102326公開了一種利用該趨勢來抑制ECC增加的技術(shù)。根據(jù)該技術(shù)，以執(zhí)行突發(fā)寫入的數(shù)據(jù)為單位計算一個ECC。例如，當(dāng)數(shù)據(jù)總線寬度是64位，突發(fā)長度是4時，為256位的數(shù)據(jù)計算一個ECC。在這種情況下，計算出的ECC的位數(shù)是9位，從總體上降低了ECC占用的存儲空間。
我們現(xiàn)在已經(jīng)發(fā)現(xiàn)了如下事實。本發(fā)明人已經(jīng)關(guān)注到了以下方面。在ECC電路中，用于計算ECC的數(shù)據(jù)寬度被預(yù)先確定，例如，該預(yù)定數(shù)據(jù)寬度是64位。但是，例如，為系統(tǒng)方便可能只寫入1個字節(jié)的數(shù)據(jù)(字節(jié)寫入)。在下文中，在這種預(yù)定數(shù)據(jù)寬度下的數(shù)據(jù)寫入被稱為“部分寫入”。盡管在上面提及的JP-A-Heisei，11-102326中公開的技術(shù)能夠通過在計算ECC時將數(shù)據(jù)整合到一起來減少ECC，但是該技術(shù)卻不能處理部分寫入。

發(fā)明內(nèi)容
為了實現(xiàn)本發(fā)明的一個方面，本發(fā)明提供一種半導(dǎo)體存儲設(shè)備，其包括存儲單元陣列；ECC(糾錯碼)電路，用于為寫入存儲單元陣列中的寫入數(shù)據(jù)計算糾錯碼；以及判定電路，用于當(dāng)寫入數(shù)據(jù)的數(shù)據(jù)寬度小于預(yù)定數(shù)據(jù)寬度時，使ECC電路無效。
在本發(fā)明中，當(dāng)寫入數(shù)據(jù)的數(shù)據(jù)寬度小于預(yù)定數(shù)據(jù)寬度時，使ECC電路無效。因此，即使數(shù)據(jù)寬度小于預(yù)定數(shù)據(jù)寬度的數(shù)據(jù)被包括在要寫入存儲單元陣列中的數(shù)據(jù)之中，也能夠從總體上降低了用于數(shù)據(jù)寫入處理的時間。也就是說，能夠從整體上增加數(shù)據(jù)寫入處理的速度。
根據(jù)本發(fā)明的半導(dǎo)體存儲設(shè)備能夠處理部分寫入。而且，從整體上增加了該半導(dǎo)體存儲設(shè)備的操作速度。


本發(fā)明的上述和其他目的、優(yōu)點和特征，在結(jié)合附圖的以下描述中將更加清楚，其中圖1是示出了在本發(fā)明的實施例中當(dāng)產(chǎn)生有效信號ENB時半導(dǎo)體存儲設(shè)備的結(jié)構(gòu)的框圖；圖2是示出了在本發(fā)明的實施例中當(dāng)產(chǎn)生無效信號DIS時半導(dǎo)體存儲設(shè)備的結(jié)構(gòu)的框圖；圖3是示出了根據(jù)本實施例的判定電路的例子的框圖；圖4是示出了根據(jù)本實施例的部分寫入的例子的示意圖；圖5是示出了根據(jù)本實施例的判定電路的另一個例子的框圖；以及圖6是用于解釋本發(fā)明的效果的時序圖。
具體實施例方式
現(xiàn)在，將參考說明性實施例在此描述本發(fā)明。本領(lǐng)域技術(shù)人員將認識到，使用本發(fā)明的講解能實現(xiàn)許多可選實施例，并且本發(fā)明不僅僅局限于為解釋目的而示出的這些實施例。
下面將參照附圖描述根據(jù)本發(fā)明的半導(dǎo)體存儲設(shè)備的實施例。根據(jù)本發(fā)明的半導(dǎo)體存儲設(shè)備具有ECC電路。
1.結(jié)構(gòu)和功能首先，將參考圖1來描述根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲設(shè)備的結(jié)構(gòu)和功能。在下面的描述中，假定數(shù)據(jù)總線寬度是32位。
主單元陣列10是用于儲存從存儲器外部提供的數(shù)據(jù)的存儲區(qū)，并且具有以陣列形狀排列的多個元存儲單元。R/W放大器12將寫入數(shù)據(jù)DW寫入到由地址信號ADD指定的寫地址中，或者將讀出數(shù)據(jù)DR從由地址信號ADD指定的讀地址中讀出。例如，將32位的寫入數(shù)據(jù)DW寫入到由地址A1指定的塊11a至11d中。假定塊11a至11d能夠分別存儲1個字節(jié)(8位)的數(shù)據(jù)。
ECC電路20包括ECC編碼電路21和ECC解碼電路22。ECC編碼電路21為一個寫入數(shù)據(jù)DW計算一個ECC(奇偶性)。計算ECC所需要的數(shù)據(jù)寬度是預(yù)先確定的。在該例子中，假定預(yù)定數(shù)據(jù)寬度是“32位”。由ECC編碼電路21計算的ECC與寫地址相關(guān)地被存儲在后面描述的ECC單元陣列30中。另一方面，ECC解碼電路22接收從讀地址讀出的讀出數(shù)據(jù)DR和來自ECC單元陣列30的與讀地址有關(guān)的ECC。ECC解碼電路22使用接收到的ECC來檢查讀出數(shù)據(jù)DR中是否出現(xiàn)位錯誤。當(dāng)檢測到錯誤時，ECC解碼電路22對位錯誤進行糾正。在錯誤檢測/糾正處理之后，讀出數(shù)據(jù)DR作為輸出數(shù)據(jù)Dout被輸出到外部。
ECC單元陣列30是用于存儲由ECC電路20計算出的ECC的存儲區(qū)。R/W放大器32將ECC寫入到由地址信號ADD指定的區(qū)域中，或者從該區(qū)域中讀出ECC。例如，當(dāng)一定寫入數(shù)據(jù)DW被寫入到上述塊11a至11d中時，為寫入數(shù)據(jù)DW計算出的ECC被存儲在與地址A1相對應(yīng)的塊31中。當(dāng)讀出數(shù)據(jù)DR被從塊11a至11d中讀出時，還從塊31中讀出ECC。
如上所述，ECC電路20用于根據(jù)32位的寫入數(shù)據(jù)DW來計算一個ECC。但是，為系統(tǒng)方便可以僅寫入小于32位的寫入數(shù)據(jù)DW。作為例子，已知“字節(jié)寫入”，其中僅重新寫入1個字節(jié)(8位)的數(shù)據(jù)。例如，雖然諸如圖像數(shù)據(jù)的大數(shù)據(jù)以32位為單位被寫入，但是通過字節(jié)寫入來重新寫入由應(yīng)用軟件使用的變量等。在下文中，當(dāng)包括字節(jié)寫入的寫入數(shù)據(jù)DW的數(shù)據(jù)寬度小于32位時，該寫入被稱為“部分寫入”。
根據(jù)本實施例，當(dāng)執(zhí)行部分寫入時，停止ECC功能。也就是說，當(dāng)執(zhí)行部分寫入時，ECC電路20無效。因此，在根據(jù)本實施例的半導(dǎo)體存儲設(shè)備中提供判定電路40。判定電路40是用于確定ECC電路20是有效還是無效的電路。判定電路40能夠基于命令信號CMD來確定ECC電路20是否有效還是無效。具體而言，如果命令信號CMD表示“部分寫入”，則ECC電路20只需要是無效的。而且，當(dāng)執(zhí)行部分寫入時，判定電路40產(chǎn)生“無效信息”。該無效信息表示ECC電路20由于部分寫入而無效，并且表示與執(zhí)行部分寫入的地址有關(guān)的ECC變成無效的。為了保持該無效信息，判定電路40包括無效信息存儲區(qū)41。
2.普通寫入/讀出將參考圖1描述普通寫入操作和讀出操作。在該情況下，寫入到主單元陣列10中的寫入數(shù)據(jù)DW的數(shù)據(jù)寬度滿足預(yù)定位數(shù)(32位)。由于命令信號CMD沒有顯示“部分寫入”，所以判定電路40向ECC電路20輸出使能信號ENB，用于激活ECC電路20?？梢哉f使能信號ENB是表示ECC電路有效的“有效信號”。ECC電路20響應(yīng)于該使能信號ENB而正常地操作。也就是說，ECC編碼電路21為寫入數(shù)據(jù)DW計算一個ECC。當(dāng)寫入數(shù)據(jù)DW被寫入到由地址A1指定的塊11a至11d中時，計算出的ECC被寫入到與地址A1有關(guān)的塊31中。由于ECC電路20不是無效的，所以判定電路40不需要保持與地址A1有關(guān)的無效信息。
然后，考慮從由相同地址A1指定的塊11a至11d讀出數(shù)據(jù)的情況。通過參考地址信號ADD，判定電路40檢測到不存在與地址A1有關(guān)的無效信息。在這種情況下，由于不需要使ECC電路20無效，所以判定電路40產(chǎn)生使能信號ENB。ECC電路20響應(yīng)于該使能信號ENB而正常地操作。而且，響應(yīng)于使能信號ENB，開關(guān)50將從地址A1讀出的讀出數(shù)據(jù)DR傳送至ECC解碼電路22。ECC解碼電路22接收讀出數(shù)據(jù)DR和從ECC單元陣列30的塊31中讀出的ECC。利用接收到的ECC，ECC解碼電路22對讀出數(shù)據(jù)DR進行錯誤檢測/糾正處理。在錯誤檢測/糾正處理之后，讀出數(shù)據(jù)DR作為輸出數(shù)據(jù)Dout被輸出到外部。
3.部分寫入/讀出接下來，參考圖2來描述部分寫入操作和之后的讀出操作。作為例子，考慮1個字節(jié)的寫入數(shù)據(jù)DW被字節(jié)寫入到由地址A1指定的塊11a中的情況。在該情況中，寫入數(shù)據(jù)DW的數(shù)據(jù)寬度不滿足預(yù)定位數(shù)(32位)。因此，ECC電路20無法按原樣生成ECC。在此，雖然考慮通過填充某種數(shù)據(jù)以滿足預(yù)定位數(shù)來計算一個ECC，但根據(jù)本發(fā)明，ECC電路20被無效并且ECC的計算處理被跳過。
判定電路40可以通過表示“字節(jié)寫入”的命令信號CMD來檢測出執(zhí)行部分寫入。在該情況下，判定電路40向ECC電路20輸出“無效信號DIS”，用于使ECC電路20無效。ECC電路20被無效信號DIS無效，并且ECC功能被停止。也就是說，ECC編碼電路21跳過了ECC的計算處理，并且不會新計算與地址A1有關(guān)的ECC。因此，存儲在與地址A1相對應(yīng)的塊31中的ECC不被新更新，僅僅寫入數(shù)據(jù)DW被字節(jié)寫入到塊11a中。由于與地址A1對應(yīng)的ECC沒有更新，所以該ECC不具有任何意義。由于該ECC不能用在讀出操作中，所以有必要保持表示ECC無效的信息。因此，判定兩路40將與地址A1有關(guān)的無效信息存儲在無效信息存儲區(qū)41中。
然后，考慮從由相同地址A1指定的塊11a至11d讀出數(shù)據(jù)的情況。判定電路40參考地址信號ADD，以檢測出在無效信息存儲區(qū)41中存儲有與地址A1有關(guān)的無效信息。由此，判定電路40識別出與地址A1有關(guān)的ECC已經(jīng)是無效的。由于不能執(zhí)行ECC電路20的錯誤檢測/糾正處理，所以判定電路40用無效信息來產(chǎn)生無效信號DIS。
通過該無效信號DIS使ECC電路20無效。也就是說，響應(yīng)于該無效信號DIS，ECC電路20跳過了讀出數(shù)據(jù)DR的錯誤檢測/糾正處理。這時，當(dāng)其響應(yīng)于無效信號DIS時，開關(guān)50將從地址A1讀出的讀出數(shù)據(jù)DR輸出到外部，作為輸出數(shù)據(jù)Dout。也就是說，讀出數(shù)據(jù)DR不經(jīng)過ECC電路20就被輸出到外部。該開關(guān)50可以被認為是ECC電路20的一部分。無效的ECC可以從ECC單元陣列30的塊31被讀出，也可以不被讀出。
4.判定電路40用于實現(xiàn)上述處理的判定電路40的例子包括如下。
圖3所示的判定電路40包括標(biāo)記單元陣列60和控制器63。標(biāo)志單元陣列60是用于存儲表示ECC是有效還是無效的標(biāo)記的存儲區(qū)，并且是與主單元陣列10或ECC單元陣列30相同的存儲單元陣列的一部分。該標(biāo)記包括表示ECC有效的有效標(biāo)記F0和表示ECC無效的無效標(biāo)記F1。R/W放大器62基于地址信號ADD向標(biāo)記單元陣列60寫入標(biāo)記或者讀出標(biāo)記。
控制器63基于命令信號CMD確定是否執(zhí)行部分寫入。當(dāng)命令信號CMD不表示“部分寫入”而是表示“普通寫入”時，控制器63輸出使能信號(有效信號)ENB至ECC電路20。在該情況中，ECC電路20計算出一定ECC，并將計算出的ECC寫入到與由地址信號ADD表示的地址有關(guān)的塊31中。同時，表示ECC有效的有效標(biāo)記F0被記錄到與由地址信號ADD表示的地址有關(guān)的標(biāo)記單元61中。例如，有效標(biāo)記F0的值為“0”。
另一方面，當(dāng)命令信號CMD表示諸如字節(jié)寫入的“部分寫入”時，控制器63輸出無效信號DIS至ECC電路20。在該情況中，不計算ECC并且也不寫入ECC。然而，表示ECC無效的無效標(biāo)記F1被記錄到與由地址信號ADD表示的地址有關(guān)的標(biāo)記單元61中。例如，無效標(biāo)記F1的值為“1”。該無效標(biāo)記F1對應(yīng)于上述無效信息，標(biāo)記單元陣列60對應(yīng)于無效信息存儲區(qū)41。
在讀出數(shù)據(jù)時，R/W放大器62從與由地址信號ADD表示的地址有關(guān)的標(biāo)記單元61中讀出標(biāo)記。如果讀出的標(biāo)記為有效標(biāo)記F0，則對應(yīng)于該地址的ECC是有效的。因此，標(biāo)記F0按原樣被傳送到ECC電路20，作為有效信號ENB。另一方面，如果讀出的標(biāo)記為無效標(biāo)記F1，則對應(yīng)于該地址的ECC是無效的。因此，無效標(biāo)記F1按原樣被傳送到ECC電路20，作為無效信號DIS。
圖4示出了對標(biāo)記進行重新寫入的例子。首先，通過普通寫入，將寫入數(shù)據(jù)Da至Dd(32位)寫入到主單元陣列10中的由地址A1指定的塊11a至11d中。ECC(E16位)被寫入到ECC單元陣列30中的與地址A1有關(guān)的塊31中。有效標(biāo)記F0(1位)被寫入到標(biāo)記單元陣列60中的與地址A1有關(guān)的標(biāo)記單元61中。
接著，假設(shè)對塊11a進行字節(jié)寫入。這時，塊11a的數(shù)據(jù)Da被重新寫入數(shù)據(jù)DA(8位)，標(biāo)記單元61的標(biāo)記由有效標(biāo)記F0被重新寫入無效標(biāo)記F1。由于不計算ECC，所以ECC仍為E1。在此，存儲在塊11a到11d中的數(shù)據(jù)DA，Db，Dc，Dd的ECC必須是不再與E1不同的值。也就是說，記錄在與地址A1有關(guān)的塊31中的ECC是無效的。標(biāo)記單元61中記錄的無效標(biāo)記F1表示該情況。
上述有效標(biāo)記F0或是無效標(biāo)記F1也可以被認為是給ECC新加的位。也就是說，在圖3和4的例子中，可以說使用“具有標(biāo)記的ECC”取代“普通ECC”。當(dāng)執(zhí)行部分寫入時，可以說只更新了標(biāo)記。
而且，圖5示出了判定電路40的另一個例子。圖5所示的判定電路40包括地址存儲區(qū)70、比較器71和控制器72。執(zhí)行部分寫入的地址被存儲在地址存儲區(qū)70中?？刂破?2基于命令信號CMD來確定是否執(zhí)行部分寫入。當(dāng)命令信號CMD不是“部分寫入”而是“普通寫入”時，控制器72輸出使能信號(有效信號)ENB至ECC電路20。不在地址存儲區(qū)70中進行任何存儲。
另一方面，當(dāng)命令信號CMD表示諸如字節(jié)寫入的“部分寫入”時，控制器72輸出無效信號DIS至ECC電路20。由此，使ECC電路20無效?？刂破?2將由寫地址信號ADDW表示的地址信息存到地址存儲區(qū)70中。地址信息表示其中ECC無效的地址本身，并且對應(yīng)于上述無效信息。而且，地址存儲區(qū)70對應(yīng)于上述無效信息存儲區(qū)41。
在讀出數(shù)據(jù)時，表示讀出目標(biāo)的讀地址信號ADDR被輸入到比較器71中。比較器71對由讀地址信號表示的讀地址和存儲在地址存儲區(qū)70中的無效地址進行比較。當(dāng)讀地址和無效地址不一致時，讀地址的ECC有效。因此，比較器71的輸出(例如，“0”)按原樣被作為有效信號ENB輸出。另一方面，當(dāng)讀地址和無效地址一致時，讀地址的ECC無效。因此，比較器71的輸出(例如，“1”)按原樣被作為無效信號DIS輸出。
圖5所示的例子抑制了存儲空間的消耗。但是，在讀出數(shù)據(jù)時需要比較器71進行地址比較操作。然而，直到讀出數(shù)據(jù)DR被輸入到ECC電路20才需要確定是否應(yīng)該產(chǎn)生無效信號DIS。因此，比較器71的地址比較僅需在與R/W放大器12(見圖1)進行數(shù)據(jù)讀出操作的同時進行。不會產(chǎn)生由于地址比較操作引起的處理時間的延遲。
5.效果如上所述，根據(jù)本發(fā)明，當(dāng)寫入數(shù)據(jù)DW不滿足預(yù)定位數(shù)時，ECC計算處理被省略。作為比較，假定在部分寫入時也產(chǎn)生ECC。例如，如下所示，考慮通過填充數(shù)據(jù)以滿足預(yù)定位數(shù)來計算一個ECC。參考圖4，當(dāng)執(zhí)行字節(jié)寫入時，數(shù)據(jù)Da至Dd一次性從塊11a至11d讀出(虛擬讀出處理)，并且僅數(shù)據(jù)Da被1字節(jié)的寫入數(shù)據(jù)DA替換。為32位的數(shù)據(jù)“DA、Db、Dc、Dd”計算一個ECC。然后，在32位的數(shù)據(jù)“DA、Db、Dc、Dd”被寫入到塊11a至11d中的情況下，計算出的新ECC被寫入到塊31中。因此，通過虛擬讀出處理也可以在字節(jié)寫入中產(chǎn)生有效的ECC。
圖6示出了根據(jù)本發(fā)明的處理(ECC暫時無效)和虛擬讀出處理的比較。假設(shè)在任何處理中的普通寫入都需要3個周期。在寫入控制中，與普通寫入不同的字節(jié)寫入被看作“中斷”。當(dāng)在字節(jié)寫入中執(zhí)行虛擬讀出處理時，對于虛擬讀出處理寫入時間會增加。例如，字節(jié)寫入需要6個周期。另一方面，由于根據(jù)本發(fā)明不執(zhí)行ECC處理，所以與普通寫入的周期相同的3個周期足夠了。因此，與執(zhí)行虛擬讀出處理的情況比較，存儲操作變?yōu)楦咚?。也就是說，根據(jù)本發(fā)明，性能得到了提高。而且，也沒有必要改變正常操作和字節(jié)寫入中的寫入周期。也就是說，寫入周期可以被一致地設(shè)定，而不依賴于寫入數(shù)據(jù)DW的數(shù)據(jù)寬度。由于不需要對應(yīng)于中斷的特殊周期控制，所以簡化了周期控制。
如上所述，根據(jù)本發(fā)明的半導(dǎo)體存儲設(shè)備，提高了性能，并且提高了周期的可控性。
省略了ECC處理對存儲器可靠性的影響的論據(jù)如下。通常，諸如圖像數(shù)據(jù)和聲音數(shù)據(jù)的大數(shù)據(jù)通過普通寫入來處理(在上述例子中，每32位進行處理)。另一方面，由字節(jié)寫入處理的數(shù)據(jù)經(jīng)常是由應(yīng)用軟件使用的變量等。因此，考慮到執(zhí)行字節(jié)寫入的區(qū)域充分地小于執(zhí)行普通寫入的區(qū)域?？梢哉f可靠性惡化的惡化單元例如是256M中的幾位。因此，執(zhí)行字節(jié)寫入的區(qū)域中包含惡化單元的概率被認為非常小。因此，基于概率理論的觀點，認為即使在字節(jié)寫入中省略了ECC處理，存儲可靠性也不會有實質(zhì)性的降低。
而且，雖然執(zhí)行字節(jié)寫入的區(qū)域小，但是由應(yīng)用軟件使用的變量對系統(tǒng)很重要，并且要經(jīng)常地被重新寫入。這意味著字節(jié)寫入引起的中斷會頻繁地發(fā)生。因為中斷頻繁發(fā)生，所以本發(fā)明的效果，也就是說，性能和周期可控性的改善，變得很顯著(見圖6)?？梢哉f當(dāng)字節(jié)寫入頻繁進行時，省略ECC處理的優(yōu)點是巨大的，雖然執(zhí)行字節(jié)寫入的區(qū)域小。
根據(jù)本發(fā)明的半導(dǎo)體存儲設(shè)備可以處理部分寫入。而且，從整體上增加了該半導(dǎo)體設(shè)備的操作速度。
顯然，本發(fā)明不局限于上述實施例，在不偏離本發(fā)明的范圍和精神的情況下可以進行修改和改變。
權(quán)利要求
1.一種半導(dǎo)體存儲設(shè)備，包括存儲單元陣列；ECC(糾誤碼)電路，用于計算要寫入到所述存儲單元陣列中的寫入數(shù)據(jù)的糾錯碼；以及判定電路，用于當(dāng)所述寫入數(shù)據(jù)的數(shù)據(jù)寬度小于預(yù)定數(shù)據(jù)寬度時，使所述ECC電路無效。
2.根據(jù)權(quán)利要求1的半導(dǎo)體存儲設(shè)備，其中所述預(yù)定數(shù)據(jù)寬度是所述ECC電路計算所述糾錯碼所需的數(shù)據(jù)寬度。
3.根據(jù)權(quán)利要求1的半導(dǎo)體存儲設(shè)備，其中當(dāng)被無效時，所述ECC電路跳過所述糾錯碼的所述計算。
4.根據(jù)權(quán)利要求1的半導(dǎo)體存儲設(shè)備，其中數(shù)據(jù)寬度小于所述預(yù)定數(shù)據(jù)寬度的所述寫入數(shù)據(jù)被寫入到所述存儲單元陣列的第一地址中，并且所述判定電路保持與所述第一地址有關(guān)的無效信息。
5.根據(jù)權(quán)利要求4的半導(dǎo)體存儲設(shè)備，其中當(dāng)讀出處理中訪問所述第一地址時，所述判定電路基于所述無效信息來輸出使所述ECC電路無效的無效信號。
6.根據(jù)權(quán)利要求5的半導(dǎo)體存儲設(shè)備，其中響應(yīng)于所述無效信號，所述ECC電路跳過對從所述第一地址中讀出的讀出數(shù)據(jù)的錯誤檢測和糾正處理。
7.根據(jù)權(quán)利要求5的半導(dǎo)體存儲設(shè)備，其中從所述第一地址讀出的讀出數(shù)據(jù)被輸出到外部而不通過所述ECC電路。
8.根據(jù)權(quán)利要求5至7中的任何一個的半導(dǎo)體存儲設(shè)備，其中所述判定電路包括標(biāo)記單元陣列，用于存儲表示所述糾錯碼是有效和無效之一的標(biāo)記，其中當(dāng)所述寫入數(shù)據(jù)的所述數(shù)據(jù)寬度小于所述預(yù)定數(shù)據(jù)寬度時，所述判定電路將所述無效標(biāo)記作為所述無效信息儲存在所述標(biāo)記單元陣列中，并且其中當(dāng)在讀出處理中訪問所述第一地址時，所述判定電路從所述標(biāo)記單元陣列讀出所述無效標(biāo)記并且將所述讀出無效標(biāo)記作為所述無效信息輸出。
9.根據(jù)權(quán)利要求5至7中的任何一個的半導(dǎo)體存儲設(shè)備，其中所述判定電路包括地址存儲部件，用于存儲表示所述第一地址的地址信息作為所述無效信息，以及比較器，用于比較由所述地址信息表示的所述第一地址和讀出目標(biāo)地址，其中當(dāng)所述讀出目標(biāo)地址和所述第一地址一致時，所述比較器產(chǎn)生所述無效信號。
10.根據(jù)權(quán)利要求9的半導(dǎo)體存儲設(shè)備，還包括讀出電路，用于從所述存儲單元陣列讀出存儲在所述讀出目標(biāo)地址中的數(shù)據(jù)，其中所述比較器與所述讀出電路的操作并行地執(zhí)行所述比較。
11.根據(jù)權(quán)利要求1的半導(dǎo)體存儲設(shè)備，其中寫入所述寫入數(shù)據(jù)所需的周期是恒定的，而不依賴于所述寫入數(shù)據(jù)的數(shù)據(jù)寬度。
12.一種操作半導(dǎo)體存儲設(shè)備的方法，包括(a)ECC(糾錯碼)電路對要寫入到存儲單元陣列中的寫入數(shù)據(jù)計算糾錯碼；以及(b)當(dāng)所述寫入數(shù)據(jù)的數(shù)據(jù)寬度小于預(yù)定數(shù)據(jù)寬度時，判定電路使所述ECC電路無效，其中所述預(yù)定數(shù)據(jù)寬度是所述ECC電路計算所述糾錯碼所需的數(shù)據(jù)寬度。
13.根據(jù)權(quán)利要求12的操作半導(dǎo)體存儲設(shè)備的方法，還包括(c)在被無效時，所述ECC電路跳過所述糾錯碼的所述計算。
14.根據(jù)權(quán)利要求12或13的操作半導(dǎo)體存儲設(shè)備的方法，其中數(shù)據(jù)寬度小于所述預(yù)定數(shù)據(jù)寬度的所述寫入數(shù)據(jù)被寫入到所述存儲單元陣列的第一地址中，并且所述步驟(b)包括(b1)所述判定電路保持與所述第一地址有關(guān)的無效信息。
15.根據(jù)權(quán)利要求14的操作半導(dǎo)體存儲設(shè)備的方法，其中所述步驟(b)還包括(b2)當(dāng)在讀出處理中訪問所述第一地址時，所述判定電路基于所述無效信息輸出使所述ECC電路無效的無效信號。
16.根據(jù)權(quán)利要求15的操作半導(dǎo)體存儲設(shè)備的方法，還包括(d)響應(yīng)于所述無效信號，所述ECC電路跳過對從所述第一地址讀出的讀出數(shù)據(jù)的錯誤檢測和糾正處理。
全文摘要
半導(dǎo)體存儲設(shè)備包括存儲單元陣列(10)、ECC(糾錯碼)電路(20)和判定電路(40)。ECC電路(20)計算出要寫入存儲單元陣列(10)中的寫入數(shù)據(jù)的糾錯碼。當(dāng)寫入數(shù)據(jù)的數(shù)據(jù)寬度小于預(yù)定數(shù)據(jù)寬度時，判定電路(40)使ECC電路(20)無效。
文檔編號G11C29/42GK1963950SQ20061014465
公開日2007年5月16日 申請日期2006年11月10日 優(yōu)先權(quán)日2005年11月11日
發(fā)明者高橋弘行 申請人:恩益禧電子股份有限公司