一種新型集成電路芯片的片上電源噪聲自主調(diào)節(jié)系統(tǒng)及其調(diào)節(jié)方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種調(diào)節(jié)電源噪聲的系統(tǒng)，更確切的說(shuō)，是一種新型集成電路芯片的 片上電源噪聲自主調(diào)節(jié)系統(tǒng)及調(diào)節(jié)方法。
【背景技術(shù)】
[0002] 集成電路（integrated circuit)是一種微型電子器件或部件。采用一定的工藝， 把一個(gè)電路中所需的晶體管（所述晶體管為門電路中的主要器件）、電阻、電容和電感等元 件及布線互連一起，制作在一小塊或幾小塊半導(dǎo)體晶片或介質(zhì)基片上，然后封裝在一個(gè)管 殼內(nèi)，成為具有所需電路功能的微型結(jié)構(gòu)；其中所有元件在結(jié)構(gòu)上已組成一個(gè)整體，使電子 元件向著微小型化、低功耗、智能化和高可靠性方面邁進(jìn)了一大步。集成電路按其功能、結(jié) 構(gòu)的不同，可以分為模擬集成電路、數(shù)字集成電路和數(shù)/模混合集成電路三大類。
[0003] 對(duì)于55nm及以下工藝的集成電路芯片，往往集成著數(shù)以億計(jì)的門電路，這就使得 在芯片工作時(shí)大量的門電路會(huì)在系統(tǒng)時(shí)鐘信號(hào)的上升沿或者下降沿同時(shí)發(fā)生翻轉(zhuǎn)，在電源 網(wǎng)絡(luò)上寄生電阻和電感的影響下，會(huì)產(chǎn)生電流/電阻壓降（即IR-Drop)和同步開(kāi)關(guān)噪聲 (即Z ^ )兩種較為嚴(yán)重的電源噪聲。 ?τ
[0004] 在申請(qǐng)?zhí)?00910052451. 9,申請(qǐng)日2009年06月03日中公開(kāi)了"快速設(shè)計(jì)電源網(wǎng) 絡(luò)的方法"。在此文獻(xiàn)的圖1中公開(kāi)了電源網(wǎng)絡(luò)的示意圖。
[0005] 通常電源網(wǎng)絡(luò)中的電源噪聲的電壓峰值會(huì)達(dá)到供電電壓的20%~30%，會(huì)造成 門電路單元工作速度降低，可能引發(fā)某些延時(shí)路徑時(shí)序紊亂，功能發(fā)生故障。具體來(lái)說(shuō)就 是，門電路單元存在有一定的延時(shí)，而且門電路單元的延時(shí)與其電源電壓有密切的關(guān)系，一 般來(lái)說(shuō)，電源電壓越高，其延時(shí)越??；電源電壓越低，其延時(shí)越大。當(dāng)集成電路某個(gè)區(qū)域受到 電源噪聲的干擾時(shí)，該區(qū)域內(nèi)的門電路延時(shí)都會(huì)相應(yīng)的增加。如果某條路徑對(duì)時(shí)延敏感，BP 該條路徑的時(shí)延接近一個(gè)控制該路徑時(shí)鐘的時(shí)鐘周期，當(dāng)整條路徑因?yàn)殡娫措妷航档驮斐?時(shí)延增加超過(guò)一個(gè)時(shí)鐘周期，就會(huì)導(dǎo)致當(dāng)路徑末端的觸發(fā)器時(shí)鐘周期結(jié)束要將信號(hào)傳輸?shù)?下一條路徑時(shí)，此路徑傳輸?shù)男盘?hào)尚未到達(dá)路徑末端，致使其輸出發(fā)生錯(cuò)誤。另外，在一些 集成電路芯片中，為了達(dá)到更快的工作速度，芯片中采用閾值較低的P溝道和N溝道的金屬 氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（PM0S/NM0S)，例如在某些芯片中使用的低閾值電路單元，其閾 值電壓可以低至供電電壓的10%~15%，如果電源噪聲發(fā)生在這些單元之中，將極大的增 加電路出錯(cuò)的概率。
[0006] 由于集成電路芯片的制造工藝誤差等因素，很難單純的使用電路布線仿真軟件來(lái) 預(yù)測(cè)芯片中每個(gè)部分可能發(fā)生的電源噪聲的大小，這就需要對(duì)芯片進(jìn)行實(shí)際的測(cè)量。通常 使用的方法可以分為片外測(cè)量和片上測(cè)量?jī)煞N。片外測(cè)量不需要對(duì)芯片的布局進(jìn)行修改， 但是其局限性也比較大，主要體現(xiàn)在：
[0007] (a)難以在芯片實(shí)際工作時(shí)進(jìn)行實(shí)時(shí)測(cè)量；
[0008] (b)難以對(duì)芯片內(nèi)部的某些部位的電源噪聲進(jìn)行測(cè)量；
[0009] (C)難以在芯片實(shí)際工作時(shí)和片上其他系統(tǒng)配合以防止芯片因電源噪聲造成功能 失常。
[0010] 基于上述原因，如果需要實(shí)時(shí)監(jiān)測(cè)芯片的電源噪聲并做出相應(yīng)的處理，一個(gè)較好 的方案便是使用片上測(cè)量系統(tǒng)。片上測(cè)量系統(tǒng)的優(yōu)點(diǎn)就在于：可以在芯片實(shí)際工作時(shí)實(shí)時(shí) 監(jiān)測(cè)芯片的電源網(wǎng)絡(luò)中各個(gè)區(qū)域的電源噪聲，并可同其他系統(tǒng)配合進(jìn)行調(diào)節(jié)。
[0011] 經(jīng)過(guò)對(duì)現(xiàn)有的技術(shù)文獻(xiàn)進(jìn)行檢索發(fā)現(xiàn)，Z. Abuhamdeh等于2007年在IEEE International Test Conference (國(guó)際測(cè)試會(huì)議）發(fā)表了 "Separating temperature effects from ring-oscillator rdadings to measure true ir-drop on a chip (去除溫 度對(duì)環(huán)形振蕩器的影響來(lái)檢測(cè)片上IR-Drop噪聲）"提出通過(guò)檢測(cè)環(huán)形振蕩器的頻率的變 化來(lái)檢測(cè)電源噪聲的方法，但是這一方法只能給出一段時(shí)間內(nèi)的平均電源噪聲，并未涉及 電源噪聲的峰值。2005 年 T. Okumoto 等人在 IEEE Journal of Solid-State Circuits (固 態(tài)電路學(xué)報(bào)）上發(fā)表了 "A built-in technique for probing power-supply noise distribution within large-scale digital integrated circuits ( 一種內(nèi)置在大型集 成電路中用來(lái)檢測(cè)電源噪聲分布的技術(shù)）"，提出了在一種使用AD采樣的方法來(lái)獲取電源 瞬時(shí)噪聲的方法，通常其采樣頻率應(yīng)當(dāng)為系統(tǒng)時(shí)鐘頻率的若干倍，這就會(huì)造成較大的功耗， 同時(shí)在芯片上難以產(chǎn)生如此高的頻率。Chen-Hsiang Hsu等于2013年在International Symposium on VLSI Design, Automation and Test (國(guó)際超大規(guī)模集成電路設(shè)計(jì)，自動(dòng)化以 及測(cè)試年會(huì)）上發(fā)表了"Worst-case IR-drop monitoring with IGHz sampling rate (在 IGHz采樣速率條件下監(jiān)測(cè)IR-Drop) "，將電源噪聲的峰值轉(zhuǎn)化為脈沖波的寬度，降低了對(duì) 采樣速率的要求以及功率的損耗。

【發(fā)明內(nèi)容】

[0012] 在集成電路芯片上由于電源噪聲會(huì)造成與之相連的區(qū)域的門電路單元時(shí)延增加， 使得某些延時(shí)路徑的延時(shí)造成了輸出錯(cuò)誤，進(jìn)而引發(fā)該區(qū)域功能錯(cuò)誤或者失效。故本發(fā)明 設(shè)計(jì)了一種新型集成電路芯片的片上電源噪聲自主調(diào)節(jié)系統(tǒng)，能夠根據(jù)電源噪聲的大小實(shí) 時(shí)對(duì)延時(shí)路徑長(zhǎng)度進(jìn)行調(diào)節(jié)，避免因?yàn)殡娫丛肼曉斐陕窂捷敵鲥e(cuò)誤。本系統(tǒng)主要通過(guò)在延 時(shí)敏感路徑的門電路單元上連接調(diào)節(jié)觸發(fā)器，并與數(shù)據(jù)選擇器結(jié)合構(gòu)成延時(shí)重構(gòu)路徑；該 延時(shí)重構(gòu)路徑的時(shí)延相對(duì)較小，通過(guò)數(shù)據(jù)選擇器來(lái)選擇不同的路徑來(lái)避免發(fā)生錯(cuò)誤。本發(fā) 明設(shè)計(jì)的片上電源噪聲自主調(diào)節(jié)系統(tǒng)調(diào)節(jié)方便，對(duì)芯片的影響較小，可以用來(lái)在片上實(shí)時(shí) 調(diào)節(jié)削弱電源噪聲對(duì)芯片的影響，保證芯片正常運(yùn)行。本發(fā)明設(shè)計(jì)的片上電源噪聲自主調(diào) 節(jié)系統(tǒng)結(jié)合電源噪聲峰值測(cè)量模塊，能夠?qū)崟r(shí)調(diào)節(jié)片上容易受到電源噪聲影響的區(qū)域；同 時(shí)，也能夠避免集成電路芯片因受到較大的電源噪聲引發(fā)片上功耗異常、使得片上某些單 元功能失效或者發(fā)生錯(cuò)誤。
[0013] 本發(fā)明的一種新型集成電路芯片的片上電源噪聲自主調(diào)節(jié)系統(tǒng)，所述集成電路芯 片根據(jù)功能的不同劃分有N個(gè)區(qū)域；
[0014] 所述集成電路芯片上的電源網(wǎng)絡(luò)為所述的N個(gè)區(qū)域供電；
[0015] 所述集成電路芯片上的延時(shí)路徑是指電信號(hào)從前觸發(fā)器（IOA)進(jìn)入，經(jīng)1個(gè)或多 個(gè)串聯(lián)的門電路單元后，最后從后觸發(fā)器（10D)輸出的電信號(hào)的路徑；
[0016] 所述門電路單元包括有首門電路單元（IOB)、尾門電路單元（IOC)、以及位于首門 電路單元（IOB)與尾門電路單元（IOC)之間的A門電路單元（40A)、B門電路單元（40B)、C 門電路單元（40C);
[0017] 其特征在于：
[0018] 片上電源噪聲自主調(diào)節(jié)系統(tǒng)由調(diào)節(jié)觸發(fā)器（40E)、第一數(shù)據(jù)選擇器（40F)、第二數(shù) 據(jù)選擇器（40D)和自適應(yīng)控制模塊（3)組成；
[0019] 其中，調(diào)節(jié)觸發(fā)器（40E)、第一數(shù)據(jù)選擇器（40F)和第二數(shù)據(jù)選擇器（40D)構(gòu)成電 源噪聲峰值調(diào)節(jié)模塊；所述的N個(gè)區(qū)域中設(shè)有所述的電源噪聲峰值調(diào)節(jié)模塊；
[0020] 調(diào)節(jié)觸發(fā)器（40E)用于提前采樣經(jīng)任意一門電路單元后的電信號(hào)；
[0021] 數(shù)據(jù)選擇器（40D、40F)用于實(shí)現(xiàn)電信號(hào)的流向路徑選??；
[0022] 自適應(yīng)控制模塊（3)用于向數(shù)據(jù)選擇器（40D、40F)發(fā)出調(diào)節(jié)控制信號(hào)Mn，所述的 調(diào)節(jié)控制信號(hào)M n用于對(duì)數(shù)據(jù)選擇器（40D、40F)進(jìn)行數(shù)據(jù)流向控制。
[0023] B門電路單元（40B)的輸出端同時(shí)與調(diào)節(jié)觸發(fā)器（40E)的輸入端、第一數(shù)據(jù)選擇器 (40F)的另一數(shù)據(jù)輸入端連接；
[0024] C門電路單元（40C)的輸入端與第一數(shù)據(jù)選擇器（40F)的輸出端連接；
[0025] 后觸發(fā)器（IOD)的輸出端與第二數(shù)據(jù)選擇器（40G)的另一數(shù)據(jù)輸入端連接；
[0026] 調(diào)節(jié)觸發(fā)器（40E)的輸入端與延時(shí)敏感路徑上的任意一門電路單元的輸出端連 接，調(diào)節(jié)觸發(fā)器（40E)的輸出端與第一數(shù)據(jù)選擇器（40F)的一數(shù)據(jù)輸入端連接。
[0027] 第一數(shù)據(jù)選擇器（40F)的一數(shù)據(jù)輸入端與調(diào)節(jié)觸發(fā)器（40E)的輸出端連接，第一 數(shù)據(jù)選擇器（40F)的另一數(shù)據(jù)輸入端與延時(shí)敏感路徑上的B門電路單元（40B)的輸出端連 接，第一數(shù)據(jù)選擇器（40F)的輸出端與延時(shí)敏感路徑上的C門電路單元（40C)的輸入端連 接，第一數(shù)據(jù)選擇器（40F)的控制端與自適應(yīng)控制模塊（3)的控制端連接；
[0028] 第二數(shù)據(jù)選擇器（40G)的一數(shù)據(jù)輸入端與延時(shí)路徑上的尾門電路單元（IOC)連 接，第二數(shù)據(jù)選擇器（40G)的另一數(shù)據(jù)輸入端與后觸發(fā)器（40D)的輸出端連接，第二數(shù)據(jù)選 擇器（40G)的控制端與自適應(yīng)控制模塊（3)的控制端連接，第二數(shù)據(jù)選擇器（40G)的輸出 端與所述的N區(qū)域連接。
[0029] 本發(fā)明設(shè)計(jì)的電源噪聲自主調(diào)節(jié)系統(tǒng)的優(yōu)點(diǎn)在于：
[0030] ①片上實(shí)施簡(jiǎn)單，無(wú)需對(duì)原有集成電路芯片做較大改動(dòng)。
[0031] ②電源噪聲自主調(diào)節(jié)系統(tǒng)占用集成電路芯片的總面積小，只需要在相應(yīng)的延時(shí)敏 感路徑添加調(diào)節(jié)觸發(fā)器和數(shù)據(jù)選擇器即可。
[0032] ③電源噪聲自主調(diào)節(jié)系統(tǒng)對(duì)集成電路芯片功能影響較小。
【附圖說(shuō)明】
[0033] 圖1是傳統(tǒng)集成電路芯片中電源網(wǎng)絡(luò)與各個(gè)區(qū)域的示意圖。
[0034] 圖IA是集成電路芯片的系統(tǒng)時(shí)鐘信號(hào)方波示意圖。
[0035] 圖IB是集成電路芯片上電源網(wǎng)絡(luò)存在噪聲時(shí)的電源電壓波形示意圖。
[0036] 圖IC是集成電路芯片上延時(shí)路徑的結(jié)構(gòu)示意圖。
[0037] 圖2是本發(fā)明針對(duì)集成電路芯片上電源噪聲峰值進(jìn)行監(jiān)控與調(diào)節(jié)的結(jié)構(gòu)框圖。
[0038] 圖3是本發(fā)明電源噪聲峰值測(cè)量模塊多鏈路的連接示意圖。
[0039] 圖3A是本發(fā)明電源噪聲峰值測(cè)量模塊中電阻調(diào)節(jié)模塊的結(jié)構(gòu)圖。
[0040] 圖3B是本發(fā)明電源噪聲峰值測(cè)量模塊中第一位數(shù)字簽名生成的結(jié)構(gòu)示意圖。
[0041] 圖3C是本發(fā)明電源噪聲峰值測(cè)量模塊中第三十二位數(shù)字簽名生成的結(jié)構(gòu)示意 圖。
[0042] 圖3D是本發(fā)明電源噪聲峰值測(cè)量模塊對(duì)電源噪聲進(jìn)行測(cè)量的不同節(jié)點(diǎn)的波形黑 白圖。
[0043] 圖3E是本發(fā)明電源噪聲峰值測(cè)量模塊對(duì)電源噪聲進(jìn)行測(cè)量的不同節(jié)點(diǎn)的波形彩 色圖。
[0044] 圖4是本發(fā)明電源噪聲峰值調(diào)節(jié)模塊的結(jié)構(gòu)圖。
[0045] 圖4A是當(dāng)電源中不含有噪聲且電源噪聲峰值調(diào)節(jié)模塊未做出調(diào)節(jié)時(shí)某延時(shí)敏感 路徑的輸出波形圖。
[0046] 圖4B是當(dāng)電源中含有的噪聲超過(guò)閾值且電源噪聲峰值調(diào)節(jié)模塊未做出調(diào)節(jié)時(shí)某 延時(shí)敏感路徑的輸出波形圖。
[0047] 圖4C是當(dāng)電源中含有的噪聲超過(guò)閾值且電源噪聲峰值調(diào)節(jié)模塊做出相應(yīng)的調(diào)節(jié) 后某延時(shí)敏感路徑的輸出波形圖。
【具體實(shí)施方式】
[0048] 下面將結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步的詳細(xì)說(shuō)明。
[0049] 本發(fā)明設(shè)計(jì)的電源噪聲峰值測(cè)量模塊（2A、2B、……和2N)、電源噪聲峰值調(diào)節(jié)模 塊（