1.一種LDO電路，其特征在于，所述電路包括：第一輸出支路和第二輸出支路；
所述第一輸出支路和所述第二輸出支路與第一外部功能模塊連接；
根據(jù)第二外部功能模塊提供的配置信息，由所述第一輸出支路向所述第一外部功能模塊輸出第一輸出電壓或者由所述第二輸出支路向所述第一外部功能模塊輸出第二輸出電壓。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述第一外部功能模塊和所述第二外部功能模塊為FPGA芯片內(nèi)部的功能模塊。
3.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述第一輸出支路包括：帶隙基準(zhǔn)源、第一運(yùn)算放大器、第二運(yùn)算放大器、第一功率管、第一電源電壓和第一電阻及可用配置位調(diào)節(jié)電阻組成的電源網(wǎng)絡(luò)；所述配置信息包括第一控制信號(hào)、第二控制信號(hào)和第三控制信號(hào)；
所述第一運(yùn)算放大器接入第一控制信號(hào)；所述第二運(yùn)算放大器接入第二控制信號(hào)；所述帶隙基準(zhǔn)源的輸出腳與所述第一運(yùn)算放大器的反向輸入端相連接；所述第一運(yùn)算放大器正向輸入端與所述可用配置位調(diào)節(jié)電阻、所述第一電阻相連接；所述第一電阻的另一端接地；所述第一運(yùn)算放大器的正向輸出端與所述第二運(yùn)算放大器的反向輸入端相連接；所述第一運(yùn)算放大器的反向輸出端與所述第二運(yùn)算放大器的正向輸入端相連接；所述第二運(yùn)算放大器的輸出端與所述第一功率管的柵極相連接；所述第一功率管的源極與所述第一電源電壓相連接；所述第一功率管的漏極與所述可用配置位調(diào)節(jié)電阻的另一端、所述第二輸出支路相連接；
所述第二輸出支路包括：第二電源電壓和第二功率管；
所述第二功率管的漏極與所述第一功率管的漏極相連接；所述第二功率管的柵極接入第三控制信號(hào)；所述第二功率管的源極與所述第二電源電壓相連接。
4.根據(jù)權(quán)利要求3所述的電路，其特征在于，
當(dāng)所述第一控制信號(hào)和所述第二控制信號(hào)為第一電平，所述第三控制信號(hào)為第二電平時(shí)，所述第一輸出支路向所述第一外部功能模塊輸出所述第一輸出電壓；
當(dāng)所述第一控制信號(hào)和所述第二控制信號(hào)為所述第二電平，所述第三控制信號(hào)為所述第一電平時(shí)，所述第二輸出支路向所述第一外部功能模塊輸出所述第二輸出電壓。
5.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述第一輸出支路還包括：第一補(bǔ)償電容和第二補(bǔ)償電容；
所述第二運(yùn)算放大器的正向輸入端與輸出端通過所述第一補(bǔ)償電容相連接；所述第一運(yùn)算放大器的正向輸出端通過所述第二補(bǔ)償電容與所述第一功率管的漏極相連接。
6.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述第一輸出支路還包括：NMOS管、第一開關(guān)和第二開關(guān)；
所述NMOS管的柵極通過所述第一開關(guān)與所述第一放大器的正向輸出端相連接；所述NMOS管的漏極與所述第一功率管的漏極相連接；所述NMOS管的源極接地；所述第二開關(guān)短接所述可用配置位調(diào)節(jié)電阻。
7.一種LDO電路供電方法，應(yīng)用于由所述LDO電路以及配置存儲(chǔ)器構(gòu)成的FPGA芯片，其中，所述FPGA芯片包括：第一工作狀態(tài)和第二工作狀態(tài)，其特征在于，所述LDO電路設(shè)置有第一輸出電壓和第二輸出電壓；
所述方法包括：
確定所述FPGA芯片的工作狀態(tài)；
當(dāng)所述FPGA芯片處于所述第一工作狀態(tài)時(shí)，所述LDO電路通過第一輸出支路向所述第一外部功能模塊輸出所述第一輸出電壓；
當(dāng)所述FPGA芯片處于所述第二工作狀態(tài)時(shí)，所述LDO電路通過第二輸出支路向所述第一外部功能模塊輸出所述第二輸出電壓。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，
所述第一工作狀態(tài)包括：起電模式、工作模式和等待模式中的一個(gè)或多個(gè)；
所述第二工作狀態(tài)包括：休眠模式。
9.根據(jù)權(quán)利要求7所述的方法，其特征在于，工作狀態(tài)的切換通過FPGA芯片配置的方式實(shí)現(xiàn)。
10.一種FPGA芯片，其特征在于，所述芯片包括：如權(quán)利要求1所述的電路以及配置存儲(chǔ)器；
所述LDO電路設(shè)置有第一輸出電壓和第二輸出電壓；
確定所述FPGA芯片的工作狀態(tài)；
當(dāng)所述FPGA芯片處于所述第一工作狀態(tài)時(shí)，所述LDO電路通過第一輸出支路向所述第一外部功能模塊輸出所述第一輸出電壓；
當(dāng)所述FPGA芯片處于所述第二工作狀態(tài)時(shí)，所述LDO電路通過第二輸出支路向所述第一外部功能模塊輸出所述第二輸出電壓。