本技術(shù)屬于數(shù)字化測量，涉及數(shù)字化測量技術(shù)，具體是一種基于fpga的多周期平均抽頭延遲線型tdc實現(xiàn)方法和系統(tǒng)。

背景技術(shù)：

1、基于現(xiàn)場可編程門陣列(field?programmable?gate?array，fpga)的抽頭延遲線型時間數(shù)字轉(zhuǎn)換(time?digital?converter，tdc)是當(dāng)前常用的一種高分辨率、高精度時間測量方式。它構(gòu)建了由延遲單元組成的抽頭延遲線(tapped?delay?line，tdl)，每個節(jié)點用寄存器讀出。輸入單沿hit信號在tdl上傳輸，在時鐘上升沿到來時，由這些寄存器讀出的溫度計碼可以反映細時間的大小。

2、上述細時間的分辨率和精度受限于fpga延遲單元的物理長度；為了突破延遲單元硬件限制，通常采用平均的方式。當(dāng)前對抽頭延遲型tdc進行平均的方案主要分為三種：第一種為wave-union?a型方案，在wave-union?a型方案中每一個hit信號會觸發(fā)一個多沿信號在tdl上傳輸，對多個沿同時進行測量，測量數(shù)據(jù)經(jīng)過解碼得到平均結(jié)果；而多沿同時測量大大增加后續(xù)解碼的復(fù)雜度和“冒泡”問題修正的難度。第二種為wave-union?b型方案，在wave-union?b型方案中輸入hit信號在tdl上觸發(fā)一個周期振蕩，在接下來的多個周期內(nèi)對信號的邊沿進行重復(fù)測量，對測量的結(jié)果進行解碼得到平均結(jié)果；而周期振蕩穩(wěn)定性好壞會影響測量精度，同時該方案會增大測試的死時間。第三種為多鏈平均型方案，在多鏈平均型方案中輸入hit信號將扇出到多條tdl中傳播，在一個時鐘周期內(nèi)對多條tdl同時進行測量，測量數(shù)據(jù)經(jīng)過解碼得到平均結(jié)果；該方案為了獲得更高精度的時間測量指標(biāo)，需要消耗更多的進位鏈資源；同時該方案存在同步困難和hit信號多扇出問題，其中多扇出問題會嚴重影響fpga布線的穩(wěn)定性，不利于時序收斂。

3、現(xiàn)有技術(shù)(公布號為cn114637182a的發(fā)明專利申請)公開了一種基于fpga進位鏈的tdc細時間測量系統(tǒng)及方法。所述系統(tǒng)包括：固定延時鏈模塊，用于生成與待測脈沖信號對應(yīng)的多個延遲信號；進位鏈模塊，用于產(chǎn)生基于所述多個延遲信號來測量細時間所需的進位鏈邏輯；進位鏈運行位置值計算模塊，用于基于所述進位鏈邏輯來提取、計算進位鏈運行位置值；等效進位鏈平均時延計算模塊，用于基于所述進位鏈運行位置值來計算所述進位鏈模塊的等效平均時延；細時間輸出模塊，用于基于所述等效平均時延和所述進位鏈運行位置值計算細時間值。本方案在提高細時間測量靈敏度和精度的同時，也提高了測量系統(tǒng)的穩(wěn)定性，降低了溫度、電壓變化帶來的影響，具有結(jié)構(gòu)簡單、計算復(fù)雜度低、易于實施及響應(yīng)時間快等優(yōu)點。

4、上述細時間測量系統(tǒng)使用多個通道進位鏈資源進行細時間測量；在獲得更高精度的時間測量指標(biāo)，需要消耗更多的進位鏈資源；同時該方案存在同步困難和hit信號多扇出問題，其中多扇出問題會嚴重影響fpga布線的穩(wěn)定性，不利于時序收斂。

5、因此需要一種基于fpga的多周期平均抽頭延遲線型tdc實現(xiàn)方法和系統(tǒng)來解決當(dāng)前對抽頭延遲型tdc的平均方案存在的問題。

技術(shù)實現(xiàn)思路

1、本技術(shù)旨在至少解決現(xiàn)有技術(shù)中存在的技術(shù)問題之一；為此，本技術(shù)提出了一種基于fpga的多周期平均抽頭延遲線型tdc實現(xiàn)方法和系統(tǒng)，用于解決現(xiàn)有多個通道進位鏈資源進行細時間測量時；存在同步困難和hit信號多扇出問題，導(dǎo)致fpga布線的穩(wěn)定性降低，不利于時序收斂的技術(shù)問題，本技術(shù)通過采用一條長延遲抽頭延遲線，實現(xiàn)在縱向利用延遲單元資源解決了上述問題。

2、為實現(xiàn)上述目的，本技術(shù)的第一方面提供了一種基于fpga的多周期平均抽頭延遲線型tdc實現(xiàn)系統(tǒng)，

3、包括：抽頭延遲鏈模塊、編碼模塊、邊緣檢測模塊、非線性修正模塊和粗計數(shù)模塊；

4、所述抽頭延遲鏈模塊為一條長延遲抽頭延遲線；包括若干延遲單元和寄存器，延遲單元與寄存器一一對應(yīng)；用于生成與單沿hit信號對應(yīng)的一組溫度計碼；

5、所述編碼模塊：用于生成與溫度計碼對應(yīng)的二進制碼；

6、所述邊緣檢測模塊：每個時鐘周期從所述編碼模塊獲取一組二進制碼；獲取時鐘周期的數(shù)目n，通過打拍延遲得到單沿hit信號到來后n個延時周期對應(yīng)的二進制編碼和對應(yīng)的標(biāo)志信號；

7、所述非線性修正模塊：獲取n個延遲周期的二進制編碼，將所述n個延遲周期的二進制編碼進行疊加得到一組疊加二進制編碼；基于疊加二進制編碼在查找表中查找，得到對應(yīng)的細時間；

8、本技術(shù)根據(jù)碼密度測量結(jié)果在非線性修正模塊中建立n次測量結(jié)果和與細時間的查找表；在正式測量時，單沿hit信號輸入到抽頭延遲鏈模塊中傳播，抽頭延遲模塊只包括一條長抽頭延遲線tdl；抽頭延遲鏈模塊每個時鐘的上升沿輸出一組溫度計碼，并將溫度計碼送入編碼模塊進行編碼得到對應(yīng)二進制碼；邊緣監(jiān)測模塊獲取二進制碼，并根據(jù)二進制碼進行打拍延遲，得到輸入單沿hit信號到達后n個周期的二進制編碼和對應(yīng)標(biāo)志信號；非線性修正模塊獲取n個周期的二進制編碼，并對二進制編碼進行疊加得到疊加二進制編碼，根據(jù)n次疊加二進制編碼和查找表查找對應(yīng)的細時間，并輸出細時間；本技術(shù)用多周期平均方法將抽頭延遲線型tdc的分辨率和精度進一步提高，突破了延遲單元的硬件限制；單沿hit信號扇出少等優(yōu)點，能夠有效提升時間測量分辨率和精度；本技術(shù)通過設(shè)置抽頭延遲線是在一條長抽頭延遲線tdl上實現(xiàn)的，縱向利用延遲單元資源，不存在多扇出的問題，不會影響fpga布線的穩(wěn)定性和時序收斂。

9、優(yōu)選的，所述粗計數(shù)模塊由若干計數(shù)器組成：用于輸出系統(tǒng)的粗時間；模塊在每個時鐘周期上升沿時，對計數(shù)器進行計數(shù)；當(dāng)從邊緣檢測模塊獲取單沿hit信號到來第一個標(biāo)志信號時，輸出當(dāng)前計數(shù)器的數(shù)值，所述數(shù)值與時鐘周期的乘積為系統(tǒng)的粗時間。

10、優(yōu)選的，所述抽頭延遲鏈模塊中的每個延遲單元都對應(yīng)一個延遲時長；所述抽頭延遲鏈模塊中各個延遲單元的總延時時長大于等于n個時鐘周期的總時長。

11、本技術(shù)通過設(shè)置抽頭延遲線是在一條長tdl上實現(xiàn)的，不存在多扇出的問題，不會影響fpga布線的穩(wěn)定性和時序收斂。

12、優(yōu)選的，所述生成與溫度計碼對應(yīng)的二進制碼，包括以下步驟：

13、a1：每個周期獲取795位溫度計碼；

14、a2：將795位溫度計碼通過由若干2個lut4查找表組成的查找表組，得到若干3位溫度計碼的2位二進制和；

15、a3：使用加法樹對所述二進制和進行相加得到11位的二進制碼。

16、本技術(shù)第一階段通過2個lut4查找表的組，生成3位溫度計碼的2位二進制和；后續(xù)通過加法樹的手段實現(xiàn)若干2位二進制和的相加操作，最終得到溫度計碼對應(yīng)的二進制碼；編碼模塊的核心是實現(xiàn)在fpga中實現(xiàn)的模塊的遞歸調(diào)用，極大地減小了資源占用，同時有效減小“冒泡”問題對于溫度計碼的干擾。

17、優(yōu)選的，所述通過打拍延遲得到單沿hit信號到來后n個延時周期對應(yīng)的二進制編碼和對應(yīng)的標(biāo)志信號，包括：

18、b1：每個時鐘周期從解碼模塊獲取一組11位二進制碼out；

19、b2：二進制碼out通過一次寄存器進行一次打拍，得到一個延遲周期的二進制編碼ff1_out；二進制碼out通過n次寄存器進行n次打拍，得到n個延遲周期的二進制編碼ffn_out；

20、b3：當(dāng)二進制編碼ff1_out為“0”，同時二進制碼out位非“0”時，將二進制碼out設(shè)置為第一個時鐘上升沿細計數(shù)data_1；同時在該時鐘周期內(nèi)將其對應(yīng)的標(biāo)志信號flag_1設(shè)置為1；當(dāng)?shù)趈個的二進制編碼ffj_out為“0”，同時二進制編碼ffj-x_out與二進制碼out均為非“0”時；將二進制碼out設(shè)置為第j個時鐘上升沿細計數(shù)data_j；同時在該時鐘周期內(nèi)將其對應(yīng)的標(biāo)志信號flag_j設(shè)置為1；其中，x＝1，2，…，j-1，依次得到n個延時周期對應(yīng)的二進制編碼和對應(yīng)的標(biāo)志信號。

21、優(yōu)選的，所述n個延遲周期的二進制編碼進行疊加得到一組疊加二進制編碼，包括：

22、c1：獲取n個延遲周期的二進制編碼；

23、c2：通過二進制加法對第1個到第j個二進制編制進行求和得到第j個延遲周期對應(yīng)的疊加二進制編碼；

24、c3：計數(shù)得到各個延遲周期的疊加二進制編碼，將若干疊加二進制編碼整合成一組疊加二進制編碼。

25、優(yōu)選的，所述查找表通過以下步驟獲得：

26、d1：獲取與采樣時鐘不相關(guān)的單沿hit信號，并將所述hit信號通過抽頭延遲模塊得到對應(yīng)的一組溫度計碼；

27、d2：將一組溫度計碼輸入編碼模塊得到與之對應(yīng)的二進制碼；

28、d3：將二進制編碼輸入邊緣檢測模塊得到n個延遲周期對應(yīng)的二進制編碼；

29、d4：將n個二進制編碼進行疊加得到一組疊加二進制編碼；

30、d5：通過公式wi＝t×ni/n計算得到編號為i的疊加二進制碼的碼密度wi；其中，t為tdc系統(tǒng)的時鐘周期；ni為單沿hit信號命中第i個二進制疊加碼的次數(shù)；n為單沿hit信號的總次數(shù)；

31、通過公式ti＝∑(wk)+wi/2計算得到編號為i的疊加二進制編碼對應(yīng)的細時間ti；其中，k＝0，1，…，i-1；

32、d6：建立疊加二進制碼與其對應(yīng)的細時間之間的查找表。

33、本技術(shù)的第二方面提供了一種基于fpga的多周期平均抽頭延遲線型tdc實現(xiàn)方法，包括以下步驟：

34、步驟一：獲取單沿hit信號；

35、步驟二：每個時鐘周期進行一次采樣得到一組與所述單沿hit信號對應(yīng)的溫度計碼；

36、步驟三：將每個時鐘周期對應(yīng)的一組溫度計碼轉(zhuǎn)換成二進制碼；

37、步驟四：對每個時鐘周期對應(yīng)的二進制碼進行延遲得到各個時鐘周期的對應(yīng)的n個延遲周期的二進制編碼和對應(yīng)的標(biāo)志信號；

38、步驟五：對n個延時周期的二進制編碼進行疊加得到疊加二進制編碼；

39、步驟六：根據(jù)疊加二進制編碼在查找表中查找對應(yīng)的細時間；

40、步驟七：當(dāng)單沿hit信號到達后第一個時鐘周期的標(biāo)志信號為高時，輸出當(dāng)前的粗時間。

41、與現(xiàn)有技術(shù)相比，本技術(shù)的有益效果是：

42、1.本技術(shù)根據(jù)碼密度測量結(jié)果在非線性修正模塊中建立n次測量結(jié)果和與細時間的查找表；在正式測量時，單沿hit信號輸入到抽頭延遲鏈模塊中傳播，抽頭延遲模塊只包括一條長抽頭延遲線tdl；抽頭延遲鏈模塊每個時鐘的上升沿輸出一組溫度計碼，并將溫度計碼送入編碼模塊進行編碼得到對應(yīng)二進制碼；邊緣監(jiān)測模塊獲取二進制碼，并根據(jù)二進制碼進行打拍延遲，得到輸入單沿hit信號到達后n個周期的二進制編碼和對應(yīng)標(biāo)志信號；非線性修正模塊獲取n個周期的二進制編碼，并對二進制編碼進行疊加得到疊加二進制編碼，根據(jù)n次疊加二進制編碼和查找表查找對應(yīng)的細時間，并輸出細時間；本技術(shù)通過設(shè)置抽頭延遲線是在一條長抽頭延遲線tdl上實現(xiàn)的，縱向利用延遲單元資源，不存在多扇出的問題，不會影響fpga布線的穩(wěn)定性和時序收斂。

43、2.本技術(shù)第一階段通過2個lut4查找表的組，生成3位溫度計碼的2位二進制和；后續(xù)通過加法樹的手段實現(xiàn)若干2位二進制和的相加操作，最終得到溫度計碼對應(yīng)的二進制碼；編碼模塊的核心是實現(xiàn)在fpga中實現(xiàn)的模塊的遞歸調(diào)用，極大地減小了資源占用；同時，本技術(shù)的編碼方式上與傳統(tǒng)單鏈tdc一致，相較于wave-union型解碼簡單；并且可以采用成熟的抗“冒泡”算法，有效減小“冒泡”問題對于溫度計碼的干擾；使得“冒泡”問題修正難度小。