技術(shù)編號：40591244
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本申請屬于數(shù)字化測量，涉及數(shù)字化測量技術(shù)，具體是一種基于fpga的多周期平均抽頭延遲線型tdc實(shí)現(xiàn)方法和系統(tǒng)。背景技術(shù)、基于現(xiàn)場可編程門陣列(field?programmable?gate?array，fpga)的抽頭延遲線型時(shí)間數(shù)字轉(zhuǎn)換(time?digital?converter，tdc)是當(dāng)前常用的一種高分辨率、高精度時(shí)間測量方式。它構(gòu)建了由延遲單元組成的抽頭延遲線(tapped?delay?line，tdl)，每個(gè)節(jié)點(diǎn)用寄存器讀出。輸入單沿hit信號在tdl上傳輸，在時(shí)鐘上升沿到來時(shí)，...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。