一種vga視頻信號(hào)的發(fā)送裝置、接收裝置及傳輸系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及電子技術(shù)領(lǐng)域，特別涉及一種VGA (Video Graphics Array，視頻圖形 陣列）視頻信號(hào)的發(fā)送裝置、接收裝置及傳輸系統(tǒng)。
【背景技術(shù)】
[0002] 隨著信號(hào)傳輸技術(shù)的發(fā)展，信號(hào)傳輸?shù)目垢蓴_能力、最大可傳輸距離是兩個(gè)重要 的技術(shù)指標(biāo)。VGA是一種視頻傳輸標(biāo)準(zhǔn)，具有分辨率高、顯示速率快、顏色豐富等優(yōu)點(diǎn)，在彩 色顯示器領(lǐng)域得到了廣泛的應(yīng)用。
[0003] VGA視頻信號(hào)傳輸對(duì)線纜的阻抗匹配比較嚴(yán)格，而且無(wú)法實(shí)現(xiàn)100米以上的長(zhǎng)距 離的傳輸，即使中間串接信號(hào)放大器來(lái)實(shí)現(xiàn)也只能傳輸30-50米。

【發(fā)明內(nèi)容】

[0004] 有鑒于此，本發(fā)明提供了一種VGA視頻信號(hào)的發(fā)送裝置、接收裝置及傳輸系統(tǒng)，能 夠提高VGA視頻信號(hào)的傳輸距離。
[0005] 第一方面，本發(fā)明提供了一種VGA視頻信號(hào)的發(fā)送裝置，包括：
[0006] 第一 VGA信號(hào)輸入單元分別與RGB信號(hào)編碼單元、第一顯示數(shù)據(jù)通道DDC信號(hào)處 理單元相連；所述RGB信號(hào)編碼單元、所述第一 DDC信號(hào)處理單元均與第一 VGA信號(hào)輸出單 元相連；
[0007] 所述第一 VGA信號(hào)輸入單元，用于將外部輸入的R信號(hào)、G信號(hào)、B信號(hào)、行同步信 號(hào)、場(chǎng)同步信號(hào)傳輸給所述RGB信號(hào)編碼單元，向外部輸出第一 DDC信號(hào)處理單元發(fā)來(lái)的攜 帶擴(kuò)展顯示標(biāo)識(shí)數(shù)據(jù)H)ID的I2C信號(hào)；
[0008] 所述RGB信號(hào)編碼單元，用于對(duì)R信號(hào)、G信號(hào)、B信號(hào)、行同步信號(hào)、場(chǎng)同步信號(hào)進(jìn) 行差分信號(hào)轉(zhuǎn)換，將轉(zhuǎn)換得到的R+信號(hào)和R-信號(hào)、G+信號(hào)和G-信號(hào)、B+信號(hào)和B-信號(hào)三 對(duì)差分信號(hào)輸出給所述第一 VGA信號(hào)輸出單元；
[0009] 所述第一 DDC信號(hào)處理單元，用于將第一 VGA信號(hào)輸出單元發(fā)來(lái)的攜帶EDID的差 分信號(hào)解碼為攜帶H)ID的I2C信號(hào)，將攜帶EDID的I2C信號(hào)發(fā)送給所述第一 VGA信號(hào)輸入 單元；
[0010] 所述第一 VGA信號(hào)輸出單元，用于將所述RGB信號(hào)編碼單元發(fā)來(lái)的R+信號(hào)和R-信 號(hào)、G+信號(hào)和G-信號(hào)、B+信號(hào)和B-信號(hào)發(fā)送給外部，并接收外部發(fā)來(lái)的攜帶EDID的差分 信號(hào)，將攜帶H)ID的差分信號(hào)發(fā)送給所述第一 DDC信號(hào)處理單元。
[0011] 進(jìn)一步地，所述RGB信號(hào)編碼單元，包括：
[0012] EL4543芯片的
引腳、INA-引腳、INB-引腳、INC-引腳、VS-引腳均接地；
[0013] 所述EL4543芯片的INA+引腳與電阻R1的第一端相連，并與所述第一 VGA信號(hào)輸 入單元輸出的R信號(hào)的信號(hào)線相連；
[0014] 所述EL4543芯片的INB+引腳與電阻R2的第一端相連，并與所述第一 VGA信號(hào)輸 入單元輸出的G信號(hào)的信號(hào)線相連；
[0015] 所述EL4543芯片的INC+引腳與電阻R3的第一端相連，并與所述第一 VGA信號(hào)輸 入單元輸出的B信號(hào)的信號(hào)線相連；
[0016] 所述EL4543芯片的VSYNC引腳與電阻R4的第一端相連，并與所述第一 VGA信號(hào) 輸入單元輸出的場(chǎng)同步信號(hào)的信號(hào)線相連；
[0017] 所述EL4543芯片的HSYNC引腳與電阻R5的第一端相連，并與所述第一 VGA信號(hào) 輸入單元輸出的行同步信號(hào)的信號(hào)線相連；
[0018] 所述電阻R1的第二端、所述電阻R2的第二端、所述電阻R3的第二端、所述電阻R4 的第二端和所述電阻R5的第二端均接地；
[0019] 所述EL4543芯片的0UTA+引腳與電阻R6的第一端相連，所述電阻R6的第二端用 于輸出R+信號(hào)；
[0020] 所述EL4543芯片的0UTA-引腳與電阻R7的第一端相連，所述電阻R7的第二端用 于輸出R-信號(hào)；
[0021] 所述EL4543芯片的0UTB+引腳與電阻R8的第一端相連，所述電阻R8的第二端用 于輸出G+信號(hào)；
[0022] 所述EL4543芯片的0UTB-引腳與電阻R9的第一端相連，所述電阻R9的第二端用 于輸出G-信號(hào)；
[0023] 所述EL4543芯片的0UTC+引腳與電阻R10的第一端相連，所述電阻R10的第二端 用于輸出B+信號(hào)；
[0024] 所述EL4543芯片的0UTC-引腳與電阻R11的第一端相連，所述電阻R11的第二端 用于輸出B-信號(hào)；
[0025] 所述VS+引腳分別連接驅(qū)動(dòng)電壓和電容的第一端，所述電容的第二端接地。
[0026] 進(jìn)一步地，所述電阻R1、所述電阻R2、所述電阻R3、所述電阻R4、所述電阻R5的阻 值均是75 Ω，所述電阻R6、電阻R7、電阻R8、電阻R9、電阻R10、電阻R11的阻值均是50 Ω， 所述電容的電容值為〇. 1 μ F。
[0027] 進(jìn)一步地，所述攜帶EDID的差分信號(hào)包括：攜帶EDID的RS485差分信號(hào)。
[0028] 進(jìn)一步地，所述第一 DDC信號(hào)處理單元，用于將所述第一 VGA信號(hào)輸出單元發(fā)來(lái)的 攜帶EDID的差分信號(hào)轉(zhuǎn)換為攜帶EDID的邏輯門電路TTL信號(hào)，將所述攜帶EDID的TTL信 號(hào)轉(zhuǎn)換為攜帶H)ID的I2C信號(hào)。
[0029] 第二方面，本發(fā)明提供了一種VGA視頻信號(hào)的接收裝置，包括：
[0030] 第二VGA信號(hào)輸入單元分別與RGB信號(hào)解碼單元、第二顯示數(shù)據(jù)通道DDC信號(hào)處 理單元相連；所述RGB信號(hào)解碼單元、所述第二DDC信號(hào)處理單元均與第二VGA信號(hào)輸出單 元相連；
[0031] 所述第二VGA信號(hào)輸入單元，用于將外部輸入的R+信號(hào)和R-信號(hào)、G+信號(hào)和G-信 號(hào)、B+信號(hào)和B-信號(hào)三對(duì)差分信號(hào)傳輸給所述RGB信號(hào)解碼單元，向外部輸出所述第二 DDC信號(hào)處理單元發(fā)來(lái)的攜帶擴(kuò)展顯示標(biāo)識(shí)數(shù)據(jù)EDID的差分信號(hào)；
[0032] 所述RGB彳目號(hào)解碼單兀，用于對(duì)R+彳目號(hào)和R-彳目號(hào)、G+彳目號(hào)和G-彳目號(hào)、B+彳目號(hào)和 B-信號(hào)三對(duì)差分信號(hào)進(jìn)行信號(hào)轉(zhuǎn)換，將轉(zhuǎn)換得到的R信號(hào)、G信號(hào)、B信號(hào)、行同步信號(hào)和場(chǎng) 同步信號(hào)輸出給所述第二VGA信號(hào)輸出單元；
[0033] 所述第二DDC信號(hào)處理單元，用于將第二VGA信號(hào)輸出單元發(fā)來(lái)的攜帶EDID的I2C 信號(hào)編碼為攜帶H)ID的差分信號(hào)，將攜帶EDID的差分信號(hào)發(fā)送給所述第二VGA信號(hào)輸入 單元；
[0034] 所述第二VGA信號(hào)輸出單元，用于將所述RGB信號(hào)解碼單元發(fā)來(lái)的R信號(hào)、G信號(hào)、 B信號(hào)、行同步信號(hào)和場(chǎng)同步信號(hào)發(fā)送給外部，將外部發(fā)來(lái)的攜帶EDID的I2C信號(hào)發(fā)送給所 述第二DDC信號(hào)處理單元。
[0035] 進(jìn)一步地，還包括：RGB延時(shí)補(bǔ)償單元；
[0036] 所述RGB延時(shí)補(bǔ)償單元分別與所述RGB信號(hào)解碼單元、所述第二VGA信號(hào)輸出單 元相連；
[0037] 所述RGB信號(hào)解碼單元，用于將輸出的R信號(hào)、G信號(hào)、B信號(hào)傳輸?shù)剿鯮GB延時(shí) 單元；
[0038] 所述RGB延時(shí)補(bǔ)償單元，用于根據(jù)外部輸入的延時(shí)信號(hào)，對(duì)接收到的R信號(hào)、G信 號(hào)、B信號(hào)中任意指的信號(hào)進(jìn)行延時(shí)輸出，進(jìn)行延時(shí)后將R信號(hào)、G信號(hào)、B信號(hào)輸出給所述 第二VGA信號(hào)輸出單元。
[0039] 進(jìn)一步地，所述RGB延時(shí)補(bǔ)償單元，包括：R信號(hào)旋鈕、G信號(hào)旋鈕、B信號(hào)旋鈕、微 控制單元MCU、ISL59921芯片；
[0040] 所述R信號(hào)旋鈕、所述G信號(hào)旋鈕和所述B信號(hào)旋鈕均與所述MCU相連，所述MCU 與所述ISL59921芯片相連；
[0041] 所述延時(shí)信號(hào)包括：R信號(hào)的第一延時(shí)時(shí)間、G信號(hào)的第二延時(shí)時(shí)間、B信號(hào)的第三 延時(shí)時(shí)間；
[0042] 所述R信號(hào)旋鈕，用于向所述MCU輸入R信號(hào)的第一延時(shí)時(shí)間；
[0043] 所述G信號(hào)旋鈕，用于向所述MCU輸入G信號(hào)的第二延時(shí)時(shí)間；
[0044] 所述B信號(hào)旋鈕，用于向所述MCU輸入B信號(hào)的第三延時(shí)時(shí)間；
[0045] 所述MCU，用于將所述第一延時(shí)時(shí)間寫入所述ISL59921芯片，將所述第二延時(shí)時(shí) 間寫入所述ISL59921芯片，將所述第三延時(shí)時(shí)間寫入所述ISL59921芯片；
[0046] 所述ISL59921芯片，用于根據(jù)接收到的第一延時(shí)時(shí)間，對(duì)R信號(hào)延時(shí)所述第一延 時(shí)時(shí)間，根據(jù)接收到的第二延時(shí)時(shí)間，對(duì)G信號(hào)延時(shí)所述第二延時(shí)時(shí)間，根據(jù)接收到的第三 延時(shí)時(shí)間，對(duì)B信號(hào)延時(shí)所述第三延時(shí)時(shí)間。
[0047] 進(jìn)一步地，所述攜帶EDID的差分信號(hào)包括：攜帶EDID的RS485差分信號(hào)。
[0048] 進(jìn)一步地，所述第二DDC信號(hào)處理單元，用于將所述第二VGA信號(hào)輸出單元發(fā)來(lái)的 攜帶EDID的I2C信號(hào)轉(zhuǎn)換為攜帶EDID的邏輯門電路TTL信號(hào)，將攜帶EDID的TTL信號(hào)轉(zhuǎn) 換為攜帶H)ID的差分信號(hào)。
[0049] 第三方面，本發(fā)明提供了一種VGA視頻信號(hào)的傳輸系統(tǒng)，包括：
[0050] 如第一方面中任一所述的VGA視頻信號(hào)的發(fā)送裝置、如第二方面中任一所述的 VGA視頻信號(hào)的接收裝置；
[0051] 所述發(fā)送裝置的所述第一 VGA信號(hào)輸出單元與所述接收裝置的所述第二VGA信號(hào) 輸入單元相連。
[0052] 進(jìn)一步地，該傳輸系統(tǒng)包括：
[0053] 所述第一 VGA信號(hào)輸出單元與第一 RJ45接口相連，所述第二VGA信號(hào)輸入單元與 第二RJ45接口相連；所述第一 RJ45接口與所述第二RJ45接口通過(guò)直連對(duì)等網(wǎng)線相連；
[0054] 所述第一 VGA信號(hào)輸出單元，用于將所述RGB信號(hào)編碼單元發(fā)來(lái)的R+信號(hào)和R-信 號(hào)、G+信號(hào)和G-信號(hào)、B+信號(hào)和B-