專利名稱:固態(tài)成像裝置和相機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及一種固態(tài)成像裝置和相機(jī)系統(tǒng),其以CMOS圖像傳感器為代表。
背景技術(shù):
CMOS圖像傳感器可以通過使用與典型的CMOS集成電路相同的制造エ藝來制造,并且可以用單個電源來驅(qū)動。另外,可以制造使用CMOSエ藝的模擬電路或邏輯電路以在單個芯片中共存。因此,CMOS圖像傳感器具有許多優(yōu)點(diǎn),使得可以減少外圍IC的數(shù)量。CXD的輸出電路的主流是使用具有浮動擴(kuò)散(FD)層的FD放大器的單通道輸出類 型。相反,CMOS圖像傳感器包括用于每個像素的FD放大器,并且其輸出的主流是從像素陣列中選擇特定行并且在列方向上同時(shí)讀取所選擇的行的像素的列并行輸出類型。這是因?yàn)橥ㄟ^使用部署在像素中的FD放大器難以獲得足夠的驅(qū)動能力,因此必須減小數(shù)據(jù)速率,并且并行處理是有利的。已經(jīng)提出了各種電路作為列并行輸出類型CMOS圖像傳感器的像素信號讀取(輸出)電路。電路的最先進(jìn)類型之ー是如下類型為每個列提供模數(shù)轉(zhuǎn)換器(在下文中,縮寫為“ADC”)并且獲得作為數(shù)字信號的像素信號。近年來,高速屬性被廣泛宣稱為圖像傳感器中的發(fā)展方向。另ー方面,増加像素?cái)?shù)量的趨勢如以前一樣繼續(xù),并且需要開發(fā)同時(shí)實(shí)現(xiàn)高速性能和像素?cái)?shù)量的増加的傳感器。當(dāng)在具有大量像素的傳感器中通過跳過像素信號來提高幀頻以實(shí)現(xiàn)高速性能吋,減少了每個像素中的曝光量,并且也減少了信號量,因此,出現(xiàn)S/N的降低。作為對于以上的解決方案,在JP-A-2005-278135 (專利文獻(xiàn)I)中,通過將要被跳過的像素信號相加來防止S/N降低。圖I是示出作為專利文獻(xiàn)I中描述的具有像素信號的加法単元的固態(tài)成像裝置的CMOS圖像傳感器的配置示例的圖。在固態(tài)成像裝置10中,像素陣列單元11中的像素PXL將入射在傳感器上的光光電轉(zhuǎn)換為電信號。在像素PXL中,由行掃描電路12選擇行選擇線13,并且在讀取行中選擇像素 PXL-xy。垂直信號線14將針對所選擇的一行的信號傳輸至每列處提供的列處理單元15。在列處理單元15內(nèi)部的比較器15-1中,將信號與來自生成具有斜坡波形的參考信號的參考信號生成電路(DAC) 16的信號相比較,并且通過與輸入信號的幅度對應(yīng)的時(shí)間反轉(zhuǎn)輸出。將用于自動零(auto-zero)或⑶S的電容器Cl和C2連接至比較器15_1的輸入側(cè)。由計(jì)數(shù)器15-2對直到反轉(zhuǎn)為止的時(shí)間進(jìn)行計(jì)數(shù),從而生成數(shù)字值。此外,通過水平輸出線18將由列掃描電路17在各列中處理的列處理單元15的數(shù)字信號發(fā)送至信號處理單元19,并且,在執(zhí)行對數(shù)據(jù)的加法/減法處理和分類之后將所述數(shù)字信號輸出至輸出20。由定時(shí)控制電路21控制上述操作的各個操作定時(shí)。當(dāng)在固態(tài)成像裝置10中執(zhí)行高速成像時(shí),通過跳行來選擇要由行掃描電路12選擇的行,由此減少最終發(fā)送至輸出20的每幀的數(shù)據(jù)量。因?yàn)樾盘柼幚韱卧?9執(zhí)行輸出的數(shù)據(jù)速率受限,所以可以通過減少數(shù)據(jù)量來提高幀頻。然而,當(dāng)提高幀頻時(shí)減少了像素PXL中累積的信號量,這降低了 S/N。特別地,在近來的小像素中,靈敏度的降低將是問題。因此,在固態(tài)成像裝置10中將跳過的像素相加,由此增加信號量并且防止S/N降低。在JP-A-2009-212621 (專利文獻(xiàn)2)中公開了具有作為相加單元的另ー配置的固
態(tài)成像裝置。圖2是示出作為專利文獻(xiàn)2中所示的具有像素信號的加法単元的固態(tài)成像裝置的CMOS圖像傳感器的配置示例的圖。在固態(tài)成像裝置IOA中,執(zhí)行定時(shí)控制,其中可以確定是否根據(jù)驅(qū)動模式由每列選擇性地復(fù)位(reset)計(jì)數(shù)器15_2。固態(tài)成像裝置IOA還包括驅(qū)動器,以便改變具有作為DAC 16的輸出的參考信號的斜坡波形的斜率。執(zhí)行下面的加法,作為在固態(tài)成像裝置IOA中執(zhí)行加法的方法。當(dāng)列處理單元15a和15b經(jīng)由垂直信號線14接收來自第一個像素的信號吋,固態(tài)成像裝置IOA通過在保持第一個像素的值而不復(fù)位計(jì)數(shù)器15-2的狀態(tài)下對第二個像素的值進(jìn)行連續(xù)計(jì)數(shù),來執(zhí)行加法。在此方法中,減少了水平傳輸至信號處理單元19的數(shù)據(jù)量,因此,也可以在對水平傳輸時(shí)間進(jìn)行速率控制的讀取模式下預(yù)期高速性能。還可以通過在將第二個像素后續(xù)的像素相加時(shí)分割DAC時(shí)鐘、并且改變具有斜坡波形的參考信號的斜率,來改變對第一個像素和第二個像素的加權(quán)。當(dāng)簡單地執(zhí)行像素的加法吋,因?yàn)樾盘柕闹匦?centroid)根據(jù)顏色而不規(guī)則,所以可能生成偽色,然而,可以通過調(diào)節(jié)加權(quán)而抑制偽色。
發(fā)明內(nèi)容
然而,在專利文獻(xiàn)I中公開的技術(shù)中,選擇所有像素,并且以與不跳過像素的操作相同的方式執(zhí)行列處理單元中的AD轉(zhuǎn)換以及水平傳輸。因此,在對這些A/D轉(zhuǎn)換時(shí)間和水平傳輸時(shí)間進(jìn)行速率控制的讀取模式下,難以實(shí)現(xiàn)高速性能。而且,在專利文獻(xiàn)2中公開的技術(shù)中,最終將輸出的數(shù)據(jù)信號量將與通過跳過像素而獲得的量相同,然而,以與不跳過像素的讀取相同的量執(zhí)行對像素的實(shí)際讀取。也就是,AD轉(zhuǎn)換的次數(shù)在無跳過的加法中和在有跳過的加法中最終是相同的。因此,在大多數(shù)當(dāng)前的傳感器中,即使在通過幀頻對AD時(shí)段進(jìn)行速率控制的狀態(tài)下執(zhí)行加法時(shí),也難以促成高速性能。
因此,期望提供一種固態(tài)成像裝置和相機(jī)系統(tǒng),其能夠在通過像素信號的相加而讀取所述像素信號時(shí)降低AD轉(zhuǎn)換的次數(shù),以實(shí)現(xiàn)高速成像并提高S/N比,結(jié)果,能夠?qū)崿F(xiàn)電路的低功耗以及更高速成像。本公開的ー實(shí)施例針對ー種固態(tài)成像裝置,包括像素陣列單元,其中在矩陣狀態(tài)中布置各自具有光電轉(zhuǎn)換元件的単位像素,關(guān)于像素布置中的一列而布線多條列信號線,并且,根據(jù)像素所位于的行而將像素規(guī)則地連接至多條列信號線;以及具有列處理單元的像素信號讀取單元,以多個像素為單位從像素陣列單元讀取像素信號,并在列的基礎(chǔ)上對讀取信號執(zhí)行列處理,其中,像素信號讀取單元包括列輸入單元,其可以通過并聯(lián)的多個電容器將在對應(yīng)列處布置的一條或多條列信號線連接至ー個列處理單元的輸入,并且,列輸入?yún)g元具有開關(guān),其可以改變對應(yīng)于該列的多條列信號線與多個電容器之間的連接狀態(tài)。本公開的另ー實(shí)施例針對ー種相機(jī)系統(tǒng),包括固態(tài)成像裝置;以及光學(xué)系統(tǒng),其在固態(tài)成像裝置上形成對象的像。其中,固態(tài)成像裝置包括像素陣列單元,其中在矩陣狀態(tài)中布置各自具有光電轉(zhuǎn)換元件的単位像素,關(guān)于像素布置中的一列而布線多條列信號線,并且,根據(jù)像素所位于的行而將像素規(guī)則地連接至多條列信號線;以及具有列處理單 元的像素信號讀取單元,以多個像素為單位從像素陣列單元讀取像素信號,并在列的基礎(chǔ)上對讀取信號執(zhí)行列處理,其中,像素信號讀取單元包括列輸入單元,其可以通過并聯(lián)的多個電容器將在對應(yīng)列處布置的一條或多條列信號線連接至ー個列處理單元的輸入,并且,列輸入單元具有開關(guān),其可以改變多個電容器與對應(yīng)于該列的多條列信號線之間的連接狀態(tài)。根據(jù)本公開的實(shí)施例,可以在利用加法讀取像素信號時(shí)減少A/D轉(zhuǎn)換的次數(shù),以實(shí)現(xiàn)聞速成像并提聞S/N,結(jié)果,可以實(shí)現(xiàn)電路的低功耗和更聞速成像。
圖I是示出專利文獻(xiàn)I中描述的具有像素信號的加法単元的固態(tài)成像裝置的配置示例的圖;圖2是示出專利文獻(xiàn)2中描述的具有像素信號的加法単元的固態(tài)成像裝置的配置示例的圖;圖3是示出根據(jù)第一實(shí)施例的安裝有列并行ADC的固態(tài)成像裝置(CMOS圖像傳感器)的配置示例的框圖;圖4是更具體地示出在根據(jù)第一實(shí)施例的安裝有列并行ADC的固態(tài)成像裝置(CMOS圖像傳感器)中的ADC組的圖;圖5是示出根據(jù)該實(shí)施例的具有四個晶體管的CMOS圖像傳感器的像素的示例的圖;圖6A和圖6B是用于說明使用電容器的模擬加法的原理的圖;圖7是示出根據(jù)該實(shí)施例的列輸入單元的第一具體示例的圖,其是更具體地示出圖4的列輸入單元的圖;圖8是示出在圖7的列輸入單元中、在讀取所有像素時(shí)以及在利用一対一加法讀取像素時(shí)通過兩個開關(guān)的模擬信號的選擇性切換狀態(tài)的圖表;圖9是在圖7的列輸入單元中在讀取所有像素時(shí)的時(shí)序圖10是在圖7的列輸入單元中在利用一対一加法讀取像素時(shí)的時(shí)序圖;圖11是示出根據(jù)該實(shí)施例的列輸入單元的第二具體示例的圖,其是示出列輸入?yún)g元的配置示例的圖,其中通過開關(guān)切換連接至兩條垂直信號線的電容器,并且可以改變各條垂直信號線的模擬信號中的加法的加權(quán);圖12是示出在圖11的列輸入單元中、在讀取所有像素時(shí)、在利用一対一加法讀取像素時(shí)、以及在利用ー對三加法讀取像素時(shí)通過四個開關(guān)SWll至SW14的模擬信號的選擇性切換狀態(tài)的圖表;圖13是在圖11的列輸入單元中在讀取所有像素時(shí)的時(shí)序圖;圖14是在圖11的列輸入單元中在利用一対一加法讀取像素時(shí)的時(shí)序圖;圖15是在圖11的列輸入單元中在利用ー對三加法讀取像素時(shí)的時(shí)序圖;
圖16是示出根據(jù)該實(shí)施例的列輸入單元的第三具體示例的圖,其更具體地示出圖11的列輸入單元;圖17是在圖16的列輸入單元中在讀取所有像素時(shí)的時(shí)序圖;圖18是在圖16的列輸入單元中在利用一対一加法讀取像素時(shí)的時(shí)序圖;圖19是在圖16的列輸入單元中在利用ー對三加法讀取像素時(shí)的時(shí)序圖;圖20示出根據(jù)第二實(shí)施例的安裝有列并行ADC的固態(tài)成像裝置(CMOS圖像傳感器)的圖;圖21是用于說明根據(jù)第一實(shí)施例的單側(cè)列結(jié)構(gòu)的優(yōu)點(diǎn)的圖;圖22是作為圖21的比較示例而示出的圖;圖23是用于說明根據(jù)第二實(shí)施例的雙側(cè)列結(jié)構(gòu)的優(yōu)點(diǎn)的圖;圖24是用于說明在根據(jù)第二實(shí)施例的雙側(cè)列結(jié)構(gòu)中、當(dāng)在每列中布線四條垂直信號線時(shí)獲得的優(yōu)點(diǎn)的圖;圖25是作為圖23的比較示例而示出的圖;圖26是用于說明在根據(jù)實(shí)施例的單側(cè)列結(jié)構(gòu)中2X2的像素共享的優(yōu)點(diǎn)的圖;圖27是作為圖26的比較示例而示出的圖;圖28是用于說明在根據(jù)第二實(shí)施例的雙側(cè)列結(jié)構(gòu)中2X2的像素共享的優(yōu)點(diǎn)的第ー圖;圖29是用于說明在根據(jù)第二實(shí)施例的雙側(cè)列結(jié)構(gòu)中2X2的像素共享的優(yōu)點(diǎn)的第ニ圖;圖30是用于說明在根據(jù)第二實(shí)施例的雙側(cè)列結(jié)構(gòu)中2X2的像素共享中的、當(dāng)在每列中布線四條垂直信號線時(shí)獲得的優(yōu)點(diǎn)的圖;圖31是作為圖28的比較示例而示出的圖;圖32是示意性地示出具有加權(quán)的加法時(shí)的加權(quán)概念的第一圖;圖33是示意性地示出具有加權(quán)的加法時(shí)的加權(quán)概念的第二圖;以及圖34是示出根據(jù)第三實(shí)施例的應(yīng)用了固態(tài)成像裝置的相機(jī)系統(tǒng)的配置示例的視圖。
具體實(shí)施例方式在下文中,將參照
本公開的實(shí)施例。
將以以下順序進(jìn)行說明。I.第一實(shí)施例(固態(tài)成像裝置的第一配置示例)2.列輸入單元的配置示例3.第二實(shí)施例(固態(tài)成像裝置的第二配置示例)4.第三實(shí)施例(相機(jī)系統(tǒng)的配置示例)〈I.第一實(shí)施例>圖3是示出根據(jù)第一實(shí)施例的安裝有列并行ADC的固態(tài)成像裝置(CMOS圖像傳感器)的配置示例的框圖。
圖4是更具體地示出在根據(jù)第一實(shí)施例的安裝有列并行ADC的固態(tài)成像裝置(CMOS圖像傳感器)中的ADC組及其輸入級的圖。關(guān)于通過垂直信號線從像素陣列單元讀取的模擬信號VSL,根據(jù)該實(shí)施例的固態(tài)成像裝置100包括用于各列的列處理單元,其各自具有將模擬信號轉(zhuǎn)換為數(shù)字信號的AD轉(zhuǎn)換器、以及諸如CDS或自動零(AZ)的噪聲消除單元。固態(tài)成像裝置100還配備有開關(guān),其能夠選擇性地切斷與關(guān)于每個列處理單元通過電容器C連接的多條垂直信號線的連接。在固態(tài)成像裝置100中,可以將電容器加倍作為用于⑶S的AZ的電容器。固態(tài)成像裝置100可以通過開關(guān)等改變電容器的電容值。固態(tài)成像裝置100還可以通過電容器將要被發(fā)送至列處理單元的信號值相加。固態(tài)成像裝置100還可以通過允許電容器的電容為可變,而執(zhí)行對要被相加的像素信號的加權(quán)。如上所述,根據(jù)本實(shí)施例的固態(tài)成像裝置100可以通過在將像素信號相加并讀取所述信號時(shí)使用電容器執(zhí)行模擬加法,而減少ADC的次數(shù),以實(shí)現(xiàn)高速成像并提高S/N。結(jié)果,可以實(shí)現(xiàn)電路中的低功耗以及更高速成像。將說明固態(tài)成像裝置100的整個配置以及各個單元的配置,特別是列處理單元(ADC)中的比較器的輸入級中的電容器和開關(guān)的配置示例。固態(tài)成像裝置100包括作為成像單元的像素陣列單元110、行(垂直)掃描電路120、列(垂直)掃描電路130和定時(shí)控制電路140。固態(tài)成像裝置100還包括作為ADC組的列處理單元組150作為像素信號處理單元、以及生成參考信號RAMP的DAC (數(shù)模轉(zhuǎn)換器)160。固態(tài)成像裝置100包括放大器電路(S/A)170、信號處理電路180和線存儲器190。在上述組件之中,通過模擬電路形成像素陣列單元110、行掃描電路120、列掃描電路130、列處理單元組(ADC組)150、DAC 160和放大器電路(S/A) 170。通過數(shù)字電路形成定時(shí)控制電路140、信號處理電路180和線存儲器190。在像素陣列單元110中,在m行和η列中二維地布置多個單位像素110Α,其各自具有光電ニ極管(光電轉(zhuǎn)換器件)和像素內(nèi)放大器。[單位像素的配置示例]圖5是示出根據(jù)本實(shí)施例的具有四個晶體管的CMOS圖像傳感器的像素的示例的圖。單位像素IlOA包括由例如光電ニ極管形成的光電轉(zhuǎn)換器件111。
關(guān)于ー個光電轉(zhuǎn)換器件111,単位像素IlOA包括作為有源器件的四個晶體管,它們是作為傳輸器件的傳輸晶體管112、作為復(fù)位器件的復(fù)位晶體管113、放大晶體管114和選擇晶體管115。光電轉(zhuǎn)換器件111將入射光光電轉(zhuǎn)換為與光量對應(yīng)的電荷(在此情況下為電子)量。傳輸晶體管112連接在光電轉(zhuǎn)換器件111與作為輸出節(jié)點(diǎn)的浮動擴(kuò)散FD之間。當(dāng)通過傳輸控制線LTx將驅(qū)動信號TG賦予柵極(傳輸門)吋,傳輸晶體管112將通過作為光電轉(zhuǎn)換器件的光電轉(zhuǎn)換器件111中的光電轉(zhuǎn)換而獲得的電子傳輸至浮動擴(kuò)散FD。復(fù)位晶體管113連接在電源線LVDD與浮動擴(kuò)散FD之間。當(dāng)通過復(fù)位控制線LRST將復(fù)位RST賦予柵極時(shí),復(fù)位晶體管113將浮動擴(kuò)散FD 的電位復(fù)位到電源線LVDD的電位。放大晶體管114的柵極連接至浮動擴(kuò)散FD。放大晶體管114通過選擇晶體管115連接至垂直信號線116,這在像素陣列單元的外部形成具有恒流源的源跟隨器。于是,通過選擇控制線LSEL將控制信號(地址信號或選擇信號)SEL賦予選擇晶體管115的柵極,由此導(dǎo)通選擇晶體管115。當(dāng)選擇晶體管115導(dǎo)通時(shí),放大晶體管114放大浮動擴(kuò)散FD的電位并將與該電位對應(yīng)的電壓輸出至垂直信號線116。將通過垂直信號線116從姆個像素輸出的電壓輸出至作為像素信號讀取電路的列處理單元組150。因?yàn)樵谛械幕A(chǔ)上連接例如傳輸晶體管112、復(fù)位晶體管113和選擇晶體管115的各個柵極,所以為一行的各個像素同時(shí)并行地執(zhí)行這些操作。在像素布置中,在每行中將在像素陣列單元110中布線的復(fù)位控制線LRST、傳輸控制線LTx和選擇控制線LSEL布置為組。由作為像素驅(qū)動單元的行掃描電路120驅(qū)動這些復(fù)位控制線LRST、傳輸控制線LTx和選擇控制線LSEL。在本實(shí)施例中,關(guān)于ー個列處理單元布線了多條垂直信號線116,在圖4的示例中為兩條。也就是,在圖4的示例中,以相同的方式在第一列中布線垂直信號線116-11、116-12,在第二列中布線垂直信號線116-21、116-22,然后在第η列中布線垂直信號線116-nl、116-n2。于是,在圖4的示例中,奇數(shù)行中的像素IlOA連接至在圖中的各列的左側(cè)布線的垂直信號線116-11、116-21和116-nl。偶數(shù)行中的像素IlOA連接至在圖中的各列的右側(cè)布線的垂直信號線116-12、116-22和116_n2。在固態(tài)成像裝置100中,將生成內(nèi)部時(shí)鐘的定時(shí)控制電路140、控制行地址或行掃描的行掃描電路120、以及控制列地址和列掃描的列掃描電路130布置為用于順序地讀取像素陣列單元Il0的信號的控制電路。定時(shí)控制電路140生成像素陣列單元110、行掃描電路120、列掃描電路130、列處理單元組150、DAC 160、信號處理電路180和線存儲器190的信號處理所需的定時(shí)信號。在像素陣列單元110中,每個像素行通過使用線快門(line shutter)的光子累積/發(fā)射而對視頻或畫面(screen)圖像進(jìn)行光電轉(zhuǎn)換,并且將模擬信號VSL輸出至列處理單元組150的各個列處理單元151。在本實(shí)施例中,在列處理單元組150的各個列處理單元151的輸入級中布置列輸入單元152。在列輸入單元152中,多條垂直信號線分別通過電容器C而連接,并且提供可以選擇性地切斷連接的開關(guān)SW。列輸入單元152可以通過在將要被讀取的像素信號相加時(shí)使用電容器執(zhí)行模擬加法而減少列處理(AD轉(zhuǎn)換)的次數(shù),以實(shí)現(xiàn)高速成像或提高S/N。結(jié)果,固態(tài)成像裝置100可以實(shí)現(xiàn)整個電路的低功耗,并且可以執(zhí)行更高速的成像。
在列處理單元組150中,在各個列處理單元中對像素陣列單元110的模擬輸出執(zhí) 行使用來自DAC 160的參考信號(斜坡信號)RAMP的APGA對應(yīng)積分型(correspondenceintegration type) ADC以及數(shù)字Q)S,由此輸出幾個比特的數(shù)字信號。[列ADC的配置示例]這里,將說明列ADC的基本配置,然后,將說明作為本實(shí)施例的特征配置的列輸入?yún)g元152的配置。在根據(jù)本實(shí)施例的列處理單元組150中,布置作為ADC塊的多列列處理單元(ADC)151。也就是,列處理單元組150具有k比特?cái)?shù)字信號轉(zhuǎn)換的功能,其中在各個列輸入單元152和列處理單元151中布置各對垂直信號線(列線)116-11、116-12至116-nl、116-n2,其形成列并行ADC塊。每個列處理單元151包括比較器151-1,其將通過將由DAC 160生成的參考信號改變?yōu)殡A梯(step)狀態(tài)而獲得的具有斜坡波形的參考信號RAMP、與通過垂直信號線經(jīng)由每行的像素而獲得的模擬信號VSL進(jìn)行比較。每個列處理單元151還具有計(jì)數(shù)鎖存器(計(jì)數(shù)器)151-2,其對比較時(shí)間進(jìn)行計(jì)數(shù)并保持所計(jì)數(shù)的結(jié)果。每個計(jì)數(shù)鎖存器的輸出連接至例如具有k比特寬度的水平傳輸線。布置對應(yīng)于水平傳輸線LTRF的K個放大器電路170、以及信號處理電路180。在列處理單元組150中,在每列中布置的比較器151-1中,將讀取到垂直信號線116的模擬信號電位VSL與參考信號RAMP比較。此時(shí),操作以與比較器151-1相同的方式布置在每列中的計(jì)數(shù)器151-2。每個列處理單元151通過以一対一的對應(yīng)關(guān)系改變具有斜坡波形的參考信號和計(jì)數(shù)值,將垂直信號線116的電位(模擬信號)VSL轉(zhuǎn)換為數(shù)字信號。列處理單元(ADC)151將參考信號RAMP的電壓(電壓Vslop)的變化轉(zhuǎn)換為時(shí)間的變化,并且,通過以特定時(shí)間周期(cycle)(時(shí)鐘)對時(shí)間進(jìn)行計(jì)數(shù)而將該電位轉(zhuǎn)換為數(shù)字值。當(dāng)模擬信號VSL與參考信號RAMP (Vslop)相交吋,將比較器151_1的輸出反轉(zhuǎn),停止計(jì)數(shù)器151-2的輸入時(shí)鐘,或者將輸入已經(jīng)停止的時(shí)鐘輸入到計(jì)數(shù)器151-2以完成A/
D轉(zhuǎn)換。在以上A/D轉(zhuǎn)換時(shí)段結(jié)束之后,由列掃描電路130將計(jì)數(shù)鎖存器151_2中保持的數(shù)據(jù)傳輸至水平傳輸線LTRF,通過放大器電路170將所述數(shù)據(jù)輸入至信號處理電路180,并且通過給定信號處理生成ニ維圖像。在列掃描電路130中,同時(shí)在幾個通道中執(zhí)行并行傳輸,用以保證傳輸速度。定時(shí)控制電路140創(chuàng)建在諸如像素陣列單元110、列處理單元組150等的各個塊中的信號處理所需的定吋。在后續(xù)級的信號處理電路180中,對線存儲器190中存儲的信號執(zhí)行垂直線缺陷或點(diǎn)缺陷的校正和信號的箝位(clamping)處理,還執(zhí)行諸如并串轉(zhuǎn)換、壓縮、編碼、加法、平均、間歇操作的數(shù)字信號處理。 在線存儲器190中存儲通過每行發(fā)送的數(shù)字信號。在根據(jù)本實(shí)施例的固態(tài)成像裝置100中,發(fā)送信號處理電路180的數(shù)字輸出,作為ISP或基帶LSI的輸入。〈2.列輸入單元的配置示例〉在圖4的不例中,姆個列輸入單兀152包括第一電容器Cll和C12、第二電容器C2UC22 以及開關(guān) SW11、SW12。 在本實(shí)施例中,第一電容器的數(shù)量與第二電容器的數(shù)量相同。在姆個列輸入單兀152中,電容器Cll的第一端和電容器C12的第一端并聯(lián)在對應(yīng)的列處理單元151中的比較器151-1的信號VSL的輸入端側(cè)。電容器Cl I的第二端通過開關(guān)SWl I連接至圖中對應(yīng)列的左側(cè)的每條垂直信號線116-11 至 116-ηΙο電容器C21的第二端通過開關(guān)SW12連接至圖中對應(yīng)列的右側(cè)的每條垂直信號線116-12 至 116-n2。在每個列輸入單元152中,電容器C21的第一端和電容器C22的第一端連接到比較器151-1中的參考信號RAMP的輸入端側(cè)。電容器C21的第二端和電容器C22的第二端共同連接至參考信號RAMP的供應(yīng)線LRAMP0如上所述,在本實(shí)施例中,每一列提供兩條發(fā)送來自像素的信號的垂直信號線,井且,各條線在列輸入單元152中通過電容器而連接,以被輸入至比較器151-1中。在讀取所有像素時(shí)、以及在利用一対一加法(或ー對三加法等)進(jìn)行讀取時(shí),適當(dāng)?shù)剡x擇性地接通/關(guān)斷開關(guān)SWll和SW12。列輸入單元152在將像素信號相加并讀取時(shí),通過組合使用電容器的模擬加法而減少AD轉(zhuǎn)換的次數(shù),以實(shí)現(xiàn)高速成像并提高S/N。結(jié)果,列輸入單元152實(shí)現(xiàn)固態(tài)成像裝置100的電路的低功耗以及更高速成像。[使用電容器的模擬加法的原理]圖6A和圖6B是用于具體說明使用電容器的模擬加法的原理的圖。在圖6A和圖6B中,輸入端Tl和T2通過電容器Cll和C12連接至輸出端T3。當(dāng)將輸入電壓信號Vinl施加到輸入端Tl并將輸入電壓信號Vin2施加到輸入端T2而作為電壓信號時(shí),在輸出端T3處生成輸出電壓信號Vout。輸出電壓Vout通過下列表達(dá)式表不。這里,Cl表不電容器Cll的電容值,而C2表示電容器C12的電容值。圖6A是用于說明初始狀態(tài)下利用電容器的加法操作的圖,而圖6B是用于說明在信號改變之后利用電容器的加法操作的圖。在圖6A的初始狀態(tài)下,電容器Cll和C12中累積的電荷Ql和Q2由下列表達(dá)式給出。Ql=Cl (Vinl-Vout)Q2=C2 (Vin2-Vout)如圖6B中所示,在信號改變之后電容器Cll和C12中累積的電荷Q1’和Q2’由下列表達(dá)式給出。Ql' = Cl {(Vinl+ Δ Vinl) - (Vout+ Δ Vout)}
Q2' = C2 {(Vin2+ Δ Vin2) - (Vout+ Δ Vout)}因?yàn)楦鶕?jù)電荷守恒Q1+Q2=Q1' +Q2/的關(guān)系成立,所以可以從以上四個表達(dá)式獲得下列表達(dá)式。
ΔVout=I/(C1+C2)X (ClΔVinl+C2ΔVin2)根據(jù)上述可以通過電容比執(zhí)行加法的加權(quán)。(i)在1:1加法的情況下的Cl = C2時(shí),可以獲得下列表達(dá)式。Δ Vout=l/2 X ( Δ Vinl+Δ Vin2)(ii)在1:3加法的情況下的Cl = 3C2時(shí),可以獲得下列表達(dá)式。Δ Vout=l/4X (3 Δ Vinl+Δ Vin2)還應(yīng)當(dāng)注意,通過簡單的加法不能獲得輸出電壓Vout,而是通過根據(jù)電容值的加權(quán)平均而獲得輸出電壓Vout。信號值的最大值在加法之前和在加法之后不改變,因此,不需要改變后續(xù)級的信號處理電路的動態(tài)范圍。在圖4和圖7中示出在作為ADC的列處理單元151之前(輸入級)使用利用電容器的模擬加法的配置,作為列輸入單元152。[列輸入單元的第一具體示例]圖7是示出根據(jù)本實(shí)施例的列輸入單元的第一具體示例的圖,其是更具體地示出圖4的列輸入單元的圖。這里,為了說明而引用第一列。在圖7中,列輸入單元152A包括開關(guān)SW11、SW12、第一電容器C11、C12、第二電容器 C21、C22、以及節(jié)點(diǎn) NDll 至 ND15、ND21 和 ND22。節(jié)點(diǎn)NDll連接至模擬信號VSLl被讀取到的垂直信號線116-11,而節(jié)點(diǎn)ND12連接至模擬信號VSL2被讀取到的垂直信號線116-12。節(jié)點(diǎn)ND13連接至比較器151-1的信號VLS的輸入端側(cè)、以及電容器Cll的第一端側(cè)和電容器C12的第一端側(cè)。節(jié)點(diǎn)ND14連接至電容器Cll的第二端側(cè),而節(jié)點(diǎn)ND15連接至電容器C12的第二端側(cè)。節(jié)點(diǎn)ND21連接至參考信號RAMP的供應(yīng)線LRAMP、以及電容器C21的第二端側(cè)和電容器C22的第二端側(cè)。節(jié)點(diǎn)ND22連接至比較器151_1的參考信號RAMP的輸入端側(cè)、以及電容器C21的第一端側(cè)和電容器C22的第一端側(cè)。開關(guān)SWll根據(jù)切換信號VSLSWl將節(jié)點(diǎn)ND14連接至節(jié)點(diǎn)NDll和節(jié)點(diǎn)ND12中的任何ー個。也就是,開關(guān)SWll可以根據(jù)切換信號VSLSWl,選擇性地將電容器Cll連接至垂直信號線116-11和垂直信號線116-12中的任何一條。開關(guān)SW2根據(jù)切換信號VSLSW2,將節(jié)點(diǎn)ND15連接至節(jié)點(diǎn)NDll和節(jié)點(diǎn)ND12中的任何ー個。也就是,開關(guān)SW12可以根據(jù)切換信號VSLSW2,選擇性地將電容器C12連接至模擬信號VSLl被讀取到的垂直信號線116-11和模擬信號VSL2被讀取到的垂直信號線116-12中的任何一條。在此情況下,開關(guān)SWll在切換信號VSLSWl處于高電平時(shí)將電容器Cll連接至垂直信號線116-11,并在該信號處于低電平時(shí)將電容器Cll連接至垂直信號線116-12。類似地,開關(guān)SW12在切換信號VSLSW2處于高電平時(shí)將電容器C12連接至垂直信 號線116-11,并在該信號處于低電平時(shí)將電容器C12連接至垂直信號線116-12。這里,將說明在圖7的列輸入單元152A中、在讀取所有像素時(shí)以及在利用一対一加法讀取像素時(shí)的操作。圖8是示出在圖7的列輸入單元中、在讀取所有像素時(shí)以及在利用一対一加法讀取像素時(shí)通過兩個開關(guān)SWll和SW12的模擬信號的選擇性切換狀態(tài)的圖表。圖9是在圖7的列輸入單元中在讀取所有像素時(shí)的時(shí)序圖。圖10是在圖7的列輸入單元中在利用一対一加法讀取像素時(shí)的時(shí)序圖。在圖9和圖10中,HSYNC表示水平同步信號。在讀取所有像素時(shí),與水平同步信號HSYNC同步地,以相同的電平切換切換信號VSLSffl 和 VSLSW2。如圖9中所示,與水平同步信號HSYNC同步地,以相同的高電平設(shè)置切換信號VSLSffl 和 VSLSW2。因此,電容器Cll和C12連接至垂直信號線116-11,并且,通過并聯(lián)電容器Cll和C12將讀取到垂直信號線116-11的模擬信號VSLl輸入到比較器151-1的讀取信號的輸入端。接下來,如圖9中所示,與水平同步信號HSYNC同步地,以相同的低電平切換切換信號 VSLSWl 和 VSLSW2。因此,電容器Cll和C12連接至垂直信號線116-12,并且,通過并聯(lián)電容器Cll和C12將讀取到垂直信號線116-12的模擬信號VSL2輸入到比較器151-1的讀取信號的輸入端。在利用一対一加法進(jìn)行讀取時(shí),與水平同步信號HSYNC同步地,將切換信號VSLSffl固定到高電平,而將切換信號VSLSW2到低電平。因此,電容器Cll連接至垂直信號線116-11,而電容器C12連接至垂直信號線116-12。結(jié)果,通過電容器Cll將讀取到垂直信號線116-11的模擬信號VSLl提供至節(jié)點(diǎn)ND13,而通過電容器C12將讀取到垂直信號線116-12的模擬信號VSL2提供至節(jié)點(diǎn)ND13,并且執(zhí)行使用電容器的模擬加法。使用電容器的模擬加法的結(jié)果是要輸入到比較器151-1的讀取信號的輸入端的根據(jù)電容值而獲得的加權(quán)平均值。
[列輸入單元的第二具體示例]接下來,將說明列輸入單元的如下配置作為第二具體示例其中,通過開關(guān)切換要連接至兩條垂直信號線的電容器,并且可以在垂直信號線116-11的模擬信號VSLl和垂直信號線116-12的模擬信號VSL2中改變加法的加權(quán)。圖11是示出根據(jù)本實(shí)施例的列輸入單元的第二具體示例的圖,其是示出列輸入?yún)g元的配置示例的圖,其中通過開關(guān)切換連接至兩條垂直信號線的電容器,并且可以改變各條垂直信號線的模擬信號中的加法的加權(quán)。而且,在此情況下,為了說明而引用第一列。圖11的列輸入單元152B被配置為能夠至少執(zhí)行對所有像素的讀取、利用一対一加法的讀取、以及利用ー對三加法的讀取。
圖11的列輸入單兀152B在模擬信號側(cè)和參考信號側(cè)都包括四個第一電容器Cll至C14和四個第二電容器C21至C24,以及四個開關(guān)SWll至SW14。在圖11中,將相同的標(biāo)號和標(biāo)記賦予與圖7相同的組件,以使得說明易于理解。圖11的列輸入單元152B包括開關(guān)SWll至SW14、第一電容器Cll至C14、第二電容器 C21 至 C24、節(jié)點(diǎn) NDll 至 ND17、ND21 和 ND22。節(jié)點(diǎn)NDll連接至模擬信號VSLl被讀取到的垂直信號線116-11,而節(jié)點(diǎn)ND12連接至模擬信號VSL2被讀取到的垂直信號線116-12。節(jié)點(diǎn)ND13連接至比較器151-1的信號VSL的輸入端側(cè)、以及關(guān)于節(jié)點(diǎn)ND13并聯(lián)的電容器Cll至C14的第一輸入端側(cè)。節(jié)點(diǎn)ND14連接至電容器Cll的第二端側(cè),而節(jié)點(diǎn)ND15連接至電容器C12的第二端側(cè)。節(jié)點(diǎn)ND16連接至電容器C13的第二端側(cè),而節(jié)點(diǎn)ND17連接至電容器C14的第二端側(cè)。節(jié)點(diǎn)ND21連接至參考信號RAMP的供應(yīng)線LRAM、以及在節(jié)點(diǎn)ND21與ND22之間并聯(lián)的電容器C21至C24的第二端側(cè)。節(jié)點(diǎn)ND22連接至比較器151_1的參考信號RAMP的輸入端側(cè)、以及電容器C21至C24的第一端側(cè)。開關(guān)SWll根據(jù)切換信號VSLSWl,將節(jié)點(diǎn)ND14連接至節(jié)點(diǎn)NDll和ND12中的任何ー個。也就是,開關(guān)SWll可以根據(jù)切換信號VSLSWl,選擇性地將電容器Cll連接至垂直信號線116-11和垂直信號線116-12中的任何一條。開關(guān)SW12根據(jù)切換信號VSLWS2,將節(jié)點(diǎn)ND15連接至節(jié)點(diǎn)NDll和ND12中的任何ー個。也就是,開關(guān)SW12可以根據(jù)切換信號VSLSW2,選擇性地將電容器C12連接至模擬信號VSLl被讀取到的垂直信號線116-11和模擬信號VLS2被讀取到的垂直信號線116-12中的任何一條。開關(guān)SW13根據(jù)切換信號VSLWS3,將節(jié)點(diǎn)ND16連接至節(jié)點(diǎn)NDll和ND12中的任何ー個。也就是,開關(guān)SW13可以根據(jù)切換信號VSLSW3,選擇性地將電容器C13連接至模擬信號VSLl被讀取到的垂直信號線116-11和模擬信號VLS2被讀取到的垂直信號線116-12中的任何一條。開關(guān)SW14根據(jù)切換信號VSLWS4,將節(jié)點(diǎn)ND17連接至節(jié)點(diǎn)NDll和ND12中的任何ー個。也就是,開關(guān)SW14可以根據(jù)切換信號VSLSW4,選擇性地將電容器C14連接至模擬信號VSLl被讀取到的垂直信號線116-11和模擬信號VLS2被讀取到的垂直信號線116-12中的任何一條。在此情況下,作為示例,開關(guān)SWll在切換信號VSLSWl處于高電平時(shí)將電容器Cll連接至垂直信號線116-11,并在切換信號VSLSWl處于低電平時(shí)將電容器Cl I連接至垂直信號線 116-12。
類似地,開關(guān)SW12在切換信號VSLSW2處于高電平時(shí)將電容器C12連接至垂直信號線116-11,并在切換信號VSLSW2處于低電平時(shí)將電容器C12連接至垂直信號線116-12。開關(guān)SW13在切換信號VSLSW3處于高電平時(shí)將電容器C13連接至垂直信號線116-11,并在切換信號VSLSW3處于低電平時(shí)將電容器C13連接至垂直信號線116-12。開關(guān)SW14在切換信號VSLSW4處于高電平時(shí)將電容器C14連接至垂直信號線116-11,并在切換信號VSLSW4處于低電平時(shí)將電容器C14連接至垂直信號線116-12。這里,將說明由圖11的列輸入單元152B在讀取所有像素時(shí)、在利用一対一加法讀取像素時(shí)、以及在利用ー對三加法讀取像素時(shí)執(zhí)行的操作。圖12是示出在圖11的列輸入單元中、在讀取所有像素時(shí)、在利用一対一加法讀取像素時(shí)、以及在利用ー對三加法讀取像素時(shí)通過四個開關(guān)SWll至SW14的模擬信號的選擇性切換狀態(tài)的圖表。圖13是在圖11的列輸入單元中在讀取所有像素時(shí)的時(shí)序圖。圖14是在圖11的列輸入單元中在利用一対一加法讀取像素時(shí)的時(shí)序圖。圖15是在圖11的列輸入單元中在利用ー對三加法讀取像素時(shí)的時(shí)序圖。在讀取所有像素吋,與如圖12和圖13中所示的水平同步信號HSYNC同步地,以相同電平切換切換信號VSLSWl至VSLSW4。例如,與水平同步信號HSYNC同步地,以相同的高電平設(shè)置切換信號VSLSWl至VSLSW4。因此,電容器Cll至C14連接至垂直信號線116-11,并且通過并聯(lián)電容器Cll至C14將被讀取到垂直信號線116-11的模擬信號VSLl輸入至比較器151-1的用于讀取信號的輸入端。接下來,與水平同步信號HSYNC同步地,以相同的低電平切換切換信號VSLSWl至VSLSW4。因此,電容器Cll至C14連接至垂直信號線116-12,并且通過并聯(lián)電容器Cll至C14將被讀取到垂直信號線116-12的模擬信號VSL2輸入至比較器151-1的用于讀取信號的輸入端。在利用一対一加法進(jìn)行讀取吋,與如圖12和圖14中所示的水平同步信號HSYNC同步地,將切換信號VSLSWl和VSLSW3固定到水平同步信號HSYNC的高電平,并將切換信號VSLSW2和VSLSW4固定到低電平。
因此,電容器Cl I和C13連接至垂直信號線116_11,而電容器C12和C14連接至垂直信號線116-12。結(jié)果,通過電容器Cll和C13將被讀取到垂直信號線116-11的模擬信號VSLl提供至節(jié)點(diǎn)ND13,而通過電容器C12和C14將被讀取到垂直信號線116-12的模擬信號VSL2提供至節(jié)點(diǎn)ND13,并且執(zhí)行使用電容器的模擬加法。使用電容器的模擬加法的結(jié)果是要被輸入到比較器151-1的用于讀取信號的輸入端的根據(jù)電容值而獲得的加權(quán)平均值。在利用ー對三加法進(jìn)行讀取吋,與如圖12和圖15中所示的水平同步信號HSYNC同步地,將切換信號VSLSWl固定到水平同步信號HSYNC的高電平,并將切換信號VSLSW2固定到低電平。因此,電容器Cll連接至垂直信號線116-11,而電容器C12連接至垂直信號線116-12。與水平同步信號HSYNC同步地,將切換信號VSLSW3和VSLSW4切換至相同電平。 例如,與水平同步信號HSYNC同步地,以相同的高電平設(shè)置切換信號VSLSW3和VSLSW4。因此,電容器C13和C14連接至垂直信號線116_11。結(jié)果,通過電容器C11、C13和C14將被讀取到垂直信號線116-11的模擬信號VSLl提供至節(jié)點(diǎn)ND13,而通過電容器C12將被讀取到垂直信號線116-12的模擬信號VSL2提供至節(jié)點(diǎn)ND13,并且執(zhí)行使用電容器的模擬加法。使用電容器的模擬加法的結(jié)果是要被輸入到比較器151-1的用于讀取信號的輸入端的根據(jù)電容值而獲得的加權(quán)平均值。接下來,與水平同步信號HSYNC同步地,以相同的低電平切換切換信號VSLSW3和VSLSW4。因此,電容器C13和C14連接至垂直信號線116-12。結(jié)果,通過電容器Cll將被讀取到垂直信號線116-11的模擬信號VSLl提供至節(jié)點(diǎn)ND13,而通過電容器C12、C13和C14將被讀取到垂直信號線116-12的模擬信號VSL2提供至節(jié)點(diǎn)ND13,并且執(zhí)行使用電容器的模擬加法。使用電容器的模擬加法的結(jié)果是要被輸入到比較器151-1的用于讀取信號的輸入端的根據(jù)電容值而獲得的加權(quán)平均值。[列輸入單元的具體電路圖的示例]接下來,將說明圖11的列輸入單元的又一具體電路圖的示例。圖16是示出根據(jù)本實(shí)施例的列輸入單元的第三具體示例的圖,其更具體地示出圖11的列輸入單元。在圖16中,省略了參考信號RAMP的輸入單元。在此情況下也引用第一列用以說明。圖16的列輸入單元152C被配置為至少能夠執(zhí)行對所有像素的讀取、利用一対一加法的讀取、以及利用ー對三加法的讀取。圖16的列輸入單元152C在模擬信號側(cè)和參考信號側(cè)上都包括四個第一電容器Cll至C14和四個第二電容器C21至C24,以及五個開關(guān)SffllC 至 SW15C。在圖16中,將相同的標(biāo)號和標(biāo)記賦予與圖11相同的組件,以使得說明易于理解。
圖16的列輸入單元152C包括開關(guān)SWll至SW15、開關(guān)SW16和SW17、電容器Cll至 C14、C21 至 C24、節(jié)點(diǎn) NDll 至 ND17、ND21 和 ND22。在列輸入單元152C中,由傳輸門(transfer gate) (CMOS開關(guān))形成開關(guān)SWllC至SW15C,并且其連接狀態(tài)部分地不同于圖11。節(jié)點(diǎn)NDll連接至模擬信號VSLl被讀取到的垂直信號線116-11,而節(jié)點(diǎn)ND12連接至模擬信號VSL2被讀取到的垂直信號線116-12。節(jié)點(diǎn)ND13連接至比較器151_1中的信號VSL的輸入端側(cè)、以及連接到并聯(lián)至節(jié)點(diǎn)ND13的電容器Cll至C14的第一端側(cè)。節(jié)點(diǎn)ND14連接至電容器Cll的第二輸入端側(cè),而節(jié)點(diǎn)ND15連接至電容器C12的
第二端側(cè)。節(jié)點(diǎn)ND16連接至電容器C13的第二輸入端側(cè),而節(jié)點(diǎn)ND17連接至電容器C14的
第二端側(cè)。開關(guān)SWllC根據(jù)切換信號VSLCUTSW1和反轉(zhuǎn)信號X_VSLCUTSW1 (X表示反轉(zhuǎn)),選 擇性地將節(jié)點(diǎn)ND14連接至節(jié)點(diǎn)NDlI。開關(guān)SWllC由具有兩個端的傳輸門形成,其中,η溝道MOS (NMOS)晶體管NTll的源極和漏極與P溝道MOS (PMOS)晶體管PTll的源極和漏極彼此連接。開關(guān)SWllC的一端連接至節(jié)點(diǎn)NDl I,而另一端連接至節(jié)點(diǎn)ND14。在開關(guān)SWllC中,將切換信號VSIXUTSW1提供至形成傳輸門的NMOS晶體管NTll的柵極,并且將切換信號VSIXUTSW1的反轉(zhuǎn)信號X_VSIXUTSW1提供至PMOS晶體管PTll的柵極。開關(guān)SWllC在切換信號VSLCUTSW1處于高電平時(shí)變?yōu)閷?dǎo)通(0N(通))并將節(jié)點(diǎn)ND14連接至節(jié)點(diǎn)NDll (垂直信號線116-11),并且在切換信號VSIXUTSW1處于低電平時(shí)變?yōu)榉菍?dǎo)通(OFF (斷))并使得節(jié)點(diǎn)NDll和節(jié)點(diǎn)ND14處于非導(dǎo)通狀態(tài)。開關(guān)SW12C根據(jù)切換信號VSLCUTSW2和反轉(zhuǎn)信號X_VSLCUTSW2,選擇性地將節(jié)點(diǎn)ND15連接至節(jié)點(diǎn)ND12。開關(guān)SW12C由具有兩個端的傳輸門形成,其中,NMOS晶體管NT12的源極和漏極與PMOS晶體管PT12的源極和漏極彼此連接。開關(guān)SW12C的一端連接至節(jié)點(diǎn)ND12,而另一端連接至節(jié)點(diǎn)ND15。在開關(guān)SW12C中,將切換信號VSIXUTSW2提供至形成傳輸門的NMOS晶體管NT12的柵極,并且將切換信號VSIXUTSW2的反轉(zhuǎn)信號X_VSIXUTSW2提供至PMOS晶體管PT12的柵極。開關(guān)SW12C在切換信號VSLCUTSW2處于高電平時(shí)變?yōu)閷?dǎo)通(ON)并將節(jié)點(diǎn)ND15連接至節(jié)點(diǎn)ND12 (垂直信號線116-11),并且在切換信號VSIXUTSW2處于低電平時(shí)變?yōu)榉菍?dǎo)通(OFF)并使得節(jié)點(diǎn)ND12和節(jié)點(diǎn)ND15處于非導(dǎo)通狀態(tài)。開關(guān)SW13C根據(jù)切換信號VADDSW1和反轉(zhuǎn)信號X_VADDSW1,選擇性地將節(jié)點(diǎn)ND14與節(jié)點(diǎn)ND16連接。開關(guān)SW13C由具有兩個端的傳輸門形成,其中,NMOS晶體管NT13的源極和漏極與PMOS晶體管PT13的源極和漏極彼此連接。開關(guān)SW13C的一端連接至節(jié)點(diǎn)ND14,而另一端連接至節(jié)點(diǎn)ND16。
在開關(guān)SW13C中,將切換信號VADDSW1提供至形成傳輸門的NMOS晶體管NT13的柵極,并且將切換信號VADDSW1的反轉(zhuǎn)信號X_VADDSW1提供至PMOS晶體管PT13的柵極。開關(guān)SW13C在切換信號VADDSW1處于高電平時(shí)變?yōu)閷?dǎo)通(ON)并將節(jié)點(diǎn)ND14連接至節(jié)點(diǎn)ND16,并且在切換信號VADDSW1處于低電平時(shí)變?yōu)榉菍?dǎo)通(OFF)并使得節(jié)點(diǎn)ND14和節(jié)點(diǎn)ND16處于非導(dǎo)通狀態(tài)。開關(guān)SW14C根據(jù)切換信號VADDSW2和反轉(zhuǎn)信號X_VADDSW2,選擇性地將節(jié)點(diǎn)ND16與節(jié)點(diǎn)ND17連接。開關(guān)SW14C由具有兩個端的傳輸門形成,其中,NMOS晶體管NT14的源極和漏極與PMOS晶體管PT14的源極和漏極彼此連接。開關(guān)SW14C的一端連接至節(jié)點(diǎn)ND16,而另一端連接至節(jié)點(diǎn)ND17。在開關(guān)SW14C中,將切換信號VADDSW2提供至形成傳輸門的NMOS晶體管NT14的 柵極,并且將切換信號VADDSW2的反轉(zhuǎn)信號X_VADDSW2提供至PMOS晶體管PT14的柵極。開關(guān)SW14C在切換信號VADDSW2處于高電平時(shí)變?yōu)閷?dǎo)通(ON)并將節(jié)點(diǎn)ND16連接至節(jié)點(diǎn)ND17,并且在切換信號VADDSW2處于低電平時(shí)變?yōu)榉菍?dǎo)通(OFF)并使得節(jié)點(diǎn)ND16和節(jié)點(diǎn)ND17處于非導(dǎo)通狀態(tài)。開關(guān)SW15C根據(jù)切換信號VADDSW3和反轉(zhuǎn)信號X_VADDSW3,選擇性地將節(jié)點(diǎn)ND15與節(jié)點(diǎn)ND17連接。開關(guān)SW15C由具有兩個端的傳輸門形成,其中,NMOS晶體管NT15的源極和漏極與PMOS晶體管PT15的源極和漏極彼此連接。開關(guān)SW15C的一端連接至節(jié)點(diǎn)ND15,而另一端連接至節(jié)點(diǎn)ND17。在開關(guān)SW15C中,將切換信號VADDSW3提供至形成傳輸門的NMOS晶體管NT15的柵極,并且將切換信號VADDSW3的反轉(zhuǎn)信號X_VADDSW3提供至PMOS晶體管PT15的柵極。開關(guān)SW15C在切換信號VADDSW3處于高電平時(shí)變?yōu)閷?dǎo)通(ON)并將節(jié)點(diǎn)ND15連接至節(jié)點(diǎn)ND17,并且在切換信號VADDSW3處于低電平時(shí)變?yōu)榉菍?dǎo)通(OFF)并使得節(jié)點(diǎn)ND15和節(jié)點(diǎn)ND17處于非導(dǎo)通狀態(tài)。開關(guān)SW16連接在節(jié)點(diǎn)ND14與參考電位VSS之間,其用于在預(yù)定定時(shí)復(fù)位節(jié)點(diǎn)麗4。開關(guān)SW16由例如NMOS晶體管NT16形成。在NMOS晶體管NT16中,漏極連接至節(jié)點(diǎn)ND14,源極連接至參考電位VSS,并且柵極連接至控制信號CTLll的供應(yīng)線。開關(guān)SW17連接在節(jié)點(diǎn)ND15與參考電位VSS之間,其用于在預(yù)定定時(shí)復(fù)位節(jié)點(diǎn)ND15。開關(guān)SW17由例如NMOS晶體管NT17形成。在NMOS晶體管NT17中,漏極連接至節(jié)點(diǎn)ND15,源極連接至參考電位VSS,并且柵極連接至控制信號CTL12的供應(yīng)線。這里,將說明由圖16的列輸入單元152C在讀取所有像素時(shí)、在利用一対一加法讀取像素時(shí)、以及在利用ー對三加法讀取像素時(shí)執(zhí)行的操作。圖17是在圖16的列輸入單元中在讀取所有像素時(shí)的時(shí)序圖。圖18是在圖16的列輸入單元中在利用一対一加法讀取像素時(shí)的時(shí)序圖。
圖19是在圖16的列輸入單元中在利用ー對三加法讀取像素時(shí)的時(shí)序圖。在該示例中的像素陣列單元110中,應(yīng)用拜耳(Bayer)布置,其中以正方形形狀布置像素Gr、Gb、R和B,如圖17至圖19中所示。在讀取所有像素時(shí),與水平同步信號HSYNC同步地,將開關(guān)SW13C、SW14C和SW15C的切換信號VADDSW1、VADDSW2和VADDSW3固定到高電平。結(jié)果,開關(guān)SW13C、SW14C和SW15C處于導(dǎo)通狀態(tài),并且節(jié)點(diǎn)ND14連接至節(jié)點(diǎn)ND15。而且,在讀取所有像素吋,與水平同步信號HSYNC同步地,切換信號VSIXUTSW1和VSIXUTSW2處于互補(bǔ)電平。例如,與水平同步信號HSYNC同步地將切換信號VSIXUTSW1設(shè)置為相同的高電平,并且,將切換信號VSIXUTSW2設(shè)置為低電平。
因此,電容器Cll至C14連接至垂直信號線116-11,并且通過電容器Cll至C14將被讀取到垂直信號線116-11的模擬信號VSLl (執(zhí)行使用電容器的加法)輸入到比較器151-1的讀取信號的輸入端。接下來,與水平同步信號HSYNC同步地將切換信號VSIXUTSW1切換至相同的低電平,并且,將切換信號VSIXUTSW2切換至高電平。因此,電容器Cll至C14連接至垂直信號線116-12,并且通過電容器Cll至C14將被讀取到垂直信號線116-12的模擬信號VSL2 (執(zhí)行使用電容器的加法)輸入到比較器151-1的讀取信號的輸入端。在利用一対一加法進(jìn)行讀取時(shí),與水平同步信號HSYNC同步地,將開關(guān)SW13C和SW15C的切換信號VADDSW1和VADDSW3固定到高電平。將開關(guān)SW14C的切換信號VADDSW2固定到低電平。結(jié)果,開關(guān)SW13C和SW15C變?yōu)閷?dǎo)通,而開關(guān)SW14C變?yōu)榉菍?dǎo)通。因此,節(jié)點(diǎn)ND14與節(jié)點(diǎn)ND16、以及節(jié)點(diǎn)ND15與節(jié)點(diǎn)ND17連接,而節(jié)點(diǎn)ND16與節(jié)點(diǎn)ND17處于非導(dǎo)通狀態(tài)。而且,在利用一対一加法進(jìn)行讀取吋,與水平同步信號HSYNC同步地將切換信號VSLCUTSW1和VSLCUTSW2固定到高電平,并且,開關(guān)SWllC和SW12C變?yōu)閷?dǎo)通。因此,電容器Cl I和C13連接至垂直信號線116_11,而電容器C12和C14連接至垂直信號線116-12。結(jié)果,通過電容器Cll和C13將被讀取到垂直信號線116-11的模擬信號VSLl提供至節(jié)點(diǎn)ND13,通過電容器C12和C14將被讀取到垂直信號線116-12的模擬信號VSL2提供至節(jié)點(diǎn)ND13,并且執(zhí)行使用電容器的加法。使用電容器的模擬加法的結(jié)果是要輸入到比較器151-1的讀取信號的輸入端的根據(jù)電容值而獲得的加權(quán)平均值。在利用ー對三加法進(jìn)行讀取時(shí),與水平同步信號HSYNC同步地將切換信號VSIXUTSW1和VSIXUTSW2固定到高電平,并且,將開關(guān)SWllC和SW12C維持在導(dǎo)通狀態(tài)。而且,在利用ー對三加法進(jìn)行讀取吋,與水平同步信號HSYNC同步地將切換信號VADDSW2固定到高電平,并且,將開關(guān)SW14C維持在導(dǎo)通狀態(tài)。然后,在利用ー對三加法進(jìn)行讀取時(shí),與水平同步信號HSYNC同步地,切換信號VADDSffl和VADDSW3處于互補(bǔ)電平。例如,與水平同步信號HSYNC同步地將切換信號VADDSW3設(shè)置為相同的高電平,并且,將切換信號VADDSW1設(shè)置為低電平。此時(shí),節(jié)點(diǎn)ND15與節(jié)點(diǎn)ND16變?yōu)閷?dǎo)通,而節(jié)點(diǎn)ND14與節(jié)點(diǎn)ND16變?yōu)榉菍?dǎo)通。因此,電容器Cll連接至垂直信號線116-11,而電容器C12、C13和C14連接至垂直信號線116-12。結(jié)果,通過電容器Cll將被讀取到垂直信號線116-11的模擬信號VSLl提供至節(jié)點(diǎn)ND13,通過電容器C12、C13和C14將被讀取到垂直信號線116-12的模擬信號VSL2提供至節(jié)點(diǎn)ND13,并且執(zhí)行使用電容器的加法。使用電容器的模擬加法的結(jié)果是要輸入到比較器151-1的讀取信號的輸入端的根據(jù)電容值而獲得的加權(quán)平均值。接下來,與水平同步信號HSYNC同步地將切換信號VADDSW1設(shè)置為相同的高電平, 并且,將切換信號VADDSW3切換到低電平。此時(shí),節(jié)點(diǎn)ND14與節(jié)點(diǎn)ND17變?yōu)閷?dǎo)通,而節(jié)點(diǎn)ND15與節(jié)點(diǎn)ND17變?yōu)榉菍?dǎo)通。因此,電容器Cll、C13和C14連接至垂直信號線116-11,而電容器C12連接至垂直信號線116-12。結(jié)果,通過電容器C11、C13和C14將被讀取到垂直信號線116-11的模擬信號VSLl提供至節(jié)點(diǎn)ND13,通過電容器C12將被讀取到垂直信號線116-12的模擬信號VSL2提供至節(jié)點(diǎn)ND13,并且執(zhí)行使用電容器的加法。使用電容器的模擬加法的結(jié)果是要輸入到比較器151-1的讀取信號的輸入端的根據(jù)電容值而獲得的加權(quán)平均值。不需要新準(zhǔn)備用于模擬加法的電容器,而可以使用為自動零或CDS準(zhǔn)備的電容器。自動零是這樣的技術(shù)將輸出連接至輸入端,并且將用于偏置(offset)的電荷存儲在電容器中,用以消除用于比較器151-1的放大器的偏置。另外,⑶S是通過在復(fù)位電平和信號電平處采樣兩次而消除偏置噪聲的技木。在幾乎所有的執(zhí)行列并行處理的現(xiàn)有圖像傳感器中,都使用諸如CDS和自動零的技術(shù)用于去除各個像素和列中的特性的差異,因此,可以在不增加電路面積的情況下實(shí)現(xiàn)加法處理。例如,可以將圖16的列輸入單元152C配置為并入了自動零電容器的電路。在該電路中,將自動零電容器劃分為四個,并且,開關(guān)SW13C和SW15C用于將電容器分配給模擬信號VSLl和VSL2。另外,如上所述包括用于連接至垂直信號線116-11、116-12 的開關(guān) SffllC 和 SW12C。如上所述,當(dāng)應(yīng)用根據(jù)本實(shí)施例的固態(tài)成像裝置時(shí),在將像素相加時(shí),相對于現(xiàn)有方法,可以將功耗減小到大約1/2。在此加法方法中應(yīng)用諸如自動零和CDS的技術(shù)中使用的電容器,因此,與現(xiàn)有的配置相比,不需要増加電路規(guī)模。還可以通過由開關(guān)等切換電容值來執(zhí)行具有任意加權(quán)的加法。在本實(shí)施例中,同時(shí)選擇讀取線和相鄰線中的數(shù)據(jù),并且,在通過電容器在列處理單元執(zhí)行A/D轉(zhuǎn)換之前將所述數(shù)據(jù)相加之后對所述數(shù)據(jù)進(jìn)行A/D轉(zhuǎn)換。也就是,與一般方法相比,A/D轉(zhuǎn)換的次數(shù)減少到1/2,結(jié)果,僅使用列處理單元的上部分,而不需要使用列處理單元的下部分。結(jié)果,可以實(shí)現(xiàn)電路的低功耗。<3.第二實(shí)施例>圖20是示出根據(jù)第二實(shí)施例的安裝有列并行ADC的固態(tài)成像裝置(CMOS圖像傳感器)的圖。固態(tài)成像裝置100A具有通過作為不同系統(tǒng)的a系統(tǒng)(第一系統(tǒng))和b系統(tǒng)(第二系統(tǒng))讀取奇數(shù)列和偶數(shù)列的配置。在圖20的配置中,應(yīng)用雙側(cè)列結(jié)構(gòu),其中通過夾在之間的像素陣列單元110將第一系統(tǒng)和第二系統(tǒng)劃分為上部分和下部分。通常,當(dāng)執(zhí)行加法處理時(shí),在一條線的讀取時(shí)間的時(shí)段中,將特定線的數(shù)據(jù)發(fā)送至下側(cè)的列處理單元150b,并將相鄰的下一條線的數(shù)據(jù)發(fā)送至上側(cè)的列處理單元150a。 隨后,在下一條線的讀取時(shí)間的時(shí)段中,將下一條線和再下一條線的數(shù)據(jù)發(fā)送至上側(cè)和下側(cè)的列處理單元。然后,通過計(jì)數(shù)器和信號處理單元來執(zhí)行讀取信號的加法。也就是,即使當(dāng)輸出數(shù)據(jù)速率將最終通過加法降低吋,也將A/D轉(zhuǎn)換執(zhí)行與在讀取所有像素的情況下相同的次數(shù)。相反,在固態(tài)成像裝置100A中,將兩個像素信號發(fā)送至上側(cè)的列處理單元150a,還將兩個像素信號發(fā)送至下側(cè)的列處理單元150b,并且分別執(zhí)行利用電容器的加法,由此將A/D轉(zhuǎn)換的次數(shù)減少到1/2。在此配置中,針對通過利用加法跳過像素信號而獲得的像素的數(shù)量執(zhí)行A/D轉(zhuǎn)換就足夠,這可以使無加法的狀態(tài)下的幀頻加倍。而且,在此配置中,還可以通過在一條線的讀取時(shí)間的時(shí)段中將兩個像素的信號發(fā)送至上側(cè)的列處理單元150a來執(zhí)行利用電容器的加法,并且可以通過還在下個讀取時(shí)間的時(shí)段中發(fā)送兩個像素的信號來執(zhí)行利用電容器的加法。在此情況下,在加法處理模式中,幀頻將與在讀取所有像素的情況下相同,然而,不需要使用列處理單元150b,因此,可以停止列處理單元150b的電路的供電,這可以減少在加法處理時(shí)的功耗??梢詫⒃摷夹g(shù)應(yīng)用至像素共享的固態(tài)成像裝置,S卩,共享以2X2為單元的像素并具有FD (浮動擴(kuò)散)的固態(tài)成像裝置。在下文中,將通過與一般方法相比來說明本實(shí)施例在像素加法中的典型優(yōu)勢。在下面的說明中,將作為單側(cè)列結(jié)構(gòu)說明具有雙側(cè)列結(jié)構(gòu)的列處理配置。圖21是用于說明根據(jù)第一實(shí)施例的單側(cè)列結(jié)構(gòu)的優(yōu)點(diǎn)的圖。圖22是作為圖21的比較示例而示出的圖。圖21示意性地示出了應(yīng)用例如圖11或圖16的列輸入單元的示例,其中使用自動零電容器作為列輸入單元152C的四個電容器。第一列中的R像素和G像素連接至垂直信號線116-11,而第一列中的另ー R像素和另ー G像素連接至垂直信號線116-12。相反,在圖22中,第一列中的R像素和G像素連接至一條垂直信號線116。在圖21中所示的本實(shí)施例的情況下,可以在IH (水平同歩)時(shí)段中同時(shí)讀取兩個像素、并且可以在使用電容器的加法之后執(zhí)行A/D轉(zhuǎn)換,這可以實(shí)現(xiàn)高速處理。在讀取所有像素時(shí),在各個H時(shí)段中順序地讀取像素。在圖22的比較示例中,在IH時(shí)段中讀取R像素并且在2H時(shí)段中讀取另ー個R像素,然后,在A/D轉(zhuǎn)換之后在數(shù)字區(qū)域中執(zhí)行加法,因此,難以實(shí)現(xiàn)高速性能。圖23是用于說明根據(jù)第二實(shí)施例的雙側(cè)列結(jié)構(gòu)的優(yōu)點(diǎn)的圖。圖24是用于說明根據(jù)第二實(shí)施例的雙側(cè)列結(jié)構(gòu)中、當(dāng)在每列中布線四條垂直信號線時(shí)獲得的優(yōu)點(diǎn)的圖。圖25是作為圖23的比較示例而示出的圖。而且,在圖23和圖24中,示意性地示出了應(yīng)用在例如圖11或圖16中所示的列輸入單元的示例,其中使用自動零電容器作為列輸入單元152C的四個電容器。在圖23中所示的本實(shí)施例的情況下,可以在IH (水平同歩)時(shí)段中同時(shí)讀取兩個 像素、并且可以在使用電容器的加法之后執(zhí)行A/D轉(zhuǎn)換,這可以實(shí)現(xiàn)高速處理。在讀取所有像素時(shí),在各個H時(shí)段中順序地讀取像素。在圖23的示例中,在IH時(shí)段中將兩個R像素同時(shí)讀取到上側(cè)的列處理單元151a,并且,在下個2H時(shí)段中將兩個G像素同時(shí)讀取到上側(cè)的列處理單元151a。下側(cè)的列處理單元151b處于電路待命狀態(tài),并且可以減少功耗。在圖24的示例中,布線四條垂直信號線116-11、116-12、116-13和116-14。在此情況下,可以通過垂直信號線116-11和116-12將兩個R像素同時(shí)讀取到上側(cè)的列處理單元151a,并且,可以通過垂直信號線116-13和116-14將兩個G像素同時(shí)讀取到下側(cè)的列處理單元151b。也就是,可以在圖24的示例中實(shí)現(xiàn)同時(shí)利用加法讀取四個像素,這實(shí)現(xiàn)高速處理。在圖25的比較示例中,在IH時(shí)段中,將R像素讀取到上側(cè)的列處理單元151a,并將G像素讀取到下側(cè)的列處理單元151b。接下來,在2H時(shí)段中,將另ー個R像素讀取到上側(cè)的列處理單元151a,并將另ー個G像素讀取到下側(cè)的列處理單元151b。然后,在A/D轉(zhuǎn)換之后在數(shù)字區(qū)域中執(zhí)行加法,因此,難以執(zhí)行高速處理。圖26是用于說明根據(jù)本實(shí)施例的單側(cè)列結(jié)構(gòu)中2X2的像素共享中的優(yōu)點(diǎn)的圖。圖27是作為圖26的比較示例而示出的圖。圖26示意性地示出應(yīng)用例如圖11或圖16的列輸入單元的示例,其中使用自動零電容器作為列輸入單兀152C的四個電容器。在第一列中,將給定行的共享像素R、Gr、Gb和B連接至垂直信號線116-11,并且將另一行的共享像素連接至垂直信號線116-12。相反,在圖27中,將第一列的共享像素R、Gr、Gb和B連接至一條垂直信號線116。在圖26的示例中,可以在IH (水平同歩)時(shí)段中同時(shí)讀取兩個像素、并且可以在使用電容器的加法之后執(zhí)行A/D轉(zhuǎn)換,這實(shí)現(xiàn)高速處理。在圖27的比較示例中,在IH時(shí)段中讀取共享像素,而在2H時(shí)段中讀取其它共享像素,然后,在A/D轉(zhuǎn)換之后在數(shù)字區(qū)域中執(zhí)行加法,因此,難以實(shí)現(xiàn)高速處理。圖28是用于說明根據(jù)第二實(shí)施例的雙側(cè)列結(jié)構(gòu)中2X2的像素共享的優(yōu)點(diǎn)的第一圖。圖29是用于說明根據(jù)第二實(shí)施例的雙側(cè)列結(jié)構(gòu)中2X2的像素共享中的優(yōu)點(diǎn)的第ニ圖。
圖30是用于說明根據(jù)第二實(shí)施例的雙側(cè)列結(jié)構(gòu)中2X2的像素共享中的、當(dāng)在每列中布線四條垂直信號線時(shí)獲得的優(yōu)點(diǎn)的圖。圖31是作為圖28的比較示例而示出的圖。圖28至圖30也示意性地示出應(yīng)用例如圖11或圖16的列輸入單元的示例,其中使用自動零電容器作為列輸入單元152C的四個電容器。在圖28的示例中,可以在IH (水平同歩)時(shí)段中同時(shí)讀取兩個像素、并且可以在使用電容器的加法之后執(zhí)行A/D轉(zhuǎn)換,這實(shí)現(xiàn)高速處理。在讀取所有像素時(shí),在各個H時(shí)段中順序地讀取像素。
在圖28和圖29的示例中,在IH時(shí)段中將兩個R像素同時(shí)讀取到上側(cè)的列處理單元151a,并且,在下個2H時(shí)段中將兩個G像素同時(shí)讀取到上側(cè)的列處理單元151a。因?yàn)橄聜?cè)的列處理單元151b處于電路待命狀態(tài),所以可以實(shí)現(xiàn)低功耗。在圖29的示例中,可以通過改變每個像素的電容比而容易地實(shí)現(xiàn)加權(quán)加法。在圖30的示例中,布線四條垂直信號線116-11、116-12、116-13和116-14。在此情況下,可以通過垂直信號線116-11和116-12將兩個R像素同時(shí)讀取到上側(cè)的列處理單元151a,并且,可以通過垂直信號線116-13和116-14將兩個G像素同時(shí)讀取到下側(cè)的列處理單元151b。也就是,可以實(shí)現(xiàn)同時(shí)利用加法讀取四個像素,這可以實(shí)現(xiàn)高速處理。在圖31的比較示例中,在IH時(shí)段中,將R像素讀取到上側(cè)的列處理單元151a,并將G像素讀取到下側(cè)的列處理單元151b。接下來,在2H時(shí)段中,將另ー個R像素讀取到上側(cè)的列處理單元151a,并將另ー個G像素讀取到下側(cè)的列處理單元151b。然后,在A/D轉(zhuǎn)換之后在數(shù)字區(qū)域中執(zhí)行加法,因此,難以執(zhí)行高速處理。圖32是示意性地示出在具有加權(quán)的加法時(shí)的加權(quán)概念的第一圖。圖33是示意性地示出在具有加權(quán)的加法時(shí)的加權(quán)概念的第二圖。如圖32和圖33中所示,當(dāng)在利用加法進(jìn)行讀取時(shí)要被讀取的各個像素的跳過量(行數(shù))的差不一致吋,需要通過具有加權(quán)的加法來調(diào)節(jié)重心。在圖30中所示的示例中,調(diào)節(jié)是必要的。如上所述,可以通過根據(jù)本實(shí)施例的固態(tài)成像裝置獲得下列優(yōu)點(diǎn)。根據(jù)本實(shí)施例,與現(xiàn)有方法相比,在執(zhí)行像素加法時(shí),可以將功耗減小到大約1/2。還可以以大約加倍的速度執(zhí)行讀取。因?yàn)榭梢栽诩臃ǚ椒ㄖ欣米詣恿慵夹g(shù)或CDS技術(shù)中使用的電容器,所以,與現(xiàn)有方法相比,不需要増加電路規(guī)模。還可以通過由開關(guān)地切換電容值來執(zhí)行具有任意加權(quán)的加法。可以將具有上述優(yōu)點(diǎn)的固態(tài)成像裝置應(yīng)用至數(shù)碼相機(jī)、攝像機(jī)等成像設(shè)備。<4.第三實(shí)施例(相機(jī)系統(tǒng)的配置示例)>圖34是示出根據(jù)第三實(shí)施例的應(yīng)用了固態(tài)成像裝置的相機(jī)系統(tǒng)的配置示例的視圖。相機(jī)系統(tǒng)200包括可以應(yīng)用根據(jù)本實(shí)施例的固態(tài)成像裝置100/100A的成像裝置210,如圖34中所示。相機(jī)系統(tǒng)200包括例如透鏡220,其作為將入射光(形成對象的像)引入成像裝置210的像素區(qū)域的光學(xué)系統(tǒng),在成像面上形成入射光(像光)的像。相機(jī)系統(tǒng)200還包括驅(qū)動成像裝置210的驅(qū)動電路(DRV) 230、以及處理成像裝置210的輸出信號的信號處理電路(PRC) 240。驅(qū)動電路230包括定時(shí)生成器(未示出),生成各種定時(shí)信號,包括起始脈沖和時(shí)鐘脈沖,用于驅(qū)動成像裝置210中的電路,其通過給定定時(shí)信號驅(qū)動成像裝置210。信號處理電路240對成像裝置210的輸出信號執(zhí)行給定信號處理。在諸如存儲器的記錄介質(zhì)中記錄信號處理電路240中處理的圖像信號。通過打印機(jī)等硬拷貝記錄介質(zhì)中記錄的圖像信息。在由液晶顯示器等形成的監(jiān)視器上顯示在信號處理電路240中處理的像素信號作為運(yùn)動畫面。如上所述,可以通過在諸如數(shù)碼照相機(jī)的成像設(shè)備上安裝作為成像裝置210的固 態(tài)成像裝置100/100A,來實(shí)現(xiàn)具有高速和高精度的性能的相機(jī)??梢詫⒈竟_實(shí)施為下列配置。( I)固態(tài)成像裝置,包括像素陣列單元,其中在矩陣狀態(tài)中布置各自具有光電轉(zhuǎn)換元件的單位像素,關(guān)于像素布置中的一列布線多條列信號線,并且,根據(jù)像素所位于的行而將像素規(guī)則地連接至多條列信號線;以及具有列處理單元的像素信號讀取單元,以多個像素為單位從像素陣列單元讀取像素信號,并在列的基礎(chǔ)上對讀取信號執(zhí)行列處理,其中,像素信號讀取單元包括列輸入單元,其可以通過并聯(lián)的多個電容器將在對應(yīng)列處布置的一條或多條列信號線連接至ー個列處理單元的輸入,并且列輸入單元具有開關(guān),其可以改變多個電容器與對應(yīng)于該列的多條列信號線之間的連接狀態(tài)。(2)以上(I)中所描述的固態(tài)成像裝置,其中,列輸入單兀的多個電容器將通過一條或多條列信號線傳輸?shù)哪M信號相カロ,并將所述信號提供至列處理單元。(3)以上(I)或(2)中所描述的固態(tài)成像裝置,其中,列輸入單元可以通過用開關(guān)改變連接至列信號線的電容器數(shù)量來改變電容器的電容值。(4)以上(2)中所描述的固態(tài)成像裝置,其中,列輸入單元可以通過用開關(guān)改變連接至列信號線的電容器數(shù)量,來執(zhí)行對要被相加的像素信號的加權(quán)。(5)以上(I)至(4)中的任何一項(xiàng)所描述的固態(tài)成像裝置,其中,列處理單元包括在輸入級的電容器,并且列輸入單元將在列處理單元的輸入級的電容器共用作多個電容器。(6)以上(I)至(5)中的任何一項(xiàng)所描述的固態(tài)成像裝置,其中,列處理單元包括比較器,將作為斜坡波形的參考信號與列的讀取信號的電位進(jìn)行比較;以及計(jì)數(shù)鎖存器,被布置為對應(yīng)于比較器,能夠計(jì)數(shù)對應(yīng)比較器的比較時(shí)間,當(dāng)比較器的輸出反轉(zhuǎn)時(shí)停止計(jì)數(shù)并保持計(jì)數(shù)值,并且列輸入單元包括多個第一電容器,并聯(lián)至比較器的讀取信號的輸入端;開關(guān),能夠切換多個第一電容器與對應(yīng)列的多條列信號線之間的連接狀態(tài);以及多個第二電容器,并聯(lián)在比較器的參考信號的輸入端與參考信號的供應(yīng)線之間。(7)以上(6)中所描述的固態(tài)成像裝置,其中,多個第一電容器的數(shù)量與多個第二電容器的數(shù)量相同。(8)相機(jī)系統(tǒng),包括
固態(tài)成像裝置;以及光學(xué)系統(tǒng),在固態(tài)成像裝置上形成對象的像,其中,固態(tài)成像裝置包括像素陣列單元,其中在矩陣狀態(tài)中布置各自具有光電轉(zhuǎn)換元件的單位像素,關(guān)于像素布置中的一列布線多條列信號線,并且,根據(jù)像素所位于的行而將像素規(guī)則地連接至多條列信號線;以及具有列處理單元的像素信號讀取單元,以多個像素為單位從像素陣列單元讀取像素信號,并在列的基礎(chǔ)上對讀取信號執(zhí)行列處理,其中,像素信號讀取單元包括列輸入單元,其可以通過并聯(lián)的多個電容器將在對應(yīng)列處布置的一條或多條列信號線連接至ー個列處理單元的輸入,并且列輸入單元具有開關(guān),其可以改變多個電容器與對應(yīng)于該列的多條列信號線之間的連接狀態(tài)。本公開包含與2011年6月3日在日本專利局提交的日本在先專利申請JP2011-125708中所公開的主題有關(guān)的主題,并且通過引用將其全部內(nèi)容合并在此。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解,可以根據(jù)設(shè)計(jì)需求和其它因素進(jìn)行各種修改、組合、子組合和改變,只要它們在所附權(quán)利要求書或其等價(jià)物的范圍內(nèi)。
權(quán)利要求
1.一種固態(tài)成像裝置,包括 像素陣列單元,其中在矩陣狀態(tài)中布置各自具有光電轉(zhuǎn)換元件的單位像素,關(guān)于像素布置中的一列布線多條列信號線,并且,根據(jù)像素所位于的行而將像素規(guī)則地連接至所述多條列信號線;以及 具有列處理單元的像素信號讀取單元,以多個像素為單位從所述像素陣列單元讀取像素信號,并在列的基礎(chǔ)上對讀取信號執(zhí)行列處理, 其中,所述像素信號讀取單元包括列輸入單元,其能夠通過并聯(lián)的多個電容器將在對應(yīng)列處布置的一條或多條列信號線連接至一個列處理單元的輸入,并且 所述列輸入單元具有開關(guān),其能夠改變多個電容器與對應(yīng)于所述列的多條列信號線之間的連接狀態(tài)。
2.如權(quán)利要求I所述的固態(tài)成像裝置, 其中,所述列輸入單元的多個電容器將通過一條或多條列信號線傳輸?shù)哪M信號相力口,并將所述信號提供至所述列處理單元。
3.如權(quán)利要求I所述的固態(tài)成像裝置, 其中,所述列輸入單元能夠通過用開關(guān)改變連接至所述列信號線的電容器的數(shù)量來改變所述電容器的電容值。
4.如權(quán)利要求2所述的固態(tài)成像裝置,其中,所述列輸入單元能夠通過用開關(guān)改變連接至所述列信號線的電容器的數(shù)量,來執(zhí)行對要被相加的像素信號的加權(quán)。
5.如權(quán)利要求I所述的固態(tài)成像裝置, 其中,所述列處理單元包括 在輸入級的電容器,并且 所述列輸入單元將在所述列處理單元的輸入級的電容器共用作多個電容器。
6.如權(quán)利要求I所述的固態(tài)成像裝置, 其中,所述列處理單元包括 比較器,將作為斜坡波形的參考信號與列的讀取信號的電位進(jìn)行比較;以及計(jì)數(shù)鎖存器,被布置為對應(yīng)于所述比較器,能夠計(jì)數(shù)對應(yīng)比較器的比較時(shí)間,當(dāng)所述比較器的輸出反轉(zhuǎn)時(shí)停止計(jì)數(shù)并保持計(jì)數(shù)值,并且所述列輸入單元包括 多個第一電容器,并聯(lián)至所述比較器的讀取信號的輸入端; 開關(guān),能夠切換所述多個第一電容器與對應(yīng)列的多條列信號線之間的連接狀態(tài);以及 多個第二電容器,并聯(lián)在所述比較器的參考信號的輸入端與所述參考信號的供應(yīng)線之間。
7.如權(quán)利要求6所述的固態(tài)成像裝置, 其中,所述多個第一電容器的數(shù)量與所述多個第二電容器的數(shù)量相同。
8.—種相機(jī)系統(tǒng),包括 固態(tài)成像裝置;以及 光學(xué)系統(tǒng),在所述固態(tài)成像裝置上形成對象的像, 其中,固態(tài)成像裝置包括 像素陣列單元,其中在矩陣狀態(tài)中布置各自具有光電轉(zhuǎn)換元件的單位像素,關(guān)于像素布置中的一列布線多條列信號線,并且,根據(jù)像素所位于的行而將像素規(guī)則地連接至所述多條列信號線;以及 具有列處理單元的像素信號讀取單元,以多個像素為單位從所述像素陣列單元讀取像素信號,并在列的基礎(chǔ)上對讀取信號執(zhí)行列處理, 其中,所述像素信號讀取單元包括列輸入單元,其能夠通過并聯(lián)的多個電容器將在對應(yīng)列處布置的一條或多條列信號線連接至一個列處理單元的輸入,并且 列輸入單元具有開關(guān),其能夠改變 多個電容器與對應(yīng)于所述列的多條列信號線之間的連接狀態(tài)。
全文摘要
本發(fā)明公開了一種固態(tài)成像裝置和相機(jī)系統(tǒng),所述固態(tài)成像裝置包括像素陣列單元,其中在矩陣狀態(tài)中布置各自具有光電轉(zhuǎn)換元件的單位像素,關(guān)于像素布置中的一列布線多條列信號線,并且,根據(jù)像素所位于的行而將像素規(guī)則地連接至多條列信號線;以及具有列處理單元的像素信號讀取單元,以多個像素為單位從像素陣列單元讀取像素信號,并在列的基礎(chǔ)上對讀取信號執(zhí)行列處理,其中,像素信號讀取單元包括列輸入單元,其可以通過并聯(lián)的多個電容器將在對應(yīng)列處布置的一條或多條列信號線連接至一個列處理單元的輸入,并且,列輸入單元具有開關(guān),其可以改變多個電容器與對應(yīng)于該列的多條列信號線之間的連接狀態(tài)。
文檔編號H04N5/341GK102811318SQ201210165968
公開日2012年12月5日 申請日期2012年5月25日 優(yōu)先權(quán)日2011年6月3日
發(fā)明者伊藤真路, 原豪之, 稻田喜昭 申請人:索尼公司