。
[0035]所述采樣電容Cl的上極板即節(jié)點(diǎn)X連接到比較器2的反相輸入端，所述比較器2的正相輸入端接地。
[0036]第三開關(guān)SI連接在所述采樣電容Cl的上極板和所述比較器2的輸出端之間。
[0037]第四開關(guān)CSl和第一開關(guān)PSl依次連接在正參考電壓VREFP和所述采樣電容Cl的下極板即節(jié)點(diǎn)Y之間。
[0038]第五開關(guān)NSl和第二開關(guān)NS2依次連接在負(fù)參考電壓VREFN和所述采樣電容Cl的下極板之間。
[0039]輸入模擬信號(hào)VIN通過第六開關(guān)PS2連接到所述第四開關(guān)CSl和所述第一開關(guān)PSl的連接點(diǎn)，所述輸入模擬信號(hào)VIN通過第七開關(guān)NS3連接到所述第五開關(guān)NSl和所述第二開關(guān)NS2的連接點(diǎn)。
[0040]所述第四開關(guān)CSl為CMOS開關(guān)，所述第一開關(guān)PSl為PMOS開關(guān)，所述第五開關(guān)NSl為NMOS開關(guān)，所述第二開關(guān)NS2為NMOS開關(guān)，所述第六開關(guān)PS2為PMOS開關(guān)，所述第七開關(guān)NS3為NMOS開關(guān)，所述比較器2的輸出端連接到逐次逼近寄存器3。
[0041 ] 如圖4中的采樣電容單元I由所述第一開關(guān)PSl、所述第二開關(guān)NS2和所述采樣電容Cl組成。由多個(gè)采樣電容單元I重復(fù)排列形成采樣電容陣列，由于不同的采樣電容單元I除采樣電容大小設(shè)置不同之外、其它都相同，故圖4中僅列出了一個(gè)采樣電容單元I的結(jié)構(gòu)。
[0042]如圖5所示，是圖4的采樣期的狀態(tài)圖；采樣期間，所述第六開關(guān)PS2、所述第七開關(guān)NS3、所述第一開關(guān)PSl和所述第二開關(guān)NS2閉合使所述輸入模擬信號(hào)VIN連接到所述采樣電容Cl的下極板，所述第三開關(guān)SI閉合使所述采樣電容Cl的上極板接虛地，所述第四開關(guān)CSl和所述第五開關(guān)NSl打開。米樣期間，所述輸入模擬信號(hào)VIN被所述米樣電容Cl米樣。
[0043]如圖6所示，是圖4的量化期的狀態(tài)圖；量化期間，所述第四開關(guān)CSl和所述第五開關(guān)NSl閉合，所述第三開關(guān)S1、所述第六開關(guān)PS2和所述第七開關(guān)NS3打開，所述第一開關(guān)PSl和所述第二開關(guān)NS2由SAR邏輯控制信號(hào)控制閉合或打開。被采樣的輸入模擬信號(hào)VIN被逐級(jí)量化為數(shù)字信號(hào)。
[0044]本發(fā)明實(shí)施例通過邏輯控制信號(hào)，在采樣期和量化期復(fù)用開關(guān)PSl和NS2，實(shí)現(xiàn)采樣和量化的功能，相對(duì)于圖1所示的現(xiàn)有結(jié)構(gòu)中各采樣單元結(jié)構(gòu)在采樣期和量化期需采用3個(gè)開關(guān)即開關(guān)PSlOl、CS102和NS102分別實(shí)現(xiàn)信號(hào)VREFP、VREFN和VIN的輸入，本發(fā)明每一個(gè)采樣單元結(jié)構(gòu)I中能節(jié)省一個(gè)CMOS開關(guān)CS102，每一通道的整個(gè)采樣電容陣列則能節(jié)省多個(gè)開關(guān)，由于CMOS開關(guān)CS102每一個(gè)通道中都需要單獨(dú)采用，通道數(shù)越多，減少的面積也越多。
[0045]以上通過具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種SAR ADC的采樣保持電路，其特征在于，采樣保持電路的每一通道包括: 采樣電容陣列，所述采樣電容陣列由多個(gè)重復(fù)排列的采樣電容單元組成，各所述采樣電容單元都包括一個(gè)采樣電容以及和該采樣電容的下極板連接的第一開關(guān)和第二開關(guān)； 所述采樣電容的上極板連接到比較器的反相輸入端，所述比較器的正相輸入端接地； 第三開關(guān)連接在所述采樣電容的上極板和所述比較器的輸出端之間； 第四開關(guān)和第一開關(guān)依次連接在正參考電壓和所述采樣電容的下極板之間； 第五開關(guān)和第二開關(guān)依次連接在負(fù)參考電壓和所述采樣電容的下極板之間； 輸入模擬信號(hào)通過第六開關(guān)連接到所述第四開關(guān)和所述第一開關(guān)的連接點(diǎn)，所述輸入模擬信號(hào)通過第七開關(guān)連接到所述第五開關(guān)和所述第二開關(guān)的連接點(diǎn)； 采樣期間，所述第六開關(guān)、所述第七開關(guān)、所述第一開關(guān)和所述第二開關(guān)閉合使所述輸入模擬信號(hào)連接到所述采樣電容的下極板，所述第三開關(guān)閉合使所述采樣電容的上極板接虛地，所述第四開關(guān)和所述第五開關(guān)打開； 量化期間，所述第四開關(guān)和所述第五開關(guān)閉合，所述第三開關(guān)、所述第六開關(guān)和所述第七開關(guān)打開，所述第一開關(guān)和所述第二開關(guān)由SAR邏輯控制信號(hào)控制閉合或打開。
2.如權(quán)利要求1所述的SARADC的采樣保持電路，其特征在于:所述第四開關(guān)為CMOS開關(guān)。
3.如權(quán)利要求1所述的SARADC的采樣保持電路，其特征在于:所述第一開關(guān)為PMOS開關(guān)。
4.如權(quán)利要求1所述的SARADC的采樣保持電路，其特征在于:所述第五開關(guān)為NMOS開關(guān)。
5.如權(quán)利要求1所述的SARADC的采樣保持電路，其特征在于:所述第二開關(guān)為NMOS開關(guān)。
6.如權(quán)利要求1所述的SARADC的采樣保持電路，其特征在于:所述第六開關(guān)為PMOS開關(guān)。
7.如權(quán)利要求1所述的SARADC的采樣保持電路，其特征在于:所述第七開關(guān)為NMOS開關(guān)。
8.如權(quán)利要求1所述的SARADC的采樣保持電路，其特征在于:所述比較器的輸出端連接到逐次逼近寄存器。
9.如權(quán)利要求1所述的SARADC的采樣保持電路，其特征在于:各所述采樣電容單元的采樣電容的大小不同。
【專利摘要】本發(fā)明公開了一種SAR ADC的采樣保持電路，采樣保持電路的每一通道包括：?jiǎn)卧貜?fù)排列的采樣電容陣列，采樣電容連接到比較器的反相輸入端；第三開關(guān)連接在采樣電容的上極板和比較器的輸出端之間；第四開關(guān)和第一開關(guān)連接在正參考電壓和采樣電容的下極板之間；第五開關(guān)和第二開關(guān)連接在負(fù)參考電壓和采樣電容的下極板之間；輸入模擬信號(hào)通過第六開關(guān)連接到第四開關(guān)和第一開關(guān)的連接點(diǎn)以及通過第七開關(guān)連接到第五開關(guān)和第二開關(guān)的連接點(diǎn)；采樣期間，第六開關(guān)、第七開關(guān)、第一開關(guān)和第二開關(guān)閉合；量化期間，第四開關(guān)和第五開關(guān)閉合，第三開關(guān)、第六開關(guān)和第七開關(guān)，第一和二開關(guān)由SAR邏輯控制信號(hào)控制閉合或打開。本發(fā)明能減小芯片面積。
【IPC分類】H03M1-38
【公開號(hào)】CN104617955
【申請(qǐng)?zhí)枴緾N201510024563
【發(fā)明人】張斌, 唐成偉, 張東升
【申請(qǐng)人】上海華虹宏力半導(dǎo)體制造有限公司
【公開日】2015年5月13日
【申請(qǐng)日】2015年1月19日