專利名稱：提供高性能數(shù)－模變換結(jié)構(gòu)的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及應(yīng)用于對(duì)失真和交調(diào)要求嚴(yán)格的電信領(lǐng)域的高速高精度數(shù)-模(D/A)變換器的設(shè)計(jì)。本發(fā)明尤其涉及通過(guò)組合最高有效位(MSB)的分段、最低有效位(LSB)的二進(jìn)制加權(quán)和專門的電路設(shè)計(jì)技術(shù)減小失真和交調(diào)來(lái)提供高性能數(shù)-模變換結(jié)構(gòu)的方法和裝置。
背景技術(shù)：
高速高精度數(shù)-模(D/A)變換器在信號(hào)處理方面應(yīng)用廣泛。寬帶電信系統(tǒng)對(duì)高性能D/A變換器的需求強(qiáng)烈。對(duì)這種D/A變換器的失真和交調(diào)的要求非常嚴(yán)格。
造成失真和交調(diào)的主要原因之一是瞬態(tài)電流尖峰。為說(shuō)明瞬態(tài)電流尖峰之一問(wèn)題，

圖1a示出了一3位二進(jìn)制加權(quán)D/A變換器，有三個(gè)電流值分別為I0、2I0和4I0的電流源。當(dāng)數(shù)字輸入b0是1時(shí)，電流I0被切換至輸出端；當(dāng)數(shù)字輸入b1是1時(shí)，電流2I0被切換至輸出端；當(dāng)數(shù)字輸入b2是1時(shí)，電流4I0被切換至輸出端。
假定發(fā)生了從011到100的碼轉(zhuǎn)換。由于不能夠保證每一個(gè)位開關(guān)同時(shí)工作，所以有圖1b所示的不同的臨時(shí)碼。因此，電流尖峰、即假信號(hào)脈沖在最終值出現(xiàn)之前出現(xiàn)在輸出端。這種假信號(hào)脈沖通常造成失真。
為了減小假信號(hào)脈沖的能量，可以采用稱為分段的另一種技術(shù)。一3位分段D/A變換器如圖2a所示。與二進(jìn)制加權(quán)D/A變換器不同，在分段D/A變換器中只有單位電流源。3位的數(shù)字輸入數(shù)據(jù)首先被譯碼器1譯碼成為7個(gè)輸出Q6-0。當(dāng)輸入數(shù)據(jù)值等于J時(shí)，只有J個(gè)輸出Q(J-1)-0(J=7-1)具有為1的輸出值。當(dāng)輸入數(shù)據(jù)等于零時(shí)，所有輸出Q6-0都是零。一旦出現(xiàn)碼轉(zhuǎn)換，比如如圖2b所示的從011到100的碼轉(zhuǎn)換，只有一個(gè)位開關(guān)Q3改變狀態(tài)。因此，只要在碼轉(zhuǎn)換時(shí)沒(méi)有來(lái)自譯碼器1的中間輸出(這可通過(guò)在譯碼器輸出端使用鎖存器來(lái)得到保證)，就把假信號(hào)脈沖的能量減至了最小。
分段有其不足之處。與二進(jìn)制加權(quán)相比，它需要更多的電流源和位開關(guān)。在二進(jìn)制加權(quán)CMOS D/A變換器中，通常采用單位電流源來(lái)增加匹配。這就使二進(jìn)制加權(quán)和分段D/A變換器中的電流源是一樣的。但由于在分段D/A變換器中需要多得多的位開關(guān)和連線，所以分段D/A變換器通常具有較窄的帶寬和占用更多的芯片面積。為了設(shè)計(jì)高性能的D/A變換器，組合分段和二進(jìn)制加權(quán)是一種好的選擇。
組合分段和二進(jìn)制加權(quán)的結(jié)構(gòu)已被采用。圖3示出了一個(gè)例子，見(jiàn)J.M.Fourier和P.Senn發(fā)表在1991年7月的IEEE“固態(tài)電路”1073-1077頁(yè)上的題為“應(yīng)用于HDTV的130兆Hz8位CMOS視頻D/AC”的論文。但數(shù)據(jù)在分段和二進(jìn)制加權(quán)部分中具有不同的延時(shí)，限制了速度。還有，位開關(guān)不是由被分配來(lái)保證相同延時(shí)的時(shí)鐘信號(hào)進(jìn)行同步的。另一嚴(yán)重的問(wèn)題是實(shí)施。電路布圖被安排成矩陣形式，每一單元包含電流源、位開關(guān)和本地譯碼器。
該引用對(duì)比文獻(xiàn)中的6位MSB數(shù)據(jù)從右上傳送給一些初始譯碼電路，然后被鎖存器2鎖存。該引用對(duì)比文獻(xiàn)中的2位LSB數(shù)據(jù)被直接鎖存，沒(méi)有被延時(shí)，以便使數(shù)據(jù)通道中的延時(shí)相等。因此非常高頻率的操作是不可能的。矩陣中的各個(gè)單元包含電流源、位開關(guān)和本地譯碼器，這引發(fā)了以下一些問(wèn)題1)電流源的匹配不良。匹配是電流源之間距離的函數(shù)。距離越大，匹配越差。由于本地譯碼器和位開關(guān)的緣故，電流源之間的距離相當(dāng)大；2)因?yàn)樵S多數(shù)字信號(hào)線需要跨過(guò)電流源，所以噪聲引入嚴(yán)重。這一問(wèn)題隨著分段的位數(shù)的增大而更加嚴(yán)重；3)假信號(hào)脈沖能量仍然非常高。雖然可同步各鎖存器輸出端處狀態(tài)的變化，但由于從這些鎖存器到每一個(gè)位開關(guān)的導(dǎo)線長(zhǎng)度不同，所以這些位開關(guān)的控制信號(hào)在轉(zhuǎn)換時(shí)刻會(huì)顯著不同。這就形成了假信號(hào)脈沖能量，造成了失真和引入了交調(diào)。這一問(wèn)題隨著分段的位數(shù)的增大而更加嚴(yán)重。
發(fā)明概述本發(fā)明主要涉及將在寬帶電信系統(tǒng)中使用的高速高精度D/A變換器的設(shè)計(jì)。D/A變換器中的失真和交調(diào)通常是由基準(zhǔn)電流的失配和由大的瞬態(tài)電流尖峰造成的。當(dāng)在主要碼轉(zhuǎn)換時(shí)不同時(shí)切換所有位就會(huì)造成大的瞬態(tài)尖峰。為了減小瞬態(tài)尖峰，發(fā)明了這樣一種結(jié)構(gòu)，在該結(jié)構(gòu)中，對(duì)于最低有效位(LSB)采用二進(jìn)制加權(quán)，而對(duì)于最高有效位(MSB)采用分段，使從輸入端至各位開關(guān)的數(shù)據(jù)延時(shí)相等，以及利用樹狀時(shí)鐘分配網(wǎng)絡(luò)為所有位開關(guān)提供時(shí)鐘脈沖(clock)。為了進(jìn)一步減小瞬態(tài)尖峰和提高匹配，發(fā)明了新的平面布局，并公開了用于CMOS位開關(guān)及電流源的電路。
附圖概述圖1a、1b說(shuō)明在一3位二進(jìn)制加權(quán)D/A變換器中的二進(jìn)制加權(quán)和碼轉(zhuǎn)換。
圖2a、2b說(shuō)明在一3位分段D/A變換器中的分段和碼轉(zhuǎn)換。
圖3是D/A變換器的傳統(tǒng)實(shí)施方式。
圖4a、4b表示本發(fā)明的組合了對(duì)于MSB的分段和對(duì)于LSB的二進(jìn)制加權(quán)的高性能D/A變換器結(jié)構(gòu)。
圖5是本發(fā)明的CMOS D/A變換器的平面布局。
圖6是本發(fā)明的BiCMOS或雙極D/A變換器的平面布局。
圖7a-7c是與位開關(guān)相關(guān)的MOS電流源的電路。
最佳實(shí)施例的詳細(xì)描述本發(fā)明組合分段和二進(jìn)制加權(quán)的結(jié)構(gòu)如圖4a和4b所示。為了減小假信號(hào)脈沖能量，分段m個(gè)MSB；為了減小芯片面積，二進(jìn)制加權(quán)l(xiāng)個(gè)LSB。這些m個(gè)MSB的2m-1個(gè)電流源3都具有相同的值2lI0。這些l個(gè)LSB的電流源4是二進(jìn)制加權(quán)的，具有從I0至2l-1I0的值。還有，為了減小假信號(hào)脈沖能量，如圖4b所示，使用了一總時(shí)鐘樹5，用觸發(fā)器來(lái)同步全部位開關(guān)6。用樹狀分配網(wǎng)絡(luò)分配時(shí)鐘信號(hào)。為了補(bǔ)償分段譯碼器7的延時(shí)，在這些l個(gè)LSB輸入和l個(gè)LSB位開關(guān)之間設(shè)置了由鏈?zhǔn)椒聪嗥鹘M成的延時(shí)均衡器8。由于在全部輸入數(shù)據(jù)之問(wèn)的被均衡延時(shí)的緣故，該結(jié)構(gòu)適合于高速操作。
圖5所示的本發(fā)明新的CMOS實(shí)施將克服上述問(wèn)題。與所有先前的設(shè)計(jì)不同，在該新的設(shè)計(jì)中致密地把全部電流源10集中在一起。虛設(shè)電流源9設(shè)置在密集排列的電流源10的附近。在匹配關(guān)系重大的晶體管矩陣中不插入位開關(guān)或譯碼器功能塊。沒(méi)有數(shù)字信號(hào)跨過(guò)電流源矩陣。
全部(2m-1+l)個(gè)位開關(guān)14及它們相關(guān)的觸發(fā)器15設(shè)置在上半部。時(shí)鐘分配網(wǎng)絡(luò)11在它們之上。m個(gè)MSB的分段譯碼器12和l個(gè)LSB的延時(shí)均衡器13設(shè)置在位開關(guān)14和觸發(fā)器15的旁邊。從時(shí)鐘輸入端至每一個(gè)位開關(guān)的延時(shí)完全相同，將假信號(hào)脈沖能量減至最小。
為了減少噪聲的引入，用單獨(dú)的電源給模擬和數(shù)字方框供電。還使用雙接觸環(huán)(在n阱和襯底上)來(lái)防止經(jīng)由襯底的噪聲引入。環(huán)繞電流源的n阱接觸環(huán)和p襯底接觸環(huán)被分別施加模擬Vdd和地偏壓。
僅有的問(wèn)題是從電流源至它們的位開關(guān)的距離差。由于電流源的輸出阻抗非常高，所以由連線長(zhǎng)度不同造成的寄生電阻的不同將不改變電流值。因此性能將不會(huì)被降低。
本實(shí)施優(yōu)于已有的設(shè)計(jì)。電流源的設(shè)置更加緊密，提高了匹配。沒(méi)有數(shù)字信號(hào)跨過(guò)電流源并可以使用單獨(dú)的數(shù)字和模擬供電，減少了噪聲的引入。從時(shí)鐘輸入端至每一個(gè)位開關(guān)的延時(shí)都是一樣的，進(jìn)一步減小了假信號(hào)脈沖能量。
對(duì)于BiCMOS或雙極實(shí)施，通常R-2R電阻階梯網(wǎng)絡(luò)最適合用來(lái)實(shí)現(xiàn)二進(jìn)制加權(quán)，原因是無(wú)源元件的匹配比有源元件的好。圖6示出了這種階梯網(wǎng)絡(luò)的平面布局。差別之一是采用了兩個(gè)R-2R電阻階梯網(wǎng)絡(luò)16。用這兩個(gè)R-2R電阻階梯網(wǎng)絡(luò)來(lái)實(shí)現(xiàn)二進(jìn)制加權(quán)，它們的輸出端都直接與分段輸出電流連接。電流源、模擬電路、數(shù)字電路和R-2R電阻階梯網(wǎng)絡(luò)都可以有不同的電源線，以便減輕噪聲引入問(wèn)題。
CMOS D/A變換器中的關(guān)鍵電路是電流源和位開關(guān)。與位開關(guān)在一起的電流源如圖7所示。它們?cè)诎凑請(qǐng)D5對(duì)4個(gè)MSB進(jìn)行分段和對(duì)6個(gè)LSB進(jìn)行二進(jìn)制加權(quán)的高速高精度D/A變換器中使用。
用p型晶體管而不是用n型晶體管作為電流源和柵-陰晶體管，理由如下當(dāng)用外部電阻把輸出電流變換為電壓時(shí)，輸出端的電壓擺幅在0和1V(或根據(jù)外部電阻的不同甚至更小)之間，因此，由于n型晶體管的接通電阻較小，所以可用其作為開關(guān)以使穩(wěn)定時(shí)間更短。設(shè)計(jì)合理的p型電流源有足夠高的輸出阻抗(在兆歐姆范圍內(nèi))，不必用開關(guān)晶體管作為柵-陰晶體管(開關(guān)晶體管工作在飽和區(qū))。
圖7a示出4分段MSB的電流源(并聯(lián)的64個(gè)單位電流源)和位開關(guān)(并聯(lián)的4個(gè)單位開關(guān)晶體管)，圖7b示出第6個(gè)LSB的電流源(并聯(lián)的32個(gè)單位電流源)和位開關(guān)(并聯(lián)的2個(gè)單位開關(guān)晶體管)。圖7c示出第5至第1個(gè)LSB的電流源(并聯(lián)的16、8、4、2或1個(gè)單位電流源)和位開關(guān)(1個(gè)單位開關(guān)晶體管)。為了進(jìn)一步減小假信號(hào)脈沖能量，如圖7所示，按照電流的大小成比例地確定開關(guān)晶體管的尺寸，并用虛設(shè)晶體管來(lái)保證相等的容性負(fù)載。雖然這些電流不同，但只有5個(gè)LSB具有相同的開關(guān)晶體管(和虛設(shè)晶體管)。由于這些電流非常小，所以影響也非常小。
圖4a、4b的結(jié)構(gòu)和圖5、6的平面布局可以在芯片中被實(shí)施成例如10位CMOS D/A變換器芯片、10位1.5-V CMOS D/A變換器芯片或12位BiCMOS D/A變換器芯片，即這兩種CMOS芯片按照?qǐng)D5的平面布局進(jìn)行設(shè)計(jì)，而該BiCMOS芯片按照?qǐng)D6的平面布局進(jìn)行設(shè)計(jì)。
雖然以上描述包括了許多細(xì)節(jié)和規(guī)格，但應(yīng)懂得這一切僅為了說(shuō)明本發(fā)明，不應(yīng)看作是對(duì)本發(fā)明的限制。許多改進(jìn)對(duì)本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)是顯而易見(jiàn)的，這些改進(jìn)不違背本發(fā)明的精髓、不超出本發(fā)明的范圍，本發(fā)明的精髓和范圍由所附權(quán)利要求及它們的等同物限定。
權(quán)利要求書按照條約第19條的修改1．通過(guò)組合MSB的分段和LSB的二進(jìn)制加權(quán)提供高性能數(shù)-模變換結(jié)構(gòu)的方法，其特征在于用二進(jìn)制加權(quán)LSB的延時(shí)來(lái)均衡分段引入的延時(shí)和用樹狀時(shí)鐘分配網(wǎng)絡(luò)來(lái)為全部位開關(guān)提供時(shí)鐘信號(hào)(clock)。
2．權(quán)利要求1的方法，其特征在于CMOS實(shí)施和只緊密地布置電流源來(lái)提高匹配和減小假信號(hào)脈沖能量，還在于位開關(guān)及其相關(guān)提供時(shí)鐘電路的設(shè)計(jì)使得從時(shí)鐘輸入端至每一個(gè)位開關(guān)的延時(shí)都相等。
3．權(quán)利要求1的方法，其特征在于BiCMOS和雙極實(shí)施以及緊密地布置電流源來(lái)提高匹配和減小假信號(hào)脈沖能量，還在于位開關(guān)及其相關(guān)同步電路的設(shè)計(jì)使得從時(shí)鐘輸入端至每一個(gè)位開關(guān)的延時(shí)都相等。
4．通過(guò)組合MSB的分段和LSB的二進(jìn)制加權(quán)提供高性能數(shù)-模變換結(jié)構(gòu)的裝置，其特征在于為二進(jìn)制加權(quán)LSB提供延時(shí)功能來(lái)均衡分段引入的延時(shí)，還在于全部位開關(guān)(14)都用樹狀時(shí)鐘分配網(wǎng)絡(luò)(11)來(lái)提供時(shí)鐘。
5．權(quán)利要求4的裝置，其特征在于被用CMOS來(lái)實(shí)施，在于電流源被緊密地布置以提高匹配和減小假信號(hào)脈沖能量，還在于位開關(guān)及其相關(guān)提供時(shí)鐘的電路被設(shè)計(jì)成使得從時(shí)鐘輸入端至每一個(gè)位開關(guān)的延時(shí)都相等。
6．權(quán)利要求4的裝置，其特征在于被用BiCMOS和雙極來(lái)實(shí)施，在于電流源被緊密地布置以提高匹配和減小假信號(hào)脈沖能量，還在于位開關(guān)及其相關(guān)提供時(shí)鐘的電路被設(shè)計(jì)成使得從時(shí)鐘輸入端至每一個(gè)位開關(guān)的延時(shí)都相等。
7．權(quán)利要求4的裝置，其特征在于在CMOS位開關(guān)和電流源的電路實(shí)現(xiàn)中，用p型晶體管作為電流晶體管和用n型晶體管作為位開關(guān)，還在于按照電流的大小成比例地確定位開關(guān)的尺寸和增加虛設(shè)開關(guān)來(lái)為位開關(guān)驅(qū)動(dòng)器保證相同的負(fù)載。
權(quán)利要求
1．通過(guò)組合MSB的分段和LSB的二進(jìn)制加權(quán)提供高性能數(shù)-模變換結(jié)構(gòu)的方法，其特征在于用二進(jìn)制加權(quán)LSB的延時(shí)來(lái)均衡分段引入的延時(shí)和用樹狀時(shí)鐘分配網(wǎng)絡(luò)來(lái)為全部位開關(guān)提供時(shí)鐘信號(hào)(clock)。
2．權(quán)利要求1的方法，其特征在于CMOS實(shí)施和只緊密地布置電流源來(lái)提高匹配和減小假信號(hào)脈沖能量，還在于位開關(guān)及其相關(guān)提供時(shí)鐘的電路的設(shè)計(jì)使得從時(shí)鐘輸入端至每一個(gè)位開關(guān)的延時(shí)都相等。
3．權(quán)利要求1的方法，其特征在于BiCMOS和雙極實(shí)施以及緊密地布置電流源來(lái)提高匹配和減小假信號(hào)脈沖能量，還在于位開關(guān)及其相關(guān)提供時(shí)鐘的電路的設(shè)計(jì)使得從時(shí)鐘輸入端至每一個(gè)位開關(guān)的延時(shí)都相等。
4．通過(guò)組合MSB的分段和LSB的二進(jìn)制加權(quán)提供高性能數(shù)-模變換結(jié)構(gòu)的裝置，其特征在于為二進(jìn)制加權(quán)LSB提供延時(shí)功能來(lái)均衡分段引入的延時(shí)，還在于全部位開關(guān)(14)都用樹狀時(shí)鐘分配網(wǎng)絡(luò)(11)來(lái)提供時(shí)鐘。
5．權(quán)利要求4的裝置，其特征在于被用CMOS來(lái)實(shí)施，在于電流源被緊密地布置以提高匹配和減小假信號(hào)脈沖能量，還在于位開關(guān)及其相關(guān)提供時(shí)鐘的電路被設(shè)計(jì)成使得從時(shí)鐘輸入端至每一個(gè)位開關(guān)的延時(shí)都相等。
6．權(quán)利要求4的裝置，其特征在于被用BiCMOS和雙極來(lái)實(shí)施，在于電流源被緊密地布置以提高匹配和減小假信號(hào)脈沖能量，還在于位開關(guān)及其相關(guān)提供時(shí)鐘的電路被設(shè)計(jì)成使得從時(shí)鐘輸入端至每一個(gè)位開關(guān)的延時(shí)都相等。
7．通過(guò)組合MSB的分段和LSB的二進(jìn)制加權(quán)提供高性能數(shù)-模變換結(jié)構(gòu)的裝置包括CMOS位開關(guān)及電流源的電路實(shí)現(xiàn)，其特征在于用p型晶體管作為電流晶體管和用n型晶體管作為位開關(guān)，還在于按照電流的大小成比例地確定位開關(guān)的尺寸和增加虛設(shè)開關(guān)來(lái)為位開關(guān)驅(qū)動(dòng)器保證相同的負(fù)載。
全文摘要
高速高精度數(shù)模(D/A)變換器在信號(hào)處理領(lǐng)域有許多應(yīng)用。寬帶電信系統(tǒng)對(duì)高性能D/A變換器的需求強(qiáng)烈。對(duì)于在失真和交調(diào)方面要求非常嚴(yán)格的電信應(yīng)用來(lái)說(shuō)本發(fā)明設(shè)計(jì)所提供的高速高精度數(shù)模(D/A)變換器防止了失真和交調(diào)的發(fā)生。提供對(duì)于最低有效位(LSB)采用二進(jìn)制加權(quán),而對(duì)于最高有效位(MSB)采用分段,可以獲得高性能數(shù)模轉(zhuǎn)換結(jié)構(gòu),利用二進(jìn)制加權(quán)LSB的延遲使從分段引入的延時(shí)相等,以及利用樹狀時(shí)鐘分配網(wǎng)絡(luò)(11)為所有位開關(guān)提供時(shí)鐘脈沖(clock)。還發(fā)明了用于CMOS、BiCMOS的新平面布局,并公開了用于CMOS位開關(guān)及電流源的電路。
文檔編號(hào)H03M1/06GK1237290SQ9719956
公開日1999年12月1日 申請(qǐng)日期1997年10月7日 優(yōu)先權(quán)日1996年11月4日
發(fā)明者譚年熊 申請(qǐng)人:艾利森電話股份有限公司