本技術(shù)涉及一種高速數(shù)據(jù)轉(zhuǎn)換器，具體地說是一種雙比較器的2b/cycle逐次逼近模數(shù)轉(zhuǎn)換器。

背景技術(shù)：

1、在數(shù)字信號(hào)處理和電子測量領(lǐng)域，模數(shù)轉(zhuǎn)換器(adc)扮演著至關(guān)重要的角色，逐次逼近寄存器(sar)adc因其結(jié)構(gòu)簡單、功耗低而備受青睞。然而，隨著現(xiàn)代電子系統(tǒng)對(duì)數(shù)據(jù)處理速度要求的不斷提高，傳統(tǒng)sar?adc在轉(zhuǎn)換速度上的局限性逐漸凸顯，成為了制約其應(yīng)用范圍擴(kuò)展的一個(gè)關(guān)鍵因素。而2b/cycle的adc則在這一背景下應(yīng)運(yùn)而生，其每個(gè)量化周期內(nèi)可同時(shí)確定兩個(gè)數(shù)字碼，從而顯著提升了轉(zhuǎn)換速率。對(duì)于一個(gè)n位的adc，采用2b/cycle的技術(shù)后，只需n/2個(gè)周期即可完成整個(gè)量化過程，這意味著其轉(zhuǎn)換速度相比傳統(tǒng)的sar?adc提高了一倍。這種技術(shù)背景下的2b/cycle?sar?adc，不僅保持了sar?adc低功耗、高精度的優(yōu)點(diǎn)，而且通過減少所需的量化周期，大幅提高了轉(zhuǎn)換效率，使其更加適用于高速信號(hào)處理場合。

2、2b/cycle?sar?adc需要兩個(gè)dac，一個(gè)用于采樣和量化輸入信號(hào)的主dac，另一個(gè)用于生成量化比較所需的三個(gè)參考電壓的輔助dac。此外，至少需要三個(gè)比較器來將這三個(gè)參考電壓與主dac產(chǎn)生的殘差信號(hào)進(jìn)行比較。這些比較器的輸出是溫度計(jì)碼，隨后會(huì)被轉(zhuǎn)換為二進(jìn)制碼，以完成每周期兩位的量化。然而，不同比較器之間的不匹配將影響整個(gè)adc的線性度，并且三個(gè)比較器會(huì)增加整體電路的功耗。

技術(shù)實(shí)現(xiàn)思路

1、本實(shí)用新型要解決的技術(shù)問題是提供一種具有較高的線性度和較低的功耗的雙比較器的2b/cycle逐次逼近模數(shù)轉(zhuǎn)換器。

2、為了解決上述技術(shù)問題，本使用新模型的雙比較器的2b/cycle逐次逼近模數(shù)轉(zhuǎn)換器，包括dac模塊、比較器模塊、重新編碼模塊和逐次逼近邏輯模塊，dac模塊包括一個(gè)主dac電容陣列和一個(gè)輔助dac電容陣列，主dac電容陣列包括2n-2個(gè)主量化電容以及用于匹配輸入信號(hào)范圍與量化范圍的主c0電容，主量化電容的上極板連接輸入信號(hào)，主量化電容的下極板連接切余量的dac信號(hào)，輔助dac電容陣列采用差分結(jié)構(gòu)用于生成參考電壓，輔助dac電容陣列包括2n-2個(gè)輔助電容以及用于調(diào)整參考電壓的大小的輔c0電容，輔助dac電容陣列的上極板連接到輸入?yún)⒖茧妷荷?，輔助dac電容陣列的另一側(cè)陣列產(chǎn)生下一次需要比較的參考dac電壓，比較器模塊由比較器cmp1、比較器cmp2和兩個(gè)或非門組成，比較器cmp1與主dac電容陣列連接并用于將主dac電容陣列上的余量信號(hào)與低參考電壓作比較，比較器cmp2與主dac電容陣列連接并用于將主dac電容陣列上的余量信號(hào)與高參考電壓作比較。

3、所述比較器cmp1和比較器cmp2均為四輸入比較器，所述四輸入比較器連接有時(shí)鐘clkc，所述四輸入比較器的第一級(jí)采用四輸入的動(dòng)態(tài)預(yù)放大器，第二級(jí)為反相器，第三級(jí)為鎖存器結(jié)構(gòu)并能夠在所述時(shí)鐘clkc為低電平時(shí)，比較器cmp1和比較器cmp2的輸出端都輸出1；在時(shí)鐘clkc翻轉(zhuǎn)為高電平時(shí)，四輸入比較器的一端輸出高電平，另外一端輸出低電平。

4、所述比較器cmp1和比較器cmp2的輸出均接到所述1位tdc上并能夠根據(jù)比較器cmp1和比較器cmp2的比較時(shí)間判斷差分輸入信號(hào)與高參考電壓和低參考電壓差值的大小，最終得到3位溫度計(jì)碼。

5、所述時(shí)鐘clkc由一個(gè)兩輸入與非門和一個(gè)三輸入或非門組成并能夠由1位tdc的輸出cmpp2和cmpn2來產(chǎn)生異步時(shí)鐘。

6、所述逐次逼近邏輯模塊與比較模塊連接并能夠根據(jù)比較模塊產(chǎn)生的3位溫度計(jì)碼直接產(chǎn)生切換主cdac和輔助dac開關(guān)陣列的控制信號(hào)。

7、所述逐次逼近邏輯模塊具有兩個(gè)動(dòng)態(tài)控制邏輯單元并能夠在所述動(dòng)態(tài)控制邏輯單元outp和outn有效以后，輸出節(jié)點(diǎn)p和n用于控制電容陣列的底極板；其中一個(gè)動(dòng)態(tài)控制邏輯單元的p和n分別連接1位tdc的輸出cmpp2和cmpn2，另外一個(gè)所述動(dòng)態(tài)控制邏輯單元的p和n分別接兩個(gè)四輸入比較器的輸出cmpn1和cmpp3。

8、所述重新編碼模塊經(jīng)過逐次逼近邏輯模塊與比較器cmp1和比較器cmp2連接并能夠用于對(duì)比較器cmp1、比較器cmp2和1位tdc產(chǎn)生的3位溫度計(jì)碼進(jìn)行重新編碼獲得對(duì)應(yīng)的二進(jìn)制數(shù)字碼。

9、本實(shí)用新型的優(yōu)點(diǎn)是：

10、該轉(zhuǎn)換器僅使用兩個(gè)比較器，得到3位溫度計(jì)碼，與傳統(tǒng)的2b/cycle?sar?adc相比，比較器個(gè)數(shù)的減少對(duì)adc的線性度的改善起到了重要作用并且在減少了一個(gè)比較器的前提下降低了sar?adc的功耗和面積，同時(shí)保證了異步時(shí)序的穩(wěn)定性，具有較高的線性度和較低的功耗，通過巧妙設(shè)計(jì)的電路結(jié)構(gòu)，該轉(zhuǎn)換器能夠有效地實(shí)現(xiàn)高速數(shù)據(jù)的模數(shù)轉(zhuǎn)換，并在不增加復(fù)雜度的情況下提升轉(zhuǎn)換的準(zhǔn)確性。

技術(shù)特征：

1.一種雙比較器的2b/cycle逐次逼近模數(shù)轉(zhuǎn)換器，包括dac模塊、比較器模塊、重新編碼模塊和逐次逼近邏輯模塊，其特征在于：所述dac模塊包括一個(gè)主dac電容陣列和一個(gè)輔助dac電容陣列，所述主dac電容陣列包括2n-2個(gè)主量化電容以及用于匹配輸入信號(hào)范圍與量化范圍的主c0電容，所述主量化電容的上極板連接輸入信號(hào)，所述主量化電容的下極板連接切余量的dac信號(hào)，所述輔助dac電容陣列采用差分結(jié)構(gòu)用于生成參考電壓，輔助dac電容陣列由2n-2個(gè)輔助電容以及用于調(diào)整參考電壓的大小的輔c0電容，所述輔助dac電容陣列的上極板連接到輸入?yún)⒖茧妷荷希o助dac電容陣列的另一側(cè)陣列產(chǎn)生下一次需要比較的參考dac電壓，所述比較器模塊由比較器cmp1、比較器cmp2和兩個(gè)或非門組成，所述比較器cmp1與主dac電容陣列連接并用于將主dac電容陣列上的余量信號(hào)與低參考電壓作比較，比較器cmp2與主dac電容陣列連接并用于將主dac電容陣列上的余量信號(hào)與高參考電壓作比較。

2.按照權(quán)利要求1所述的雙比較器的2b/cycle逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于：所述比較器cmp1和比較器cmp2均為四輸入比較器，所述四輸入比較器連接有時(shí)鐘clkc，所述四輸入比較器的第一級(jí)采用四輸入的動(dòng)態(tài)預(yù)放大器，第二級(jí)為反相器，第三級(jí)為鎖存器結(jié)構(gòu)并能夠在所述時(shí)鐘clkc為低電平時(shí)，比較器cmp1和比較器cmp2的輸出端都輸出1；在時(shí)鐘clkc翻轉(zhuǎn)為高電平時(shí)，四輸入比較器的一端輸出高電平，另外一端輸出低電平。

3.按照權(quán)利要求2所述的雙比較器的2b/cycle逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于：所述比較器cmp1和比較器cmp2的輸出均接到所述1位tdc上并能夠根據(jù)比較器cmp1和比較器cmp2的比較時(shí)間判斷差分輸入信號(hào)與高參考電壓和低參考電壓差值的大小，最終得到3位溫度計(jì)碼。

4.按照權(quán)利要求3所述的雙比較器的2b/cycle逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于：所述時(shí)鐘clkc由一個(gè)兩輸入與非門和一個(gè)三輸入或非門組成并能夠由1位tdc的輸出cmpp2和cmpn2來產(chǎn)生異步時(shí)鐘。

5.按照權(quán)利要求4所述的雙比較器的2b/cycle逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于：所述逐次逼近邏輯模塊與比較模塊連接并能夠根據(jù)比較模塊產(chǎn)生的3位溫度計(jì)碼直接產(chǎn)生切換主cdac和輔助dac開關(guān)陣列的控制信號(hào)。

6.按照權(quán)利要求5所述的雙比較器的2b/cycle逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于：所述逐次逼近邏輯模塊具有兩個(gè)動(dòng)態(tài)控制邏輯單元并能夠在所述動(dòng)態(tài)控制邏輯單元outp和outn有效以后，輸出節(jié)點(diǎn)p和n用于控制電容陣列的底極板；其中一個(gè)動(dòng)態(tài)控制邏輯單元的p和n分別連接1位tdc的輸出cmpp2和cmpn2，另外一個(gè)所述動(dòng)態(tài)控制邏輯單元的p和n分別接兩個(gè)四輸入比較器的輸出cmpn1和cmpp3。

7.按照權(quán)利要求6所述的雙比較器的2b/cycle逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于：所述重新編碼模塊經(jīng)過逐次逼近邏輯模塊與比較器cmp1和比較器cmp2連接并能夠用于對(duì)比較器cmp1、比較器cmp2和1位tdc產(chǎn)生的3位溫度計(jì)碼進(jìn)行重新編碼獲得對(duì)應(yīng)的二進(jìn)制數(shù)字碼。

技術(shù)總結(jié)
本技術(shù)公開了一種雙比較器的2b/cycle逐次逼近模數(shù)轉(zhuǎn)換器。它包括DAC模塊、比較器模塊、重新編碼模塊和逐次逼近邏輯模塊，DAC模塊包括一個(gè)主DAC電容陣列和一個(gè)輔助DAC電容陣列，主DAC電容陣列包括主量化電容以及主C0電容，輔助DAC電容陣列采用差分結(jié)構(gòu)用于生成參考電壓，輔助DAC電容陣列包括輔助電容以及輔C0電容，比較器模塊由比較器CMP1、比較器CMP2和兩個(gè)或非門組成，比較器CMP1與主DAC電容陣列連接，比較器CMP2與主DAC電容陣列連接。優(yōu)點(diǎn)是：對(duì)ADC的線性度的改善起到了重要作用并且降低了SAR?ADC的功耗和面積，同時(shí)保證了異步時(shí)序的穩(wěn)定性，具有較高的線性度和較低的功耗，實(shí)現(xiàn)高速數(shù)據(jù)的模數(shù)轉(zhuǎn)換，并提升了轉(zhuǎn)換的準(zhǔn)確性。

技術(shù)研發(fā)人員：劉術(shù)彬,曹文飛,張涵楊,張鵬,鐘龍杰,商鵬鵬,薛樂洋
受保護(hù)的技術(shù)使用者：陜西華芯賦康生物科技有限公司
技術(shù)研發(fā)日：20240517
技術(shù)公布日：2025/1/9