本發(fā)明涉及固態(tài)成像器件和電子裝置。

背景技術：

1、已經(jīng)研發(fā)了具有以下結構的固態(tài)成像器件：其中，設置有像素單元的像素芯片、安裝有邏輯電路的邏輯芯片等被堆疊。邏輯電路執(zhí)行與固態(tài)成像器件的操作相關的各種信號處理。例如，專利文獻1公開了三層堆疊型固態(tài)成像器件，其中，像素芯片，邏輯芯片和安裝有存儲電路的存儲芯片被堆疊。存儲電路保存由像素芯片的像素單元獲取的像素信號。

2、注意，當說明固態(tài)成像器件的結構時，其上形成有像素芯片、邏輯芯片或存儲芯片的半導體基板和形成在半導體基板上的多層配線層被組合，包含這樣的組合的部件被稱為“基板”。此外，從堆疊結構的上側(觀察光入射的一側)至下側依次將“基板”稱為“第一基板”，“第二基板”，“第三基板”···以將各基板彼此區(qū)分。注意，堆疊型固態(tài)成像器件通過以下方式制造：將晶片狀態(tài)下的各個基板進行堆疊，然后將堆疊的基板切分成多個堆疊型固態(tài)成像器件(即，堆疊型固態(tài)成像器件芯片)。為了方便起見，本說明書假設：“基板”可以意指切分前的晶片狀態(tài)，或切分后的芯片狀態(tài)。

3、引用列表

4、專利文獻

5、專利文獻1：日本待審查專利申請?zhí)亻_第2014-99582號

技術實現(xiàn)思路

1、本發(fā)明要解決的技術問題

2、在專利文獻1所述的堆疊型固態(tài)成像器件中，已經(jīng)構思出數(shù)種方法來將上下基板中包括的各信號線彼此電連接且將上下基板中包括的各電源線彼此電連接。該方法的示例包括：通過焊盤在芯片外部將信號線彼此連接且將電源線彼此連接的方法；和使用硅通孔(through-silicon?via，tsv)在芯片內(nèi)部將信號線彼此連接且將電源線彼此連接的方法，等等。到目前為止，還沒有詳細探究過將基板中包括的信號線彼此電連接以及將基板中包括的電源線彼此電連接的方法的變型。對這些變型的詳細研究有可能洞察到適當?shù)慕Y構以獲得表現(xiàn)出更高性能的固態(tài)成像器件。

3、因此，本發(fā)明提出了能夠進一步提升性能的新穎且改進的固態(tài)成像器件和電子裝置。

4、技術問題的解決方案

5、根據(jù)本發(fā)明，提出一種固態(tài)成像器件，其包括第一基板、第二基板和第三基板。第一基板包括第一半導體基板及其上堆疊的第一多層配線層。第一半導體基板上形成有其上布置有像素的像素單元。第二基板包括第二半導體基板及其上堆疊的第二多層配線層。第三基板包括第三半導體基板及其上堆疊的第三多層配線層。第二半導體基板和第三半導體基板上形成有具有預定功能的電路。第一基板、第二基板和第三基板按此順序堆疊。第一基板和第二基板以第一多層配線層和第二多層配線層彼此相對的方式接合在一起。用于將第一基板、第二基板和第三基板中的兩個彼此電連接的第一連接結構包括過孔。所述過孔具有導電材料埋入一個貫通孔和另一個貫通孔中的結構或者具有由導電材料制成的膜形成在所述貫通孔的內(nèi)壁上的結構。所述一個貫通孔被設置為使所述第一多層配線層、第二多層配線層和所述第三多層配線層中的一者中包含的第一配線露出。所述另一個貫通孔被設置為使所述第一多層配線層、第二多層配線層和所述第三多層配線層中的除了包含所述第一配線的多層配線層之外的一個多層配線層中包含的第二配線露出。

6、根據(jù)本發(fā)明，提出一種電子裝置，所述電子裝置包括對觀察對象進行電子攝像的固態(tài)成像器件。所述固態(tài)成像器件包括第一基板、第二基板和第三基板。第一基板包括第一半導體基板及其上堆疊的第一多層配線層。第一半導體基板上形成有其上布置有像素的像素單元。第二基板包括第二半導體基板及其上堆疊的第二多層配線層。第三基板包括第三半導體基板及其上堆疊的第三多層配線層。第二半導體基板和第三半導體基板上形成有具有預定功能的電路。第一基板、第二基板和第三基板按此順序堆疊。第一基板和第二基板以第一多層配線層和第二多層配線層彼此相對的方式接合在一起。用于將第一基板、第二基板和第三基板中的兩個彼此電連接的第一連接結構包括過孔。所述過孔具有導電材料埋入一個貫通孔和另一個貫通孔中的結構或者具有由導電材料制成的膜形成在所述貫通孔的內(nèi)壁上的結構。所述一個貫通孔被設置為使所述第一多層配線層、第二多層配線層和所述第三多層配線層中的一者中包含的第一配線露出。所述另一個貫通孔被設置為使所述第一多層配線層、第二多層配線層和所述第三多層配線層中的除了包含所述第一配線的多層配線層之外的一個多層配線層中包含的第二配線露出。

7、根據(jù)本發(fā)明，在通過堆疊三個基板而構造的固態(tài)成像裝置中，第一基板和第二基板面對面地彼此接合(其細節(jié)將在后面描述)，并且提供過孔(即，后面描述的在兩層之間或在三層之間的雙接觸型過孔)，所述過孔具有導電材料埋入一個貫通孔和另一個貫通孔中的結構或者具有由導電材料制成的膜形成在所述貫通孔的內(nèi)壁上的結構。所述一個貫通孔被設置為使所述第一基板的所述第一多層配線層、所述第二基板的第二多層配線層和所述第三基板的所述第三多層配線層之中的一者中包含的第一配線露出。所述另一個貫通孔被設置為使所述第一多層配線層、第二多層配線層和所述第三多層配線層中的除了包含所述第一配線的多層配線層之外的一個多層配線層中包含的第二配線露出。根據(jù)這種設置，提供了各種連接結構，作為用于將第二基板和第三基板中設置的各個信號線彼此電連接并將第二基板和第三基板中設置的各個電源線彼此電連接的第二連接結構，和/或作為用于將第一基板和第三基板中設置的各個信號線彼此電連接并將第一基板和第三基板中設置的各個電源線彼此電連接的第三連接結構。這使得能夠實現(xiàn)連接結構的各種變化。因此，能夠實現(xiàn)優(yōu)異的固態(tài)成像裝置，其允許進一步改善性能。

8、本發(fā)明的有益效果

9、如上所述，根據(jù)本發(fā)明，能夠進一步改善固態(tài)成像器件的性能。注意，上述的效果未必是限制性的。在上述效果之外或代替上述的效果，可以實現(xiàn)本說明書所述的任一效果或從本說明書可以領會的其它效果。

技術特征：

1.一種固態(tài)成像器件，其包括：

2.根據(jù)權利要求1所述的固態(tài)成像器件，還包括用于將所述第二基板與所述第三基板彼此電連接的第二連接結構，其中，所述第二連接結構包括：通過從所述第一基板的背面?zhèn)戎辽俅┻^所述第一基板以使所述第二多層配線層中的預定配線露出而設置的第一開口，和通過從所述第一基板的背面?zhèn)戎辽俅┻^所述第一基板和所述第二基板以使所述第三多層配線層中的預定配線露出而設置的第二開口。

3.根據(jù)權利要求2所述的固態(tài)成像器件，其中，通過所述第一開口露出的所述第二多層配線層中的所述預定配線和通過所述第二開口露出的所述第三多層配線層中的所述預定配線包括起到i/o單元作用的焊盤。

4.根據(jù)權利要求2所述的固態(tài)成像器件，其中

5.根據(jù)權利要求4所述的固態(tài)成像器件，其中，所述第二多層配線層中的所述預定配線和所述第三多層配線層中的所述預定配線通過所述導電材料電連接至同一所述焊盤。

6.根據(jù)權利要求4所述的固態(tài)成像器件，其中，所述第二多層配線層中的所述預定配線和所述第三多層配線層中的所述預定配線通過所述導電材料電連接至彼此不同的所述焊盤。

7.根據(jù)權利要求1所述的固態(tài)成像器件，還包括用于將所述第二基板與所述第三基板彼此電連接的第二連接結構，其中

8.根據(jù)權利要求7所述的固態(tài)成像器件，其中，所述第二連接結構的所述過孔具有如下結構：其中，導電材料埋入在使所述第二多層配線層中的所述預定配線露出的第三貫通孔和使所述第三多層配線層中的所述預定配線露出且與所述第三貫通孔不同的第四貫通孔中；或者，所述第二連接結構的所述過孔具有如下結構：其中，由導電材料制成的膜形成在所述第三貫通孔和所述第四貫通孔的內(nèi)壁上。

9.根據(jù)權利要求7所述的固態(tài)成像器件，其中，所述第二連接結構的所述過孔具有如下結構：其中，導電材料埋入在設置為露出所述第二多層配線層中的所述預定配線的一部分且露出所述第三多層配線層中的所述預定配線的一個貫通孔中，或者埋入在設置為露出所述第三多層配線層中的所述預定配線的一部分且露出所述第二多層配線層中的所述預定配線的一個貫通孔中；或者，所述第二連接結構的所述過孔具有如下結構：其中，由導電材料制成的膜形成在所述貫通孔的內(nèi)壁上。

10.一種電子裝置，其包括對觀察對象進行電子攝像的固態(tài)成像器件，

技術總結
[目的]為了改善固態(tài)成像器件的性能。[方案]固態(tài)成像器件通過依次層疊第一、第二和第三基板形成。第一基板具有第一半導體基板和第一多層配線層。第二基板具有第二半導體基板和第二多層配線層。第三基板具有第三半導體基板和第三多層配線層。第一基板和第二基板以第一多層配線層和第二多層配線層彼此相對的方式接合在一起。用于將第一、第二和第三基板中的兩者電連接的第一連接結構包括過孔，過孔的結構為：在使第一、第二和第三多層配線層中的一者中包含的第一配線露出的第一貫通孔的內(nèi)壁上以及使第一、第二和第三多層配線層之中的且不包含第一配線的多層配線層中包含的第二配線露出的第二貫通孔中的內(nèi)壁上，導電材料被埋入或形成為膜。

技術研發(fā)人員：亀嶋隆季,橋口日出登,三橋生枝,堀越浩,莊子禮二郎,石田実,飯島匡,羽根田雅希
受保護的技術使用者：索尼半導體解決方案公司
技術研發(fā)日：
技術公布日：2025/1/9