專利名稱：一種數(shù)字真隨機(jī)振蕩信號(hào)發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于隨機(jī)數(shù)發(fā)生器中，可以經(jīng)過(guò)采樣構(gòu)成熵源，進(jìn)而產(chǎn)生高速高 熵值隨機(jī)比特流的數(shù)字真隨機(jī)振蕩信號(hào)發(fā)生器。
背景技術(shù)：
隨機(jī)數(shù)在密碼技術(shù)中有非常重要的作用，偽隨機(jī)數(shù)在安全強(qiáng)度較高的應(yīng)用中不能 滿足要求，因此真隨機(jī)數(shù)發(fā)生器的研究受到重視，而隨機(jī)源(熵源)在隨機(jī)數(shù)發(fā)生器中對(duì)輸 出序列的特性有決定性影響。目前，公知的隨機(jī)源實(shí)現(xiàn)方法有放大電阻熱噪聲法、混沌電路 法、基于PN結(jié)散射噪聲的方法、振蕩采樣法等。其中，振蕩采樣法原理簡(jiǎn)單、實(shí)現(xiàn)方便，可用 純數(shù)字邏輯實(shí)現(xiàn)，相較于模擬電路實(shí)現(xiàn)的方法能夠有效地節(jié)省面積和降低功耗，此外純數(shù) 字集成電路的設(shè)計(jì)可靠性要大于數(shù)模混合集成電路，因此振蕩采樣法一直受到關(guān)注。一個(gè) 高速的數(shù)字真隨機(jī)振蕩信號(hào)發(fā)生器是實(shí)現(xiàn)振蕩采樣隨機(jī)源的基礎(chǔ)，傳統(tǒng)的振蕩信號(hào)發(fā)生器 多采用環(huán)形振蕩電路實(shí)現(xiàn)，存在速率低、數(shù)據(jù)耦合等缺點(diǎn)，可以通過(guò)改變環(huán)形振蕩電路的傳 統(tǒng)結(jié)構(gòu)來(lái)獲得輸出速率更高、魯棒性更強(qiáng)的振蕩電路。因此，設(shè)計(jì)一種高速高熵值且用純數(shù) 字實(shí)現(xiàn)的真隨機(jī)振蕩信號(hào)發(fā)生器是很有意義的。

發(fā)明內(nèi)容
本發(fā)明的目的是針對(duì)現(xiàn)有技術(shù)的不足，提供一種數(shù)字真隨機(jī)振蕩信號(hào)發(fā)生器。本發(fā)明的目的是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)的數(shù)字真隨機(jī)振蕩信號(hào)發(fā)生器包括高 速隨機(jī)振蕩電路和模式控制單元模式控制單元與高速隨機(jī)振蕩電路相連，在系統(tǒng)復(fù)位控 制信號(hào)有效時(shí)，模式控制單元復(fù)位，高速隨機(jī)振蕩電路停止振蕩。所述的高速隨機(jī)振蕩電路為一個(gè)多模式Fibonacci振蕩器0SC，所述的OSC包括1 個(gè)與非門附，2個(gè)選擇器M1 M2，4個(gè)異或門X廣X4，34個(gè)反相器I廣134，與非門附的兩個(gè)輸 入端分別與系統(tǒng)復(fù)位控制信號(hào)Reset和異或門Xl的輸出端相連，反相器Il的輸入端與與 非門W的輸出端相連，反相器Il與反相器12勹34依次相連，異或門X4的兩個(gè)輸入端分別 與反相器133、反相器134的輸出端相連，異或門X3的兩個(gè)輸入端分別與異或門X4、選擇器 M2的輸出端相連，異或門X2的兩個(gè)輸入端分別與異或門X3、選擇器Ml的輸出端相連，異或 門Xl的兩個(gè)輸入端分別與異或門X2、與非門m的輸出端相連，選擇器Ml的16個(gè)輸入端 分別與反相器1廣131 (序號(hào)為奇數(shù))的輸出端相連，選擇器M2的16的輸入端分別與反相 器12勹32 (序號(hào)為偶數(shù))的輸出端相連；反相器134的輸出為高速隨機(jī)振蕩電路的輸出信 號(hào) Output0所述的模式控制單元包括與門Al、異或門)(5和6個(gè)帶復(fù)位的D型邊沿觸器D1 D6， 觸發(fā)器D6的輸出端與觸發(fā)器D5 D1依次相連，觸發(fā)器D6的輸入端D與異或門X5的輸出端 相連，觸發(fā)器Df D6的時(shí)鐘輸入端cp分別與系統(tǒng)輸入時(shí)鐘Clock相連，觸發(fā)器Df D6的復(fù)位端CLR分別與系統(tǒng)復(fù)位控制信號(hào)Reset相連，與門Al的五個(gè)輸入端分別與觸發(fā)器D2 D6的
反相輸出端S相連，異或門)(5的
三個(gè)輸入端分別與觸發(fā)器Dl、觸發(fā)器D6和與門Al的輸出端相連，觸發(fā)器D6 D3輸出的全狀 態(tài)偽隨機(jī)序列合并作為模式控制單元的一個(gè)輸出模式選擇控制信號(hào)Ctrll [3:0]，DfDl輸 出端合并作為另一個(gè)模式選擇控制信號(hào)Ctrl2[3:0]。本發(fā)明與現(xiàn)有技術(shù)相比具有的有益效果
1.低功耗在系統(tǒng)復(fù)位控制信號(hào)有效時(shí)，模式控制單元復(fù)位，高速隨機(jī)振蕩電路停止 振蕩，從而有效降低了系統(tǒng)的動(dòng)態(tài)功耗。2.良好的隨機(jī)性和魯棒性高速隨機(jī)振蕩電路引入了復(fù)雜的反饋邏輯，相較于傳 統(tǒng)的奇數(shù)個(gè)反相器級(jí)聯(lián)的環(huán)形振蕩電路，因電路噪聲等因素引起的亞穩(wěn)態(tài)和混亂現(xiàn)象將更 為顯著，其輸出數(shù)據(jù)隨機(jī)性更好，且耦合效應(yīng)顯著降低；此外，模式控制單元引入了變化的 反饋邏輯，振蕩電路結(jié)構(gòu)隨之變化，系統(tǒng)復(fù)雜度大大增強(qiáng)，振蕩信號(hào)發(fā)生器的輸出具有更高 的不確定性和魯棒性。3.良好的實(shí)用性本發(fā)明采用標(biāo)準(zhǔn)數(shù)字電路單元實(shí)現(xiàn)，結(jié)構(gòu)緊湊，資源消耗小，適 合于在數(shù)字集成電路中集成；設(shè)計(jì)通用性強(qiáng)，有FPGA、ASIC等多種實(shí)現(xiàn)形式。


圖1是數(shù)字真隨機(jī)振蕩信號(hào)發(fā)生器的結(jié)構(gòu)框圖； 圖2是高速隨機(jī)振蕩電路的電路原理圖3是模式控制單元的電路原理圖； 圖4是自由振蕩的Fibonacci振蕩器一般形式原理圖。
具體實(shí)施例方式下面結(jié)合附圖詳細(xì)說(shuō)明本發(fā)明。如圖1所示，數(shù)字真隨機(jī)振蕩信號(hào)發(fā)生器包括高速隨機(jī)振蕩電路和模式控制單 元模式控制單元與高速隨機(jī)振蕩電路相連。在系統(tǒng)復(fù)位控制信號(hào)有效時(shí)，模式控制單元復(fù) 位，高速隨機(jī)振蕩電路停止振蕩；當(dāng)系統(tǒng)復(fù)位控制信號(hào)無(wú)效時(shí)，高速隨機(jī)振蕩電路在模式控 制單元的控制下，輸出高速隨機(jī)振蕩信號(hào)。如圖2所示，所述的高速隨機(jī)振蕩電路為一個(gè)多模式Fibonacci振蕩器0SC，所述 的OSC包括1個(gè)與非門Nl，2個(gè)選擇器M1 M2，4個(gè)異或門ΧΓΧ4,34個(gè)反相器I廣134，與非 門W的兩個(gè)輸入端分別與系統(tǒng)復(fù)位控制信號(hào)Reset和異或門Xl的輸出端相連，反相器Il 的輸入端與與非門W的輸出端相連，反相器Il與反相器12勹34依次相連，異或門X4的兩 個(gè)輸入端分別與反相器133、反相器134的輸出端相連，異或門X3的兩個(gè)輸入端分別與異 或門X4、選擇器M2的輸出端相連，異或門X2的兩個(gè)輸入端分別與異或門X3、選擇器Ml的 輸出端相連，異或門Xl的兩個(gè)輸入端分別與異或門X2、與非門m的輸出端相連，選擇器Ml 的16個(gè)輸入端分別與反相器1廣131 (序號(hào)為奇數(shù))的輸出端相連，選擇器M2的16的輸入 端分別與反相器12勹32 (序號(hào)為偶數(shù))的輸出端相連；反相器134的輸出為高速隨機(jī)振蕩 電路的輸出信號(hào)Output。當(dāng)系統(tǒng)復(fù)位控制信號(hào)有效即Reset=O時(shí)，與非門m輸出端固定為高電平，OSC停止振蕩；當(dāng)系統(tǒng)復(fù)位控制信號(hào)無(wú)效即Reset=I時(shí)，m相當(dāng)于反相器，選擇器Ml為異或門X2選 擇一條反饋路徑，此路徑與I廣131中序號(hào)為奇數(shù)的一個(gè)反相器相連，選擇器M2為異或門X3 選擇一條反饋路徑，此路徑與12勹32中序號(hào)為偶數(shù)的一個(gè)反相器相連，多模式Fibonacci 振蕩器OSC自由振蕩(自由振蕩的Fibonacci振蕩器一般形式原理圖如圖4所示)。由此， 高速隨機(jī)振蕩電路中多模式Fibonacci振蕩器OSC在模式控制單元輸出的控制信號(hào)作用下 自由振蕩，產(chǎn)生隨機(jī)信號(hào)輸出。如圖3所示，模式控制單元包括與門Al、異或門)(5和6個(gè)帶復(fù)位的D型邊沿觸 器DfD6，觸發(fā)器D6的輸出端與觸發(fā)器D5 D1依次相連，觸發(fā)器D6的輸入端D與異或門 X5的輸出端相連，觸發(fā)器Df D6的時(shí)鐘輸入端cp分別與系統(tǒng)輸入時(shí)鐘Clock相連，觸發(fā)器 DfD6的復(fù)位端CLR分別與系統(tǒng)復(fù)位控制信號(hào)Reset相連，與門Al的五個(gè)輸入端分別與觸
發(fā)器D2 D6的反相輸出端g相連，異或門)(5的三個(gè)輸入端分別與觸發(fā)器D1、觸發(fā)器D6和
與門Al的輸出端相連，觸發(fā)器D6 D3輸出的全狀態(tài)偽隨機(jī)序列合并作為模式控制單元的 一個(gè)輸出模式選擇控制信號(hào)Ctrll [3:0]，DfDl輸出端合并作為另一個(gè)模式選擇控制信號(hào) Ctrl2[3:0]。當(dāng)系統(tǒng)復(fù)位控制信號(hào)有效即Reset=O時(shí)，觸發(fā)器DfD6復(fù)位，此時(shí)狀態(tài)序列為 000000 ；當(dāng)系統(tǒng)復(fù)位控制信號(hào)無(wú)效即Reset=I時(shí)，D1 D6構(gòu)成的移位寄存器序列在Al J5所 構(gòu)成的非線性反饋邏輯函數(shù)作用下，進(jìn)行狀態(tài)轉(zhuǎn)換，反饋邏輯函數(shù)可表示為
因此000000的下一狀態(tài)序列為100000,100000的下一狀態(tài)序列為110000，依次類推。
在時(shí)鐘控制下，每個(gè)時(shí)鐘周期發(fā)生一次狀態(tài)轉(zhuǎn)換，其狀態(tài)轉(zhuǎn)換圖包含了所有可能狀態(tài)序列， 移位寄存器Df D6輸出長(zhǎng)度為26的全狀態(tài)偽隨機(jī)序列。輸出模式控制信號(hào)Ctrll [3:0] 取自D6 D2的輸出端，Ctrl2[3:0]取自D4 D1的輸出端，對(duì)高速隨機(jī)振蕩電路中的多模式 Fibonacci振蕩器OSC實(shí)現(xiàn)模式控制，因Ctrll [3:0]和Ctrl2[3:0]本身具備偽隨機(jī)特性， 從而進(jìn)一步提高了隨機(jī)振蕩信號(hào)Output的隨機(jī)性。如圖4為所示，自由振蕩的Fibonacci振蕩器一般形式包括了 r個(gè)首尾級(jí)聯(lián)的反 相器。反相器從左到右依次編號(hào)，反饋回路由若干個(gè)異或門構(gòu)成，反饋系數(shù)Ji表示對(duì)應(yīng)編號(hào) 的反相器和異或門的相連情況，當(dāng)開關(guān)閉合時(shí)，Ji=I,此處反相器的輸出與對(duì)應(yīng)異或門輸 入相連；當(dāng)開關(guān)打開時(shí)，』=ο，此處異或門不存在。由此可以構(gòu)成多項(xiàng)式/⑴二Σ ·。^^，
其中/Q =J； = 1 ,稱為Fibonacci振蕩電路的反饋多項(xiàng)式。可由任意一級(jí)反相器引出此振蕩
電路的輸出。當(dāng)特征多項(xiàng)式當(dāng)且僅當(dāng)滿足式(1)條件時(shí)，F(xiàn)ibonacci振蕩器沒(méi)有穩(wěn)定點(diǎn)，即 可以產(chǎn)生自激振蕩。/￠1-) = (l + x)h(K) and A(I) = 1(1)
其中J⑴可以被l + i整除,且AOO不能被l+χ整除。反相器級(jí)數(shù)r#2。滿足條件⑴ 的Fibonacci振蕩器的振蕩周期由多項(xiàng)式?jīng)Q定，當(dāng)樹力是本原多項(xiàng)式時(shí)，存在一個(gè)長(zhǎng) 度為的長(zhǎng)周期。
上述實(shí)施例中，當(dāng)Reset=I,多模式Fibonacci振蕩器OSC正常啟動(dòng)工作，自由振 蕩，對(duì)應(yīng)于r=35, /(χ) =1+^+^4^+I^+κ55，其中3、J分別為一個(gè)奇數(shù)和一個(gè)偶數(shù)，因此 /⑴=(l + x)h(￡) , Fibonacci振蕩器可自由振蕩，沒(méi)有穩(wěn)定點(diǎn)。上述實(shí)施例用來(lái)解釋說(shuō)明本發(fā)明，而不是對(duì)本發(fā)明進(jìn)行限制，在本發(fā)明的精神和 權(quán)利要求的保護(hù)范圍內(nèi)，對(duì)本發(fā)明作出的任何修改和改變，都落入本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種數(shù)字真隨機(jī)振蕩信號(hào)發(fā)生器，其特征在于，包括高速隨機(jī)振蕩電路和模式控制 單元模式控制單元與高速隨機(jī)振蕩電路相連。
2.根據(jù)權(quán)利要求1所述的數(shù)字真隨機(jī)振蕩信號(hào)發(fā)生器，其特征在于，所述的高速隨機(jī) 振蕩電路為一個(gè)多模式Fibonacci振蕩器0SC，所述的OSC包括1個(gè)與非門m、2個(gè)選擇器 M1 M2、4個(gè)異或門X廣X4和34個(gè)反相器I廣134等；與非門m的兩個(gè)輸入端分別與系統(tǒng)復(fù) 位控制信號(hào)Reset和異或門Xl的輸出端相連，反相器Il的輸入端與與非門m的輸出端 相連，反相器Il與反相器12勹34依次相連，異或門X4的兩個(gè)輸入端分別與反相器133、反 相器134的輸出端相連，異或門X3的兩個(gè)輸入端分別與異或門X4、選擇器M2的輸出端相 連，異或門X2的兩個(gè)輸入端分別與異或門X3、選擇器Ml的輸出端相連，異或門Xl的兩個(gè) 輸入端分別與異或門X2、與非門m的輸出端相連，選擇器Ml的16個(gè)輸入端分別與反相器 ΙΓΙ31 (序號(hào)為奇數(shù))的輸出端相連，選擇器M2的16的輸入端分別與反相器12勹32 (序號(hào) 為偶數(shù))的輸出端相連，反相器134的輸出為高速隨機(jī)振蕩電路的輸出信號(hào)Output。
3.根據(jù)權(quán)利要求1所述的數(shù)字真隨機(jī)振蕩信號(hào)發(fā)生器，其特征在于，所述的模式控制 單元包括與門Al、異或門X5和6個(gè)帶復(fù)位的D型邊沿觸器DfD6等，觸發(fā)器D6的輸出端 與觸發(fā)器D5 D1依次相連，觸發(fā)器D6的輸入端D與異或門X5的輸出端相連，觸發(fā)器Df D6 的時(shí)鐘輸入端cp分別與系統(tǒng)輸入時(shí)鐘Clock相連，觸發(fā)器DfD6的復(fù)位端CLR分別與系 統(tǒng)復(fù)位控制信號(hào)Reset相連，與門Al的五個(gè)輸入端分別與觸發(fā)器D2 D6的反相輸出端β相連，異或門)(5的三個(gè)輸入端分別與觸發(fā)器D1、觸發(fā)器D6和與門Al的輸出端相連，觸發(fā)器D6 D3輸出的全狀態(tài)偽隨機(jī)序列合并作為模式控制單元的一個(gè)輸出模式選擇控制信 號(hào)Ctrll [3:0]，DOl輸出端合并作為另一個(gè)模式選擇控制信號(hào)Ctrl2[3:0]。
全文摘要
本發(fā)明公開了一種數(shù)字真隨機(jī)振蕩信號(hào)發(fā)生器，它包括高速隨機(jī)振蕩電路和模式控制單元，高速隨機(jī)振蕩電路異步操作，帶有復(fù)雜的反饋網(wǎng)絡(luò)，具有多種操作模式；采用模式控制單元控制高速隨機(jī)振蕩電路，產(chǎn)生高速振蕩信號(hào)，可經(jīng)采樣得到高熵值的隨機(jī)比特流。當(dāng)系統(tǒng)復(fù)位控制信號(hào)有效時(shí)，模式控制單元復(fù)位，高速隨機(jī)振蕩電路停止振蕩，系統(tǒng)處于低功耗狀態(tài)。本發(fā)明使用標(biāo)準(zhǔn)數(shù)字電路單元實(shí)現(xiàn)振蕩電路的模式變化與功耗控制，結(jié)構(gòu)緊湊，資源消耗少，適合于集成在芯片中使用。
文檔編號(hào)H03K3/02GK102130667SQ20111002048
公開日2011年7月20日 申請(qǐng)日期2011年1月18日 優(yōu)先權(quán)日2011年1月18日
發(fā)明者周祺, 張雷雷, 沈海斌, 陳武 申請(qǐng)人:浙江大學(xué)