一種信號源裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及信號發(fā)生器領(lǐng)域，尤其涉及一種信號源裝置。
【背景技術(shù)】
[0002]信號源，又稱信號發(fā)生器，一般用于產(chǎn)生被測電路所需特定參數(shù)的電測試信號。在測試、研宄或調(diào)整電子電路及設(shè)備時(shí)，為測定電路的一些電參量，如測量頻率響應(yīng)、噪聲系數(shù)，為電壓表定度等，都要求提供符合所定技術(shù)條件的電信號，以模擬在實(shí)際工作中使用的待測設(shè)備的激勵(lì)信號。信號源可以根據(jù)輸出波形的不同，劃分為正弦波信號發(fā)生器、矩形脈沖信號發(fā)生器、函數(shù)信號發(fā)生器和隨機(jī)信號發(fā)生器等四大類。
[0003]傳統(tǒng)信號源的電路復(fù)雜，具有成本高、體積大、操作復(fù)雜等問題。特別地，在學(xué)校、小型工作室等應(yīng)用場合，對信號源的精度、輸出范圍要求并不嚴(yán)苛，但對儀器價(jià)格卻極為敏感。應(yīng)用需求和成本一直是傳統(tǒng)信號源的主要問題，導(dǎo)致了信號源使用場合和市場的局限性。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型要解決的技術(shù)問題在于，針對上述現(xiàn)有技術(shù)中成本高、體積大、操作復(fù)雜等問題，提供一種信號源裝置。
[0005]本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是:提供一種信號源裝置，包括具有容置空間的殼體、ARM控制模塊、FPGA處理模塊、前端數(shù)據(jù)轉(zhuǎn)換電路、顯示模塊以及輸出接口 ；其中，
[0006]所述殼體的表面開設(shè)有與所述顯示模塊相適配的第一開口以及與所述輸出接口相適配的第二開口；
[0007]所述ARM控制模塊、所述FPGA處理模塊以及所述前端數(shù)據(jù)轉(zhuǎn)換電路分別設(shè)置于所述殼體內(nèi)部，所述ARM控制模塊通過可變靜態(tài)存儲控制總線與所述FPGA處理模塊連接，所述前端數(shù)據(jù)轉(zhuǎn)換電路分別與所述ARM控制模塊及所述FPGA處理模塊電性連接；
[0008]所述顯示模塊設(shè)置于所述第一開口中，并與所述ARM控制模塊電性連接；
[0009]所述輸出接口設(shè)置于所述第二開口中，并與所述前端數(shù)據(jù)轉(zhuǎn)換電路電性連接。
[0010]在本實(shí)用新型所述的信號源裝置中，所述顯示模塊包括顯存單元及顯示屏；其中，
[0011]所述顯存單元分別與所述顯示屏及所述ARM控制模塊電性連接；
[0012]所述顯示屏與所述ARM控制模塊電性連接。
[0013]在本實(shí)用新型所述的信號源裝置中，所述前端數(shù)據(jù)轉(zhuǎn)換電路包括拓展電路、數(shù)模轉(zhuǎn)換器、低通濾波器、衰減器及功率放大器；其中，
[0014]所述拓展電路分別與所述ARM控制模塊及所述數(shù)模轉(zhuǎn)換器電性連接；
[0015]所述數(shù)模轉(zhuǎn)換器分別與所述FPGA處理模塊及所述低通濾波器電性連接；
[0016]所述低通濾波器與所述衰減器電性連接；
[0017]所述衰減器與所述功率放大器電性連接；
[0018]所述功率放大器與所述輸出接口電性連接。
[0019]在本實(shí)用新型所述的信號源裝置中，所述拓展電路包括電壓跟隨器、多路復(fù)用器、第一 RC電路及與之對應(yīng)的第一運(yùn)算放大器、第二 RC電路及與之對應(yīng)的第二運(yùn)算放大器；其中，
[0020]所述電壓跟隨器分別與所述多路復(fù)用器及所述ARM控制模塊電性連接；
[0021]所述多路復(fù)用器分別與所述ARM控制模塊、所述第一 RC電路及所述第二 RC電路電性連接；
[0022]所述第一運(yùn)算放大器及所述第二運(yùn)算放大器均電性連接至所述數(shù)模轉(zhuǎn)換器。
[0023]在本實(shí)用新型所述的信號源裝置中，所述數(shù)模轉(zhuǎn)換器包括權(quán)電流性數(shù)模轉(zhuǎn)換器及第二運(yùn)算放大器；其中，
[0024]所述權(quán)電流性數(shù)模轉(zhuǎn)換器分別與所述ARM控制模塊、所述拓展電路及所述第三運(yùn)算放大器電性連接；
[0025]所述第三運(yùn)算放大器與所述低通濾波器電性連接。
[0026]在本實(shí)用新型所述的信號源裝置中，所述低通濾波器為巴特沃斯濾波器。
[0027]在本實(shí)用新型所述的信號源裝置中，所述衰減器包括衰減網(wǎng)絡(luò)及譯碼器；其中，
[0028]所述衰減網(wǎng)絡(luò)分別與所述低通濾波器及所述譯碼器電性連接；
[0029]所述譯碼器分別與所述低通濾波器及所述功率放大器電性連接。
[0030]在本實(shí)用新型所述的信號源裝置中，所述功率放大器的型號為LM7171。
[0031]在本實(shí)用新型所述的信號源裝置中，所述ARM控制模塊為STM32F103微處理器。
[0032]在本實(shí)用新型所述的信號源裝置中，所述FPGA處理模塊的型號為EPC4CE30F23C8。
[0033]實(shí)施本實(shí)用新型的一種信號源裝置，具有以下有益效果:該信號源裝置解決了傳統(tǒng)信號源的體積和重量問題，同時(shí)降低了電路成本，使其能夠滿足市場的購買能力和使用需要，具有巨大的市場潛力。
【附圖說明】
[0034]下面將結(jié)合附圖及實(shí)施例對本實(shí)用新型作進(jìn)一步說明，附圖中:
[0035]圖1為本實(shí)用新型提供的一種信號源裝置的結(jié)構(gòu)框圖；
[0036]圖2為本實(shí)用新型提供的拓展電路的結(jié)構(gòu)示意圖；
[0037]圖3為本實(shí)用新型提供的數(shù)模轉(zhuǎn)換器的結(jié)構(gòu)示意圖；
[0038]圖4為本實(shí)用新型提供的低通濾波器的結(jié)構(gòu)示意圖；
[0039]圖5為本實(shí)用新型提供的衰減器的電路示意圖；
[0040]圖6為本實(shí)用新型提供的功率放大器的電路示意圖。
【具體實(shí)施方式】
[0041]為了對本實(shí)用新型的技術(shù)特征、目的和效果有更加清楚的理解，現(xiàn)對照附圖詳細(xì)說明本實(shí)用新型的【具體實(shí)施方式】。
[0042]本實(shí)用新型提供了一種信號源裝置，該裝置100的主要流程為:FPGA模塊輸出的數(shù)據(jù)，經(jīng)過高速數(shù)模轉(zhuǎn)換后的模擬信號，依次通過低通濾波，衰減網(wǎng)路，功率放大后輸出。該裝置100針對傳統(tǒng)信號源應(yīng)用需求和成本的矛盾，設(shè)計(jì)和實(shí)現(xiàn)了一個(gè)基于嵌入式處理器(ARM)和可編程門陣列(FPGA)的手持式低成本信號源電路。ARM采用基于Cortex-M3內(nèi)核的STM32F103微處理器，F(xiàn)PGA采用Altera公司的EPC4CE30F23C8可編程門陣列器件。ARM作為系統(tǒng)控制和屏幕顯示，F(xiàn)PGA作為數(shù)據(jù)處理單元，建立相應(yīng)的數(shù)據(jù)通道以及相應(yīng)頻率的控制，雙方配合以實(shí)現(xiàn)信號源功能。本實(shí)用新型不同于傳統(tǒng)信號源電路，利用嵌入式芯片ARM的控制顯示能力，配合FPGA靈活的編程性能，添加外圍數(shù)模轉(zhuǎn)換電路，能夠在大幅度降低成本的前提下，實(shí)現(xiàn)正弦波、方波、降指數(shù)、鋸齒波、升指數(shù)、噪聲、SINC、高斯函數(shù)、負(fù)半波、負(fù)全波、正半波、正全波、三角波、直流等信號的輸出，靈活穩(wěn)定。
[0043]如圖1所示，圖1為本實(shí)用新型提供的一種信號源裝置的結(jié)構(gòu)框圖，該信號源裝置包括具有容置空間的殼體1、ARM控制模塊2 (簡稱“ARM”) ,FPGA處理模塊3 (簡稱“FPGA”)、前端數(shù)據(jù)轉(zhuǎn)換電路4、顯示模塊5以及輸出接口 6 ;其中，
[0044]所述殼體I的表面開設(shè)有與所述顯示模塊5相適配的第一開口以及與所述輸出接口 6相適配的第二開口 ；殼體I的形狀可根據(jù)產(chǎn)品的需求設(shè)置成不同形狀，兩個(gè)開口的位置也可根據(jù)產(chǎn)品的需求設(shè)置于殼體I上的不同之處。
[0045]所述ARM控制模塊2、所述FPGA處理模塊3以及所述前端數(shù)據(jù)轉(zhuǎn)換電路4分別設(shè)置于所述殼體I內(nèi)部，所述ARM控制模塊2通過可變靜態(tài)存儲控制總線與所述FPGA處理模塊3連接，所述前端數(shù)據(jù)轉(zhuǎn)換電路4分別與所述ARM控制模塊2及所述FPGA處理模塊3電性連接；所述ARM控制模塊2為STM32F103微處理器，該ARM控制模塊2采用3.3V供電，8MHz時(shí)鐘。ARM與FPGA之間采用可變靜態(tài)存儲控制總線FSMC(Flexible Static MemoryController) 101進(jìn)行連接和數(shù)據(jù)交互。FPGA模塊采用芯片型號為EPC4CE30F23C8，I/O電壓3.3V，數(shù)字部分電壓1.2V，采用25MHz有源晶振時(shí)鐘輸入。在本發(fā)明中，F(xiàn)PGA主要實(shí)現(xiàn)了直接數(shù)字合成技術(shù)，完成信號發(fā)生器控制頻率的工作。FPGA由ARM產(chǎn)生片選信號時(shí)能，并通過FSMC101總線接口交互數(shù)據(jù)。
[0046]所述顯示模塊5設(shè)置于所述第一開口中，并與所述ARM控制模塊2電性連接；所述顯示模塊5包括顯存單元及顯示屏；其中，所述顯存單元分別與所述顯示屏及所述ARM控制模塊2電性連接；所述顯示屏與所述ARM控制模塊2電性連接。優(yōu)選的，顯示屏采用4.3英寸，及帶觸摸功能的TFT顯示屏實(shí)現(xiàn)，分辨率為480 X 272。亮度調(diào)節(jié)使用ARM的PWM模塊實(shí)現(xiàn)。顯存單元使用大小為256KX16的靜態(tài)存儲器SRAM，型號為IS61LV25616。顯示屏到的刷新頻率為60Hz。
[0047]所述輸出接口 6設(shè)置于所述第二開口中，并與所述前端數(shù)據(jù)轉(zhuǎn)換電路4電性連接。該裝置的輸出參數(shù)為:最大采樣率為125MHz，可產(chǎn)生1MHz的模擬信號，頻率分辨率達(dá)0.35 μ Hz ;幅度的可調(diào)范圍是1mV?10V，12位分辨率；直流偏置O?5V可調(diào)，12位分辨率。
[0048]此外，所述前端數(shù)據(jù)轉(zhuǎn)換電路4包括拓展電路41、數(shù)模轉(zhuǎn)換器42、低通濾波器43、衰減器44及功率放大器45 ;其中，所述拓展電路41分別與所述ARM