專利名稱：高速數(shù)據(jù)接口測(cè)試切換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明與一用于一集成電路的高速數(shù)據(jù)接口的測(cè)試切換電路有關(guān)。
背景技術(shù)：
以10Gbps范圍的速率發(fā)射數(shù)據(jù)的高速通信電路需要用于測(cè)試目的的封閉反饋回路。圖1表示一種高速通信集成電路，其具有一用于數(shù)據(jù)處理的核心(core)以及數(shù)個(gè)高速接口。高速數(shù)據(jù)接口或串化器/解串化器(SERDES)模塊是以一高達(dá)10Gbps的速率在操作。每一高速數(shù)據(jù)接口(SERDES)連接一數(shù)據(jù)發(fā)射線路(TX)與一數(shù)據(jù)接收線路(RX)。高速數(shù)據(jù)接口經(jīng)由所述的數(shù)據(jù)發(fā)射線路(TX)發(fā)射數(shù)據(jù)，并經(jīng)由所述的數(shù)據(jù)接收線路(RX)接收數(shù)據(jù)。
圖2表示根據(jù)先前技術(shù)中的一傳統(tǒng)的高速數(shù)據(jù)接口。該高速數(shù)據(jù)接口包含一發(fā)射器與一接收器。如圖2所示的高速數(shù)據(jù)接口是完全差動(dòng)的。所述的發(fā)射器包含一串化器(serialiser)與一連接到該高速數(shù)據(jù)接口的數(shù)據(jù)輸出接腳(TXN、TXP)的一輸出信號(hào)驅(qū)動(dòng)器。所述的數(shù)據(jù)輸出接腳經(jīng)由一差動(dòng)數(shù)據(jù)發(fā)射線路而連接到一負(fù)載。
根據(jù)先前技術(shù)中傳統(tǒng)的高速數(shù)據(jù)接口更具有一接收器，該接收器更包含一解串化器(deserialiser)與一信號(hào)輸入緩沖器。該信號(hào)輸入緩沖器連接到數(shù)據(jù)輸入接腳(RXP、RXN)以經(jīng)由一差動(dòng)數(shù)據(jù)接收線路接收數(shù)據(jù)。所述的發(fā)射器的輸入與所述的接收器的輸出都連接到該高速的集成通信電路的數(shù)據(jù)處理核心。
為了測(cè)試高速數(shù)據(jù)通信電路，有必要在制造后測(cè)試這些電路的高速數(shù)據(jù)接口。這可以藉由制造一封閉的反饋回路以連接發(fā)射側(cè)的輸出到接收側(cè)的輸入。為了在所述的集成電路的高速接口上提供這樣的一測(cè)試回路，在該高速通信集成電路上建立一外部或內(nèi)部的測(cè)試回路是可能的。
在傳統(tǒng)的外部回路規(guī)劃中，差動(dòng)的高速數(shù)據(jù)接口的發(fā)射輸出接腳TXN、TXP經(jīng)由一外部的測(cè)試設(shè)備而連接到接收器的輸入接腳RxN、RxP以建立一測(cè)試回路。一外部回路的提供具有下列缺點(diǎn)由于需要多路系統(tǒng)測(cè)試的插入，因此增加測(cè)試的成本；或是在單一測(cè)試回路的插入造成必須采用RF開關(guān)，因而增加負(fù)載板的復(fù)雜度。在多路測(cè)試插入中，特定的探針卡是設(shè)計(jì)來提供反饋的測(cè)試回路。每一另一個(gè)測(cè)試的插入都是耗費(fèi)時(shí)間并且會(huì)隨之造成芯片制造成本的增加。而在單一測(cè)試的插入中，高頻帶的RF繼電器可能無法在高頻帶的系統(tǒng)中可靠的運(yùn)作因而形成一信號(hào)蓄積的可能問題來源。
因此，先前技術(shù)中的高速數(shù)據(jù)接口包含創(chuàng)造一內(nèi)部測(cè)試回路的裝置。當(dāng)所述的回反饋回路在該芯片內(nèi)部被創(chuàng)造時(shí)，多任務(wù)器與解多任務(wù)器電路必須被提供于所述的高速數(shù)據(jù)接口內(nèi)。
圖3表示在集成電路內(nèi)的包含一內(nèi)部測(cè)試回路的一傳統(tǒng)高速數(shù)據(jù)接口。其中，發(fā)射器的輸出連接到一電路(AMP-DEMUX)，該電路藉由輸出信號(hào)驅(qū)動(dòng)器放大該發(fā)射器的輸出信號(hào)而且該電路包含一解多任務(wù)裝置(demultiplexing means)。為了使在發(fā)射數(shù)據(jù)接腳(TX-PAD)的輸出阻抗適應(yīng)于經(jīng)由數(shù)據(jù)發(fā)射線路連接的負(fù)荷，所述的放大解多任務(wù)器電路更包含一可程序化的終端電阻級(jí)，其中該輸出阻抗是可以調(diào)整的。
高速數(shù)據(jù)接口中，在其輸入端的一接收器連接到一集成電路(AMP-MUX)，該電路用以放大所接收的信號(hào)而且該集成電路包含多任務(wù)裝置。所述的放大與多任務(wù)的電路包含一可程序化的終端電阻級(jí)以使得所述的高速數(shù)據(jù)接口在接收數(shù)據(jù)接腳(RX-PAD)的輸入阻抗適應(yīng)于經(jīng)由數(shù)據(jù)接收線路連接的負(fù)荷。在接收端的可程序化終端電阻級(jí)根據(jù)所述的高速數(shù)據(jù)接口的操作需要而配置于一個(gè)可變動(dòng)的負(fù)載情況中。
根據(jù)如圖3所示的先前技術(shù)的高速數(shù)據(jù)接口包含在發(fā)射器的輸出端的一多任務(wù)器與在接收器的輸出端的一解多任務(wù)器。所述的多任務(wù)器與解多任務(wù)器藉由一模式控制單元所控制，該模式控制單元切換該多任務(wù)器至一數(shù)據(jù)線路或至一測(cè)試信號(hào)產(chǎn)生器，而切換該解多任務(wù)器至一內(nèi)部數(shù)據(jù)線路或至一測(cè)試信號(hào)分析器。根據(jù)如圖3所示的先前技術(shù)的高速數(shù)據(jù)接口，在一正常操作模式下，所述的多任務(wù)器與解多任務(wù)器連接該內(nèi)部的數(shù)據(jù)線路該發(fā)射器與接收器。在輸出級(jí)的解多任務(wù)器更連接預(yù)驅(qū)動(dòng)器到輸出信號(hào)驅(qū)動(dòng)器的最后一級(jí)，而在輸入級(jí)內(nèi)的多任務(wù)器(AMP-MUX)則連接該輸入信號(hào)驅(qū)動(dòng)器到在接收器內(nèi)的一信號(hào)驅(qū)動(dòng)器。
在一測(cè)試模式下，該發(fā)射器接收一藉由該測(cè)試信號(hào)產(chǎn)生器所產(chǎn)生的一測(cè)試數(shù)據(jù)樣式，該測(cè)試數(shù)據(jù)樣式經(jīng)由在該輸出級(jí)的解多任務(wù)器(AMP-MUX)與在輸入級(jí)的多任務(wù)器(AMP-MUX)反饋到該接收器。經(jīng)由該接收器，該測(cè)試數(shù)據(jù)樣式藉由該解多任務(wù)器轉(zhuǎn)發(fā)到該測(cè)試信號(hào)分析器。該測(cè)試信號(hào)分析器比較所產(chǎn)生的測(cè)試信號(hào)樣式與所接收的測(cè)試信號(hào)樣式并且決定是否該兩種數(shù)據(jù)樣式是否一致。在所產(chǎn)生的測(cè)試信號(hào)樣式與該接收的測(cè)試信號(hào)樣式在位等級(jí)上不一致的時(shí)候，在該發(fā)射器或該接收器內(nèi)的一個(gè)錯(cuò)誤可以被偵測(cè)。
圖4表示根據(jù)先前技術(shù)中具有內(nèi)部測(cè)試電路的一傳統(tǒng)高速數(shù)據(jù)接口的詳細(xì)說明。該預(yù)驅(qū)動(dòng)器連接到一第一差動(dòng)放大級(jí)D-AMP-A，其中該第一差動(dòng)放大級(jí)D-AMP-A從一電流鏡電路中接收一尾電流ITAIL。該第一差動(dòng)放大級(jí)D-AMP-A的輸出經(jīng)由一節(jié)點(diǎn)N、 連接到一第二差動(dòng)放大級(jí)D-AMP-B與一第三差動(dòng)放大級(jí)D-AMP-C。藉由一模式選擇輸入，該第二差動(dòng)放大級(jí)D-AMP-B或該第三差動(dòng)放大級(jí)D-AMP-C被驅(qū)動(dòng)。因此，該第一差動(dòng)放大級(jí)D-AMP-A的輸出信號(hào)可以切換到該第二差動(dòng)放大級(jí)D-AMP-B或第三差動(dòng)放大級(jí)D-AMP-C的輸出。該第二差動(dòng)放大級(jí)D-AMP-B的輸出是一內(nèi)部的回路輸出端，且該輸出端連接到高速數(shù)據(jù)接口的輸入級(jí)(AMP-MUX)。該第三差動(dòng)放大級(jí)D-AMP-C的輸出藉由高速數(shù)據(jù)接口的數(shù)據(jù)輸出接腳(TXN、TXP)所形成。該輸出接腳連接到一可程序化的終端電阻級(jí)，該終端電阻級(jí)包含至少一具有固定電阻值電阻Rc以及至少一可切換電阻Rc’，該可切換電阻Rc，平行于一固定晶體管而根據(jù)儲(chǔ)存于如圖上所示的一配置寄存器中的一配置位c而被切換。雖然圖4只表示一可切換的寄存器Rc’，不過多個(gè)可切換的電阻器Rc’可以提供來配合該高速數(shù)據(jù)接口的輸出阻抗到經(jīng)由該數(shù)據(jù)發(fā)射線路所連接的負(fù)載阻抗。
圖5表示根據(jù)先前技術(shù)中的傳統(tǒng)高速數(shù)據(jù)接口的輸入級(jí)(AMP-MUX)的詳細(xì)。數(shù)據(jù)輸出接腳RXN、RXP以一差動(dòng)放大級(jí)D-AMP-D的一可程序化的終端電阻級(jí)經(jīng)由串聯(lián)電阻Rs而連接到MOSFPETs TD、 的柵極。而且該差動(dòng)放大級(jí)D-AMP-D被供應(yīng)一尾電流ItailD。該輸入阻抗藉由儲(chǔ)存于一配置寄存器的配置位C、 所規(guī)劃。在圖5所示的具體實(shí)施例中，只有一可切換電阻RD’表示于圖中，不過，多個(gè)可切換電阻RD’可以提供來調(diào)整該接口的輸入阻抗到經(jīng)由該數(shù)據(jù)接收線路所連接的負(fù)載。該差動(dòng)放大級(jí)D-AMP-D的輸出經(jīng)由節(jié)點(diǎn)M連接到另一個(gè)差動(dòng)放大級(jí)D-AMP-E或該接收器內(nèi)一驅(qū)動(dòng)器的輸入。該差動(dòng)放大級(jí)D-AMP-E的輸出形成一內(nèi)部回路輸入端以連接如圖5所示在一測(cè)試模式下的輸入級(jí)AMP-MUX到如圖4所示的輸出級(jí)AMP-DEMUX的內(nèi)部回路輸出端。
根據(jù)施加到輸入級(jí)的一模式輸入端的一模式控制信號(hào)，所述的差動(dòng)放大級(jí)D-AMP-D或差動(dòng)放大級(jí)D-AMP-E藉由供應(yīng)一尾電流而驅(qū)動(dòng)。在測(cè)試模式中，該放大級(jí)D-AMP-E接收一尾電流并且經(jīng)由一節(jié)點(diǎn)M、M而連接該內(nèi)部回路輸入端到該接收器內(nèi)的驅(qū)動(dòng)器的輸入。在正常的操作模式下，該差動(dòng)放大級(jí)D-AMP-E被關(guān)閉而另一差動(dòng)放大級(jí)D-AMP-D被驅(qū)動(dòng)，因此連接該數(shù)據(jù)接收接腳RXN、RXP到該接收器內(nèi)的驅(qū)動(dòng)器的輸入。
如圖3到圖5所示的先前技術(shù)中，用于產(chǎn)生一內(nèi)部測(cè)試回路的內(nèi)部測(cè)試電路具有幾個(gè)嚴(yán)厲的缺點(diǎn)。
第一缺點(diǎn)在于如圖3、圖4、圖5所示之安排方式，無法測(cè)試無論是一最終輸出級(jí)，例如圖4所示的差動(dòng)放大級(jí)D-AMP-C，與在輸入端的輸入驅(qū)動(dòng)器級(jí)，例如在圖5圖中所示的差動(dòng)放大級(jí)D-AMP-D的真正功能。當(dāng)一制造上的錯(cuò)誤發(fā)生于差動(dòng)放大級(jí)D-AMP-C或于差動(dòng)放大級(jí)D-AMP-D時(shí)，將無法被內(nèi)部的測(cè)試信號(hào)分析器所偵測(cè)。而在可程序化的終端電阻級(jí)的制造上的錯(cuò)誤，更是無法藉由根據(jù)先前技術(shù)中的高速數(shù)據(jù)接口電路中所偵測(cè)。
傳統(tǒng)的電路的另一個(gè)缺點(diǎn)在于藉由在該第一差動(dòng)放大級(jí)D-AMP-A的臨界的輸出端N， 提供一額外的差動(dòng)放大級(jí)D-AMP-B，在該節(jié)點(diǎn)上的寄生電容將會(huì)增加(晶體管TB、 對(duì)晶體管TA、 形成額外的負(fù)載)，經(jīng)由該差動(dòng)放大級(jí)D-AMP-C到該輸出數(shù)據(jù)接腳的數(shù)據(jù)發(fā)射路徑的正常操作模式，最后將造成一正常模式電路的重新設(shè)計(jì)，表示一功率消耗P相較于原來的設(shè)計(jì)增加以維持所需要的頻寬。
因此，本發(fā)明的目的在提供一測(cè)試切換電路以用于形成一內(nèi)部測(cè)試回路以用于測(cè)試所有高速數(shù)據(jù)接口的電路部分，與包含一較少的覆蓋面積與較小的功率消耗的一集成電路的高速數(shù)據(jù)接口。
這個(gè)目的藉由一具有如權(quán)利要求1的測(cè)試切換電路來完成。

發(fā)明內(nèi)容
本發(fā)明提供用于一包含切換晶體管的集成電路(IC)的高速數(shù)據(jù)接口的一測(cè)試電路，其中該切換晶體管在一測(cè)試模式下切換一數(shù)據(jù)發(fā)射線路的一終端電阻輸出級(jí)到一數(shù)據(jù)接收線路的一終端電阻輸入級(jí)，以在該集成電路(IC)中形成一內(nèi)部的反饋測(cè)試回路。
根據(jù)本發(fā)明的測(cè)試切換電路所具有的優(yōu)勢(shì)在于一最終的輸出驅(qū)動(dòng)器級(jí)與一第一驅(qū)動(dòng)器輸入級(jí)也都藉由該測(cè)試切換電路來測(cè)試以檢測(cè)在這些電路部分制造上的錯(cuò)誤。
所述的測(cè)試切換電路只包含作為開關(guān)操作的切換晶體管，而并沒有如在圖4的傳統(tǒng)的輸出級(jí)或如在圖5的傳統(tǒng)輸入級(jí)一樣的差動(dòng)放大晶體管般的信號(hào)放大晶體管。在根據(jù)本發(fā)明的測(cè)試切換電路內(nèi)所提供的切換晶體管在尺寸上相較于差動(dòng)放大晶體管小得多，而且不提供尾電流。因此，根據(jù)本發(fā)明的測(cè)試切換電路的功率消耗P是非常低的。
根據(jù)本發(fā)明的具有如主要的權(quán)利要求1的測(cè)試切換電路，其優(yōu)勢(shì)在于正常的操作下的數(shù)據(jù)發(fā)射線路不受影響，也就是說寄生電容不會(huì)藉由根據(jù)本發(fā)明的測(cè)試切換電路而增加。
在一測(cè)試模式期間，經(jīng)由根據(jù)本發(fā)明的測(cè)試切換電路所創(chuàng)造的內(nèi)部回路涵蓋了全部的數(shù)據(jù)線路，包括終端電阻輸出級(jí)與終節(jié)點(diǎn)阻輸入級(jí)。
根據(jù)本發(fā)明的測(cè)試切換電路的一較佳的具體實(shí)施例中，所述的測(cè)試切換電路連接到一配置的寄存器。
儲(chǔ)存于配置寄存器的的配置位控制該測(cè)試切換電路的切換晶體管。
根據(jù)本發(fā)明的測(cè)試切換電路的一較佳的具體實(shí)施例中，所述的終端電阻輸出級(jí)是可程序化的。
在一較佳的具體實(shí)施例中，終端電阻輸出級(jí)與終端電阻輸入級(jí)都連接到一配置寄存器以儲(chǔ)存控制位，該控制位用以控制與該輸入或輸出級(jí)上的一對(duì)應(yīng)終端電阻串聯(lián)連接的晶體管。
在一較佳的具體實(shí)施例中，因?yàn)樗龅慕K端電阻輸出級(jí)與所述的終端電阻輸入級(jí)是可程序化的，因此將高速數(shù)據(jù)接口的輸出與輸入阻抗使調(diào)整成適應(yīng)于連接于該數(shù)據(jù)發(fā)射與該數(shù)據(jù)接收線路上的負(fù)載是可能的。
根據(jù)本發(fā)明的測(cè)試切換電路的一較佳的具體實(shí)施例中，所述的測(cè)試切換電路包含連接到數(shù)據(jù)發(fā)射線路的終端電阻放大級(jí)的一第一晶體管，連接該第一晶體管一參考電位端(GND)之間的一第二晶體管，連接該參考電位端(GND)與一第六晶體管之間的一第三晶體管，連接所述的第一晶體管與一測(cè)試端之間的一第四晶體管，連接所述的測(cè)試端與所述的第六晶體管之間的一第五晶體管，其中該第六晶體管連接所述的數(shù)據(jù)接收線路的終端電阻輸入級(jí)。
在一較佳的具體實(shí)施例中，該第六切換晶體管為MOSFETs所組成。
在一較佳的具體實(shí)施例中，該切換晶體管的柵極端藉由儲(chǔ)存在在配置寄存器內(nèi)的控制位所控制。
根據(jù)本發(fā)明的可控制測(cè)試切換電路的一具體較佳實(shí)施例中，在該集成電路的一正常操作模式下，該第一晶體管是關(guān)閉的，該第二晶體管是打開的，該第三晶體管是打開的，該第四晶體管是關(guān)閉的，該第五晶體管是打開的，該第六晶體管是打開的。
根據(jù)本發(fā)明的可控制測(cè)試切換電路的一具體較佳實(shí)施例中，在一接收器切換模式下，該第一晶體管是關(guān)閉的，該第二晶體管是關(guān)閉的，該第三晶體管是關(guān)閉的，該第四晶體管是關(guān)閉的，該第五晶體管是打開的，該第六晶體管是打開的。
根據(jù)本發(fā)明的可控制測(cè)試切換電路的一具體較佳實(shí)施例中，在一發(fā)射切換模式下，該第一晶體管是打開的，該第二晶體管是關(guān)閉的，該第三晶體管是關(guān)閉的，該第四晶體管是打開的，該第五晶體管是關(guān)閉的，該第六晶體管是關(guān)閉的。
根據(jù)本發(fā)明的可控制測(cè)試切換電路的一具體較佳實(shí)施例中，該測(cè)試切換電路由差動(dòng)所形成。
本發(fā)明更提供一集成電路得高速數(shù)據(jù)接口，該接口包含(1)一發(fā)射器，用以經(jīng)由一數(shù)據(jù)發(fā)射線路的發(fā)射數(shù)據(jù)，該線路連接一終端電阻輸出級(jí)以使該發(fā)射器的輸出阻抗適應(yīng)連接到該發(fā)射數(shù)據(jù)線路的一負(fù)載；(2)一接收器，用以經(jīng)由一數(shù)據(jù)接收線路接收數(shù)據(jù)，該線路連接一終端電阻輸入級(jí)以使該接收器的輸入阻抗適應(yīng)連接到該數(shù)據(jù)接收線路的一負(fù)載；以及(3)一可控制的測(cè)試切換電路包含切換晶體管用以在一測(cè)試模式下切換該終端電阻輸出級(jí)到終端電阻輸入級(jí)以在該集成電路內(nèi)形成一內(nèi)部反饋回路。
本發(fā)明更提供一具有數(shù)個(gè)高速數(shù)據(jù)接口的集成電路，其中，每一高速數(shù)據(jù)接口包含一發(fā)射器用以經(jīng)由一數(shù)據(jù)發(fā)射線路發(fā)射數(shù)據(jù)，該數(shù)據(jù)發(fā)射線路連接到一終端電阻輸出級(jí)以使該發(fā)射器的輸出阻抗適應(yīng)于該連結(jié)于該發(fā)射數(shù)據(jù)線路的一負(fù)載，一接收器用以經(jīng)由一數(shù)據(jù)接收線路接收數(shù)據(jù)，該接收線路連接到一終端電阻輸入級(jí)以使該接收器的輸入阻抗適應(yīng)一連接于該接收線路的一負(fù)載，一可控制的測(cè)試切換電路包含切換晶體管以在一測(cè)試模式下切換該終端電阻輸出級(jí)到終端電阻輸入級(jí)以在該集成電路內(nèi)形成一內(nèi)部反饋回路。


在下列的較佳具體實(shí)施例中，在一集成電路內(nèi)部，用于一高速數(shù)據(jù)接口的測(cè)試切換電路將參照下列的附加的圖標(biāo)加以說明。
圖1表示根據(jù)先前技術(shù)的集成電路的一高速通信。
圖2表示根據(jù)先前技術(shù)的一傳統(tǒng)的高速數(shù)據(jù)接口；圖3表示根據(jù)先前技術(shù)的一傳統(tǒng)的具有一內(nèi)部測(cè)試回路的高速數(shù)據(jù)接口；圖4表示根據(jù)先前技術(shù)的一傳統(tǒng)的高速數(shù)據(jù)接口的輸出級(jí)；圖5表示根據(jù)先前技術(shù)的一傳統(tǒng)的高速數(shù)據(jù)接口的輸入級(jí)；圖6表示根據(jù)本發(fā)明的一集成電路的高速數(shù)據(jù)接口的一塊狀圖；圖7表示根據(jù)本發(fā)明的一測(cè)試切換電路用以在一高速數(shù)據(jù)接口內(nèi)創(chuàng)造一內(nèi)部測(cè)試回路的較佳具體實(shí)施例；圖8表示在一正常操作模式下根據(jù)本發(fā)明的一測(cè)試切換電路；圖9表示在一反饋回路測(cè)試下根據(jù)本發(fā)明的一測(cè)試切換電路；圖10表示在一接收器測(cè)試模式下根據(jù)本發(fā)明的一測(cè)試切換電路；圖11表示在一發(fā)射器測(cè)試模式下根據(jù)本發(fā)明的一測(cè)試切換電路；圖12表示在根據(jù)本發(fā)明的高速數(shù)據(jù)接口內(nèi)該配置寄存器所提供的數(shù)據(jù)內(nèi)容；圖13表示在配置寄存器內(nèi)的一配置位(C)表，用以控制根據(jù)本發(fā)明的測(cè)試切換電路。
具體實(shí)施例方式
如同圖6所示根據(jù)本發(fā)明的一高速數(shù)據(jù)接口1，其包含一內(nèi)部數(shù)據(jù)輸入2與一內(nèi)部數(shù)據(jù)輸出3以連接該高速數(shù)據(jù)接口1到在一集成電路上的一數(shù)據(jù)處理核心4。該集成電路包含幾個(gè)高速數(shù)據(jù)接口1。每一高速數(shù)據(jù)接口具有一發(fā)射數(shù)據(jù)輸出接腳4與一接收數(shù)據(jù)輸入接腳5以連接該集成電路到一外部電路。一串行的數(shù)據(jù)流經(jīng)由輸出接腳4發(fā)射到外部的電路板，而一串行的數(shù)據(jù)接收流經(jīng)由該接收數(shù)據(jù)接腳5所接收。如圖6示所的較佳實(shí)施例中，該高速數(shù)據(jù)接口包含都能藉由一模式控制單元8所控制的一測(cè)試信號(hào)產(chǎn)生器6與一測(cè)試信號(hào)分析器7。在另可替代的具體實(shí)施例中，該測(cè)試信號(hào)產(chǎn)生器6該測(cè)試信號(hào)分析器7與該模式控制單元8配備于該高速數(shù)據(jù)接口內(nèi)但與該集成電路電路分離。
根據(jù)本發(fā)明的高速數(shù)據(jù)接口，其包含一數(shù)據(jù)發(fā)射信號(hào)路徑17與一數(shù)據(jù)接收信號(hào)路徑25。
在該數(shù)據(jù)發(fā)射信號(hào)路徑17中，一多任務(wù)器9配備開關(guān)，該藉由數(shù)據(jù)處理核心輸出的信號(hào)或是藉由測(cè)試信號(hào)產(chǎn)生器6產(chǎn)生的測(cè)試數(shù)據(jù)樣式中，兩者之一經(jīng)由內(nèi)部的線路10到一發(fā)射器11，該發(fā)射器包含一串化器與用以放大信號(hào)的一預(yù)驅(qū)動(dòng)器級(jí)。該發(fā)射器11的輸出經(jīng)由一內(nèi)部線路12連接到一最終輸出驅(qū)動(dòng)器級(jí)13，而該最終輸出驅(qū)動(dòng)器級(jí)13的輸出則經(jīng)由一內(nèi)部線路14而連接到一可程序化的終端電阻級(jí)15。該可程序化的終端電阻級(jí)15經(jīng)由一內(nèi)部線路16連接到該集成電路上的發(fā)射數(shù)據(jù)接腳。該可程序化的終端電阻級(jí)15包含多個(gè)電阻，且該多個(gè)電阻藉由晶體管而使在高速數(shù)據(jù)接口1內(nèi)的發(fā)射信號(hào)路徑的輸出阻抗能適應(yīng)于連接于一發(fā)射數(shù)據(jù)接腳的一負(fù)載阻抗。該發(fā)射器11，該輸出信號(hào)驅(qū)動(dòng)器級(jí)13與該可程序化終端電阻級(jí)15構(gòu)成在該高速數(shù)據(jù)接口1內(nèi)部的一發(fā)射數(shù)據(jù)信號(hào)路徑17。
高速數(shù)據(jù)接口1更包可程序化的終端電阻級(jí)18，該可程序化的終端電阻級(jí)18的輸入經(jīng)由一內(nèi)部線路19連接到該接口1的接收數(shù)據(jù)接腳。該可程序化的終端電阻級(jí)18是用來使所述的接收信號(hào)路徑的輸入阻抗適應(yīng)于經(jīng)由該數(shù)據(jù)接收線路連接到該接腳5的負(fù)載。該可程序化的終端電阻18經(jīng)由線路20而連接到一輸入信號(hào)驅(qū)動(dòng)器21，該輸入信號(hào)驅(qū)動(dòng)器21放大所接收的數(shù)據(jù)信號(hào)并且經(jīng)由一內(nèi)部的線路22輸出所放的大信號(hào)到在接口1內(nèi)部的一接收器23。該接收器23包含另一信號(hào)驅(qū)動(dòng)器級(jí)與一解串化器。該接收器23的輸出經(jīng)由一內(nèi)部線路24而連接到一解多任務(wù)器34，該解多任務(wù)器34也是藉由所述的模式控制單元8所控制。該可程序化的終端電阻級(jí)18，輸入驅(qū)動(dòng)器21與該接收器23在該高速數(shù)據(jù)接口1形成數(shù)據(jù)接收線信號(hào)路徑25。
根據(jù)本發(fā)明如圖6所示的高速數(shù)據(jù)接口1包含一測(cè)試切換電路26，該測(cè)試切換電路26在測(cè)試模式中切換該發(fā)射信號(hào)路徑17的終端電阻級(jí)15到該數(shù)據(jù)接收信號(hào)路徑25的終端電阻輸入級(jí)18以在所述的集成電路內(nèi)部形成一內(nèi)部的反饋測(cè)試回路。
如同可以從圖6中所看到，根據(jù)本發(fā)明的測(cè)試切電路26經(jīng)由一線路27而連接到該可程序化的終端電阻級(jí)15且經(jīng)由一線路28而連接到該可程序化的終端電阻級(jí)18。
該可程序化的終端電阻輸出級(jí)5、可程序化的終端電阻輸入級(jí)18以及該測(cè)試切換電路26連接到在該高速數(shù)據(jù)接口內(nèi)的一配置寄存器29。該配置寄存器29儲(chǔ)存控制位，該控制位經(jīng)由控制線路30而供應(yīng)到該可程序化的終端電阻輸出級(jí)5、經(jīng)由控制線路31而供應(yīng)到該測(cè)試切換電路26以及經(jīng)由控制線路32而供應(yīng)到該可程序化的終端電阻輸入級(jí)18。該配置寄存器29儲(chǔ)存多組的配置位，該多組的配置位隨著經(jīng)由控制線路33供應(yīng)到該配置寄存器29的控制模式信號(hào)而切換。該模式控制單元8控制該配置寄存器29的操作模式以使該寄存器29提供不同組別的配置位給終端電阻級(jí)15、18以及該切換電路26。
根據(jù)本發(fā)明的高速數(shù)據(jù)接口1的一較佳的具體實(shí)施例中，該測(cè)試切換電路26可在四個(gè)不同的模式之間切換。
在正常的操作模式下，該可程序化的終端電阻輸出級(jí)15與該可程序化的電阻輸入級(jí)18是藉由該測(cè)試切換電路26所分離。該多任務(wù)器9切換該集成電路的數(shù)據(jù)處理核心到該數(shù)據(jù)發(fā)射信號(hào)路徑17，而該解多任務(wù)器34切換該數(shù)據(jù)接收信號(hào)路徑25的輸出到該集成電路的數(shù)據(jù)處理核心4。在正常的操作模式下，不會(huì)有測(cè)試執(zhí)行而且藉由該核心4所輸出的數(shù)據(jù)經(jīng)由該發(fā)射信號(hào)路徑4而發(fā)射到該外部電路。以相同的方法，經(jīng)由該數(shù)據(jù)接收線路5所接收的數(shù)據(jù)藉由該數(shù)據(jù)接收信號(hào)路徑25而發(fā)射到該集成電路的數(shù)據(jù)處理核心。
根據(jù)本發(fā)明的高速數(shù)據(jù)接口1的一反饋測(cè)試模式下，該測(cè)試切換電路26切換該可程序化的終端電阻級(jí)15的輸出線路27到該可程序化終端電阻輸入級(jí)的輸入端因而在該數(shù)據(jù)接口1的內(nèi)部制造出一內(nèi)部測(cè)試回路。該模式控制單元藉由多任務(wù)器9切換該測(cè)試信號(hào)產(chǎn)生器6的輸出到該數(shù)據(jù)發(fā)射信號(hào)路徑17的輸入。該解多任務(wù)器34更切換該數(shù)據(jù)接收信號(hào)路徑25的輸出到該測(cè)試信號(hào)分析器7的輸入。藉由該測(cè)試信號(hào)產(chǎn)生器6所產(chǎn)生的測(cè)試樣式藉由數(shù)據(jù)發(fā)射路徑15經(jīng)過線路27而發(fā)射到該測(cè)試切換電路26，該測(cè)試切換電路26經(jīng)由線路28發(fā)射所接收的測(cè)試數(shù)據(jù)樣式到該數(shù)據(jù)接收信號(hào)路徑25。從所述的數(shù)據(jù)接收信號(hào)路徑25中，該測(cè)試數(shù)據(jù)樣式經(jīng)過該解多任務(wù)器34而供應(yīng)到該測(cè)試信號(hào)分析器7的輸入。該測(cè)試信號(hào)產(chǎn)生器6，多任務(wù)器9、數(shù)據(jù)發(fā)射路徑17、測(cè)試切換電路26、該數(shù)據(jù)接收路徑25、該解多任務(wù)器34以及該測(cè)試信號(hào)分析器高速數(shù)據(jù)接口1中形成一內(nèi)部測(cè)試回路。該測(cè)試信號(hào)分析器7比較所接收測(cè)試信號(hào)樣式與藉由該測(cè)試信號(hào)產(chǎn)生器6所產(chǎn)生的測(cè)試信號(hào)樣式而當(dāng)兩種測(cè)試信號(hào)樣式不一致時(shí)，即偵測(cè)到一錯(cuò)誤。藉由根據(jù)本發(fā)明的測(cè)試切換電路所產(chǎn)生的測(cè)試回路包含該最終信號(hào)輸出驅(qū)動(dòng)器級(jí)13、該可程序化的輸出終端電阻級(jí)5、該可程序化的輸入終端電阻級(jí)18以及該高速數(shù)據(jù)接口1的第一信號(hào)輸入驅(qū)動(dòng)器級(jí)21。因此，藉由根據(jù)本發(fā)明的測(cè)試切換電路26所產(chǎn)生的測(cè)試回路包含該高速數(shù)據(jù)接口1完整的電路，也就是說，這些電路部分都直接連接到該接口電路1的數(shù)據(jù)接腳4、5。比較圖3所示的根據(jù)先前技術(shù)中的一可測(cè)試的高速數(shù)據(jù)接口與本發(fā)明經(jīng)由切換電路26所提供的測(cè)試回路，本發(fā)明的測(cè)試回路也可以用于測(cè)試該輸出驅(qū)動(dòng)器13、該可程序化的終端電阻輸出級(jí)5、該可程序化的終端電阻輸入級(jí)18以及該輸入驅(qū)動(dòng)器21的電路。
在第三操作模式，也就是一接收器測(cè)試模式中，根據(jù)本發(fā)明的測(cè)試切換電路26切換該接口1的數(shù)據(jù)接收信號(hào)路徑25到一內(nèi)部的測(cè)試點(diǎn)。該測(cè)試點(diǎn)35在一較佳的具體實(shí)施例中連接成一內(nèi)建的自我測(cè)試電路(BIST)以形成另一個(gè)測(cè)試回路經(jīng)由該數(shù)據(jù)處理核心與該高速數(shù)據(jù)接口1的數(shù)據(jù)接收信號(hào)路徑25。在這個(gè)測(cè)試器測(cè)試模式中，個(gè)別的測(cè)試該數(shù)據(jù)接收信號(hào)路徑25的功能性是可能的。
在另一測(cè)試模式中，也就是一發(fā)射器的測(cè)試模式中，該測(cè)試切換電路26切換該數(shù)據(jù)發(fā)射信號(hào)路徑17到接近另一個(gè)藉由一內(nèi)建自我測(cè)試電路的測(cè)試回路的測(cè)試點(diǎn)25，其中這些測(cè)試回率包含該數(shù)據(jù)發(fā)射信號(hào)路徑。在發(fā)射器測(cè)試模式中，個(gè)別的測(cè)試該數(shù)據(jù)發(fā)射信號(hào)路徑17的功能性是可能的。
藉由根據(jù)本發(fā)明的測(cè)試切換電路26所制造的反饋回路被制造于接近該數(shù)據(jù)接腳4、5處，并且與在該數(shù)據(jù)發(fā)射與數(shù)據(jù)接收的信號(hào)傳遞路徑內(nèi)的所有的主動(dòng)信號(hào)的阻滯有關(guān)。
在正常的操作模式期間，該測(cè)試切換電路26完全地分離該數(shù)據(jù)發(fā)射信號(hào)路徑17與該數(shù)據(jù)接收信號(hào)路徑25，因此串音現(xiàn)象可以最小化。
圖7表示該測(cè)試切換電路26的一較佳的具體實(shí)施例的詳細(xì)說明。在如圖7所示的具體實(shí)施例中，根據(jù)本發(fā)明的該高速數(shù)據(jù)接口完全是由差動(dòng)所形成的。
在該發(fā)射器11內(nèi)的預(yù)驅(qū)動(dòng)器輸出一預(yù)先放大的輸出數(shù)據(jù)信號(hào)到線路輸出驅(qū)動(dòng)器級(jí)13，其中信號(hào)的發(fā)射路徑是分別經(jīng)由該差動(dòng)信號(hào)線路12-P、12-N發(fā)射到該輸出驅(qū)動(dòng)器級(jí)13內(nèi)晶體管T13-N、T13-P的柵極。該晶體管T13-N、T13-P都連接到一電流源I13，該電流源I13提供一尾電流到所述的差動(dòng)放大級(jí)。該輸出驅(qū)動(dòng)器13經(jīng)由線路14-N、14-P而連接到一終端電阻輸出級(jí)15。該終端電阻輸出級(jí)15包含具有一固定的電阻值的晶體管36-N、36-P以及電阻37-i，該電阻37-i藉由一晶體管38-i所驅(qū)動(dòng)。所述的MOSFET晶體管38的柵極經(jīng)由控制線路30-i而連接到配置寄存器29。該可程序化的終端電阻輸出級(jí)15經(jīng)由一內(nèi)部的輸出線路16-N、16-P而連接到該高速據(jù)接口1的發(fā)射數(shù)據(jù)接腳4-N、4-P。該終端電阻輸出級(jí)15是提供來使該輸出數(shù)據(jù)發(fā)射信號(hào)信號(hào)路徑17的輸出阻抗適應(yīng)于經(jīng)由接腳4-N、4-P而連接到該高速數(shù)據(jù)接口的負(fù)載阻抗。在節(jié)點(diǎn)39-N與39-P，該終端電阻輸出級(jí)15經(jīng)由線路27-P、27-N而連接到根據(jù)本發(fā)明的測(cè)試切換電路26的發(fā)射輸入終端40-N、40-P。
該測(cè)試切換電路26更包含接收輸入端41-P與41-N以經(jīng)由線路28-N與28-P而連接一測(cè)試切換電路26到該終端電阻輸入級(jí)18。該終端電阻輸入級(jí)18包含具有固定電阻值的電阻器42-N與42-P以及幾個(gè)電阻43-i，該些電阻43-i藉由一晶體管44-i所驅(qū)動(dòng)。所述的晶體管44-i的柵極經(jīng)由控制線路32-i而連接到配置寄存器29。這些電阻是配置來匹配連接到該接收線路數(shù)據(jù)接腳5-N、5-P的的負(fù)載的阻抗，該接收線路數(shù)據(jù)接腳5-N、5-P經(jīng)由內(nèi)部的輸入線路19-N與19-P而連接到該終端電阻輸入級(jí)18。該輸入數(shù)據(jù)線路19-P與19-N經(jīng)過串行的電阻45-N與45-P而連接到該輸出線路20-N與20-P。該終端電阻輸入級(jí)18在其輸出端連接到該輸入驅(qū)動(dòng)器21，該輸入驅(qū)動(dòng)器21包含藉由兩個(gè)晶體管T21-N、T21P所形成的一差動(dòng)放大級(jí)。晶體管21-N的柵極連接到線路20-N而晶體管21-N的柵極則連接到該終端電阻輸入級(jí)18的輸出20-P。該二晶體管21-P與21-N都接收一經(jīng)由一電流源所產(chǎn)生的一尾電流I21。該晶體管21-P與21-N經(jīng)由電阻46-N與46-P連接到接地端并且經(jīng)由信號(hào)線路22-P與22-N而連接到在該接收器23內(nèi)部的一驅(qū)動(dòng)器的輸入。
根據(jù)本發(fā)明的測(cè)試切換電路26是提供來產(chǎn)生一測(cè)試回路用以測(cè)試該高速數(shù)接口1是否正確的操作。在一較佳的具體實(shí)施例中，該測(cè)試切換電路包含六個(gè)控制輸入C1、C2、C 3、C4、C5與C6，這些輸入都連揪到該配置寄存器29。如圖7所示的測(cè)試切換電路26是完全差動(dòng)的。該測(cè)試切換電路包含包含六對(duì)的晶體管T1到T6，也就是說有12個(gè)晶體管。在根據(jù)本發(fā)明的該測(cè)試切換電路26中所提供的晶體管是開關(guān)切換的晶體管而不具有放大的功能。因此，這12個(gè)在根據(jù)本發(fā)明的測(cè)試些換電路中所提供的晶體管的尺寸是小的。用于測(cè)試切換電路26的切換晶體管T1到T6并不會(huì)接收到任何的尾電流因此該測(cè)試切換電路的功率消耗是非常微小的而且只有在切換操作的期間，才有一微小的功率消耗發(fā)生。
該測(cè)試切換電路26包含六對(duì)的可控制開關(guān)的晶體管T1到T6。如圖7所示，在一較佳的具體實(shí)施例中，該切換晶體管是由MOSFET晶體管所形成。該第一對(duì)切換晶體管TP1、TN1藉由該配置寄存器的一第一配置位C1所控制并且當(dāng)該第一配置位高時(shí)，切換該終端電阻輸出級(jí)15到該切換電路26內(nèi)部的節(jié)點(diǎn)47-N、47-P。以相同的方式，當(dāng)對(duì)應(yīng)的控制位C6邏輯上高時(shí)，該第六對(duì)的切換晶體管TP6、TN6切換該終端電阻級(jí)18的輸入28-N、28-P到節(jié)點(diǎn)48-N、48-P。
該第二對(duì)晶體管TN2、TP2的柵極接收該配置位的控制位C2并且在該配置位C2邏輯上高時(shí)，切換結(jié)點(diǎn)47-P、47-N到參考電位GND-P、GND-N。
該第三對(duì)晶體管TN3、TP3的柵極接收該配置寄存器29的第三配置位C3。假如該配置位C3是高的，該晶體管TP3、TN3連接該節(jié)點(diǎn)48-P、48-N到GNDP、GNDN。
該第四對(duì)晶體管TP4、TN4的柵極接收一第四配置位C4。在該第四控制配置位邏輯上是高的情況下，該節(jié)點(diǎn)47-P、47-N連接到該測(cè)試節(jié)點(diǎn)35-N、35-P。
一第五對(duì)晶體管TN5、TP5藉由該配置寄存器29的一第五配置位(5)所控制，并且當(dāng)該第五配置位C5邏輯上是高的時(shí)，連接該節(jié)點(diǎn)35-N、35-P到該節(jié)電48-P、48-N。
藉由供應(yīng)配置位C1到C6不同的組合，將根據(jù)本發(fā)明的高速數(shù)據(jù)接口操作于如下列圖8到圖11的不同的模式下是可能的。
如同圖8所示，在該接口1的正常操作模式下，該測(cè)試切換電路26藉由關(guān)閉晶體管T1、T6而完全地分離該數(shù)據(jù)發(fā)射信號(hào)路徑17與該數(shù)據(jù)發(fā)射信號(hào)路徑25。因此，在該位置寄存器29內(nèi)的配置位C1、C6是低的。同時(shí)，晶體管對(duì)T2與T3是切換成可通過的因此將晶體管T1與T6連接到接地端。藉由晶體管T2、T3，任何通過T1與T6的漏電流都被吸到接地端以減少數(shù)據(jù)傳輸路徑與數(shù)據(jù)接收路徑之間的串音。在正常的操作模式下，該晶體管對(duì)T4、T5是關(guān)閉的以孤立該測(cè)試點(diǎn)35。
圖9表示在反饋回路測(cè)試模式下的切換電路26。在反饋回路測(cè)試模式下，該數(shù)據(jù)發(fā)射路徑17被切換到經(jīng)由該線路27與線路28的數(shù)據(jù)發(fā)射接收路徑25。對(duì)這些短切晶體管對(duì)T1、T4、T5、T6藉由高的配置位C1、C4、C5、C6而被打開。同時(shí)，電阻對(duì)T2、T3被關(guān)閉，也就是說C2與C3是低的。
圖10表示在接收器測(cè)試模式下，根據(jù)本發(fā)明的切換電路26。在該接收器測(cè)試模式下，該第五與該第六電阻對(duì)T5與T6切換到連接該數(shù)據(jù)接口的數(shù)據(jù)接收路徑25到一內(nèi)部的測(cè)試點(diǎn)35。而剩下的電阻對(duì)T1、T2、T3、T4是關(guān)閉的。該測(cè)試點(diǎn)35連接到在該集成電路內(nèi)部的一內(nèi)建的自我測(cè)試邏輯以關(guān)閉另一個(gè)允許個(gè)別地測(cè)試該數(shù)據(jù)接收信號(hào)路徑25的測(cè)試回路。
圖11表示在發(fā)射器測(cè)試模式下，根據(jù)本發(fā)明的切換電路26。在這個(gè)測(cè)試模式下，該第一與第四晶體管對(duì)T1、T4是打開的以連接該發(fā)射器到該內(nèi)部測(cè)試點(diǎn)35而剩下的晶體管對(duì)T2、T3、T5、T6則是關(guān)閉的。在該發(fā)射器測(cè)試模式下，根據(jù)本發(fā)明的高速數(shù)據(jù)接口1的發(fā)射信號(hào)路徑17經(jīng)由該連接到該測(cè)試點(diǎn)35的內(nèi)部的內(nèi)建自我測(cè)試電路所測(cè)試。
根據(jù)本發(fā)明的該測(cè)試切換電路26允許四個(gè)不同的操作模式。圖13表示儲(chǔ)存于該配置寄存器29內(nèi)用于不同的操作模式的配置控制位Ci，其中該操作模式是藉由該模式控制8經(jīng)由該控制線路33而選擇。
圖12表示在根據(jù)本發(fā)明的高速數(shù)據(jù)接口的一較佳的具體實(shí)施例中，該配置寄存器29的數(shù)據(jù)內(nèi)容。該配置寄存器29包含該可程序化的電阻輸出級(jí)15的配置的配置位、用于該可程序化的終端電阻輸入級(jí)18的配置位與用于控制根據(jù)本發(fā)明的測(cè)試切換電路26的控制位C1到C6。
該測(cè)試切換電路26盡可能提供于接近該接口1的發(fā)射接腳4-N、4-P與該接收數(shù)據(jù)接腳5-N、5-P。該測(cè)試切換電路26連接到該終端級(jí)15、18以使得該測(cè)試切換電路26可以用來測(cè)試在一內(nèi)部的反饋測(cè)試回路的這些終端電阻級(jí)15、18的功能性。
在正常的操作模式下，根據(jù)本發(fā)明的測(cè)試切換電路26對(duì)在該數(shù)據(jù)發(fā)射線路與該數(shù)據(jù)接收線路上的負(fù)載阻抗不會(huì)有影響。
該高速數(shù)據(jù)接口的頻寬不會(huì)減少而且根據(jù)本發(fā)明的測(cè)試切換電路26的功率消耗是最小化的，因?yàn)橹挥芯哂行〕叽缗c小電流消耗的切換晶體管被提供。
在正常的操作模式下，介于該發(fā)射信號(hào)路徑17與該接收信號(hào)路徑15之間的串音藉由關(guān)閉該晶體管對(duì)T1與T6以及藉由吸走到該接地電位之間可能的漏電流與噪信而最小化。
該測(cè)試切換電路26不影響這些與放大級(jí)有關(guān)的負(fù)載，因此該高速數(shù)據(jù)接口1的頻寬不需要折衷。
圖標(biāo)標(biāo)號(hào)1 高速數(shù)據(jù)發(fā)射接口 2 數(shù)據(jù)輸入 3 數(shù)據(jù)輸出4 數(shù)據(jù)發(fā)射輸出接腳 5 數(shù)據(jù)接收輸入接腳 6 測(cè)試信號(hào)產(chǎn)生器7 測(cè)試信號(hào)分析器8 模式控制單元 9 多任務(wù)器10 線路 11 發(fā)射器 12 線路13 輸出驅(qū)動(dòng)器14 線路 15 可程序化終端電阻輸出級(jí)16 線路 17 數(shù)據(jù)發(fā)射信號(hào)路徑 18 可程序化終端電阻輸入級(jí)19 線路 20 線路 21 輸入驅(qū)動(dòng)器22 線路 23 接收器 24 線路25 數(shù)據(jù)接收信號(hào)路徑 26 測(cè)試切換電路 27 線路28 線路 29 配置寄存器 30 配置線路31 置線路32 配置線路 33 模式控制線路34 解多任務(wù)器35 測(cè)試點(diǎn)
權(quán)利要求
1.一種用于一集成電路的一高速數(shù)據(jù)接口(1)的測(cè)試切換電路，其包含切換晶體管(T1-T6)，該切換晶體管(T1-T6)在一測(cè)試模式下切換一數(shù)據(jù)發(fā)射信號(hào)路徑(17)的一終端電阻輸出級(jí)(15)到一數(shù)據(jù)接收信號(hào)路徑(25)的一終端電阻輸入級(jí)(18)，以在所述的集成電路內(nèi)部形成一內(nèi)部的反饋測(cè)試回路。
2.如權(quán)利要求1所述的測(cè)試切換電路，其中所述的測(cè)試切換電路(26)乃連接到一配置寄存器(29)。
3.如權(quán)利要求1所述的測(cè)試切換電路，其中所述的終端電阻輸出級(jí)(15)是可程序化的。
4.如權(quán)利要求1所述的測(cè)試切換電路，其中所述的終端電阻輸入級(jí)(18)是可程序化的。
5.如權(quán)利要求1所述的測(cè)試切換電路，其中所述的可控制的測(cè)試切換電路包含一第一晶體管(T1)，其連接到所述的數(shù)據(jù)發(fā)射信號(hào)路徑(17)的終端電阻輸出級(jí)(15)；一第二晶體管(T2)，其連接在所述的第一晶體管(T1)與一參考電位節(jié)點(diǎn)(GND)間；一第三晶體管(T3)，其連接在所述的參考電位節(jié)點(diǎn)(GND)與一第六晶體管(T6)間；一第四晶體管(T4)連接在所述的第一晶體管(T1)與一測(cè)試節(jié)點(diǎn)(35)之間；一第五晶體管(T5)連接在所述的測(cè)試節(jié)點(diǎn)(35)與所述的第六晶體管(T6)之間，其中所述的第六晶體管乃連接到所述的數(shù)據(jù)接收信號(hào)路徑(25)的終端電阻輸入級(jí)(18)。
6.如權(quán)利要求5所述的測(cè)試切換電路，其中所述的晶體管(T1-T6)由MOSFETs所形成。
7.如權(quán)利要求6所述的測(cè)試切換電路，其中所述的晶體管(T1-T6)的柵極藉由儲(chǔ)存于所述的配置寄存器(29)中的控制位(C1-C6)所控制。
8.如權(quán)利要求5所述的測(cè)試切換電路，其中在所述的集成電路的一正常的操作模式下，所述的第一晶體管(T1)是關(guān)閉的，所述的第二晶體管(T2)是開啟的，所述的第三晶體管(T3)是開啟的，所述的第四晶體管(T4)是關(guān)閉的，所述的第五晶體管(T5)是關(guān)閉的，以及所述的第六晶體管(T6)是關(guān)閉的。
9.如權(quán)利要求5所述的測(cè)試切換電路，其中在所述的集成電路的一反饋測(cè)試模式下，所述的第一晶體管(T1)是開啟的，所述的第二晶體管(T2)是關(guān)閉的，所述的第三晶體管(T3)是關(guān)閉的，所述的第四晶體管(T4)是開啟的，所述的第五晶體管(T5)是開啟的，以及所述的第六晶體管(T6)是開啟的。
10.如權(quán)利要求5所述的測(cè)試切換電路，其中在所述的集成電路的一接收器測(cè)試模式下，所述的第一晶體管(T1)是關(guān)閉的，所述的第二晶體管(T2)是關(guān)閉的，所述的第三晶體管(T3)是關(guān)閉的，所述的第四晶體管(T4)是關(guān)閉的，所述的第五晶體管(T5)是開啟的，以及所述的第六晶體管(T6)是開啟的。
11.如權(quán)利要求5所述的測(cè)試切換電路，其中在所述的集成電路的一發(fā)射器測(cè)試模式下，所述的第一晶體管(T1)是開啟的，所述的第二晶體管(T2)是關(guān)閉的，所述的第三晶體管(T3)是關(guān)閉的，所述的第四晶體管(T4)是開啟的，所述的第五晶體管(T5)是關(guān)閉的，以及所述的第六晶體管(T6)是關(guān)閉的。
12.如權(quán)利要求5所述的測(cè)試切換電路，其中所述的可控制的測(cè)試切換電路(26)是完全差動(dòng)的。
13.一種在一集成電路(IC)內(nèi)的一高速數(shù)據(jù)接口(1)，其包含(a)一發(fā)射信號(hào)路徑(17)，用以經(jīng)由連接到一所述數(shù)據(jù)發(fā)射路徑(17)的一終端電阻輸出級(jí)(15)的一數(shù)據(jù)發(fā)射線路而發(fā)射數(shù)據(jù)，其中所述的終端電阻輸出級(jí)(15)用來使所述的數(shù)據(jù)發(fā)射信號(hào)路徑(17)的輸出阻抗適應(yīng)于連接到所述的發(fā)射數(shù)據(jù)線路的一負(fù)載；(b)一接收數(shù)據(jù)信號(hào)路徑(25)，用以經(jīng)由連接到所述接收數(shù)據(jù)信號(hào)路徑(25)的一終端電阻輸入級(jí)(18)的一數(shù)據(jù)接收線路而接收數(shù)據(jù)，其中所述的終端電阻輸入級(jí)(18)用來使所述的數(shù)據(jù)接收信號(hào)路徑(25)的輸入阻抗適應(yīng)于連接到所述的接收數(shù)據(jù)線路的一負(fù)載；以及(c)一可控制的測(cè)試切換電路(26)，其包含切換晶體管(T1-T6)，用以在一測(cè)試模式下切換所述的終端電阻輸出級(jí)(15)到終端電阻輸入級(jí)(18)以在所述的集成電路內(nèi)形成一內(nèi)部反饋回路。
14.一種具有多個(gè)高速數(shù)據(jù)接口(1)的集成電路，其中每一高速數(shù)據(jù)接口包含(a)一發(fā)射信號(hào)路徑(17)，用以經(jīng)由連接到所述的數(shù)據(jù)發(fā)射信號(hào)路徑(17)的一終端電阻輸出級(jí)(15)的一數(shù)據(jù)發(fā)射線路而發(fā)射數(shù)據(jù)，其中所述的終端電阻輸出級(jí)(15)用來使所述的數(shù)據(jù)發(fā)射信號(hào)路徑(17)的輸出阻抗適應(yīng)于連接到所述的發(fā)射數(shù)據(jù)線路的一負(fù)載；(b)一接收數(shù)據(jù)信號(hào)路徑(25)，用以經(jīng)由連接到所述的接收數(shù)據(jù)信號(hào)路徑的一終端電阻輸入級(jí)(18)的一數(shù)據(jù)接收線路而接收數(shù)據(jù)，其中所述的終端電阻輸入級(jí)(18)用來使所述的數(shù)據(jù)接收信號(hào)路徑(25)的輸入阻抗適應(yīng)于連接到所述的接收數(shù)據(jù)線路的一負(fù)載；以及(c)一可控制的測(cè)試切換電路(26)，其包含切換晶體管(T1-T6)，用以在一測(cè)試模式下切換所述的終端電阻輸出級(jí)(15)到終端電阻輸入級(jí)(18)以在所述的集成電路內(nèi)形成一內(nèi)部反饋回路。
全文摘要
一種用于一集成電路的高速數(shù)據(jù)接口(1)的測(cè)試切換電路乃包含切換晶體管(T1－T6)，該切換晶體管在測(cè)試模式下切換一數(shù)據(jù)發(fā)射信號(hào)路徑(17)的一終端電阻輸出級(jí)(15)到一數(shù)據(jù)接收信號(hào)路徑(25)的一終端電阻輸入級(jí)(18)以在所述的集成電路內(nèi)部形成一內(nèi)部的反饋測(cè)試回路。
文檔編號(hào)H03K17/687GK1715943SQ20051005168
公開日2006年1月4日 申請(qǐng)日期2005年2月25日 優(yōu)先權(quán)日2004年2月27日
發(fā)明者J·阿爾古伊勒斯, O·舒馬徹爾 申請(qǐng)人:因芬尼昂技術(shù)股份公司