專利名稱：Delta/Sigma頻率鑒別器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種Delta/Sigma(Δ/∑)頻率鑒別器，其用來將一輸入信號之一頻率變換成一數(shù)字輸出信號。
背景技術(shù)：
頻率鑒別器或頻率解調(diào)器受到廣泛應(yīng)用且被用在頻率合成器內(nèi)或是當(dāng)作頻率調(diào)制接收器內(nèi)的解調(diào)器。
圖1繪出一個如R.Beards和M.Copelend在1994年1月之IEEETrans.On Circuits and Systems II之卷41第一冊“An OversamplingDelta-Sigma Frequency Discriminator”中敘述的習(xí)知Δ/∑頻率鑒別器(DSFD)。該Δ/∑頻率鑒別器在一輸入端E1接收一輸入信號且在一輸入端E2接收一參考時鐘信號。該Δ/∑頻率鑒別器(DSFD)判定該輸入信號之頻率且在其輸出端A輸出一對應(yīng)數(shù)字值。為此之故，依據(jù)習(xí)知技藝如圖1所示之Δ/∑頻率鑒別器(DSFD)含有一雙模數(shù)分頻器，該分頻器以一可依據(jù)數(shù)字輸出信號切換之分頻比劃分在信號輸入端E1輸入的信號。一取樣寄存器藉由參考時鐘信號對該已分頻輸入信號取樣以產(chǎn)生該數(shù)字輸出信號。該參考時鐘信號舉例來說系由一參考時鐘信號產(chǎn)生器產(chǎn)生。
在依據(jù)習(xí)知技藝之Δ/∑頻率鑒別器DSFD內(nèi)，產(chǎn)生一由一單位元數(shù)據(jù)流組成的數(shù)字輸出信號。視該輸出信號之邏輯態(tài)而定，該分頻器之分頻比在一第一分頻比N與一第二分頻比N+L之間切換，其中N、L是二個合宜的整數(shù)值。該Δ/∑頻率鑒別器對照該參考時鐘信號之頻率Fr測量該輸入信號之頻率Fv。
使用下式 其中C代表該數(shù)字輸出信號。
L通常被選擇為遠(yuǎn)小于N，例如N＝92且L＝4。Δ/∑頻率鑒別器DSFD之輸出端的數(shù)字?jǐn)?shù)據(jù)流C代表具有較高頻率之輸入信號與低頻參考時鐘信號之間的頻率差。參考時鐘信號系由一參考時鐘信號產(chǎn)生器(例如一晶體振蕩器)產(chǎn)生。Δ/∑頻率鑒別器DSFD測量該輸入信號之頻率Fv。輸出數(shù)據(jù)流呈現(xiàn)一階量化噪聲(+20DB/DEC)。
但是，如圖1所示依據(jù)習(xí)知技藝之Δ/∑頻率鑒別器(DSFD)之缺點為在輸入信號之頻率Fv是常數(shù)的常見情況中，會在數(shù)字輸出信號(C)之信號能譜內(nèi)發(fā)生強干擾調(diào)制音。相同問題發(fā)生在第一級Δ/∑調(diào)制器中。此等干擾調(diào)制音之基頻取決于輸入信號頻率Fv與參考時鐘信號頻率Fr之間的差異。有可能發(fā)生此等干擾調(diào)制音在低頻帶內(nèi)致使其不再會被一后續(xù)數(shù)字低通濾波作業(yè)排除。這對數(shù)據(jù)處理系統(tǒng)效能造成可觀的劣化。
因此，過去已嘗試藉由增加Δ/∑頻率鑒別器級的方式消除干擾調(diào)制音。舉例來說，過去已提出第二和第三級Δ/∑頻率鑒別器(DSFD)，例如見于I.Galton之“A Practical Second Order Delta SigmaFrequency to Digital Converter”，IEEE Inter.Symposium onCircuits and Systems，1995及M.Hovin等人之“Novel SecondOrder Delta-Sigma Modulator Frequency to Digital Converter”，Electronic Letters，卷31第二冊1995年1月，或是T.Riley等人之“A two-loop Third Order Multistage Delta-Sigma Frequencyto Digital Converter”，IEEE Inter.Symposium on Circuits andSystems，1998。但這些Δ/∑頻率鑒別器(DSFD)需要模擬電路段用以在回授回路內(nèi)施用積分器或是提供電荷泵。雖然過去提出的Δ/∑頻率鑒別器部分地減弱或抑制輸出的干擾調(diào)制音，其僅能以復(fù)雜電路系統(tǒng)實施，特別是因為有模擬電路段。
因此，本發(fā)明之目的是創(chuàng)造一種Δ/∑頻率鑒別器，其將一輸入信號之頻率變換成一數(shù)字輸出信號，且同時由低電路復(fù)雜度抑制當(dāng)輸入信號之頻率保持相當(dāng)恒定時發(fā)生的干擾調(diào)制音。
依據(jù)本發(fā)明，此目的由一具有如權(quán)利要求1所列示之特征的Δ/∑頻率鑒別器且藉由一具有如權(quán)利要求24所列示之特征的Δ/∑頻率鑒別器達成。

發(fā)明內(nèi)容
本發(fā)明提出一種用來將一輸入信號之一頻率變換成一數(shù)字輸出信號的Δ/∑頻率鑒別器，其包括一分頻器，其以一分頻比劃分該輸入信號，該分頻比可依據(jù)該數(shù)字輸出信號被切換；至少一取樣寄存器，其藉由一參考時鐘信號對該已分頻輸入信號取樣以產(chǎn)生該數(shù)字輸出信號；及一抖動電路，其改變該參考時鐘信號之時鐘周期使得該數(shù)字輸出信號之信號能譜內(nèi)的干擾調(diào)制音被抑制。
在依據(jù)本發(fā)明之Δ/∑頻率鑒別器之一較佳實施例中，該參考時鐘信號之時鐘周期(T)較佳被該抖動電路隨機地改變。
在該Δ/∑頻率鑒別器之一較佳實施例中，該輸入信號之頻率高于該參考時鐘信號之時鐘頻率。
該參考時鐘信號較佳由一參考時鐘信號產(chǎn)生器產(chǎn)生。
該取樣寄存器較佳是一D型觸發(fā)器。
該D型觸發(fā)器較佳有一時鐘信號輸入端，經(jīng)該分頻器分頻之該輸入信號出現(xiàn)在該時鐘信號輸入端。
該D型觸發(fā)器較佳亦有一連接至該抖動電路之?dāng)?shù)據(jù)輸入端。
在一替代實施例中，該D型觸發(fā)器有一連接至該抖動電路之時鐘信號輸入端。
在此替代實施例中，該觸發(fā)器較佳有一數(shù)據(jù)輸入端，經(jīng)該分頻器分頻之該輸入信號出現(xiàn)在該數(shù)據(jù)輸入端。
在一較佳實施例中，該D型觸發(fā)器有一用來遞送該數(shù)字輸出信號之?dāng)?shù)據(jù)輸出端，該數(shù)據(jù)輸出端經(jīng)由一控制線連接至該分頻器。
在依據(jù)本發(fā)明之Δ/∑頻率鑒別器之一特佳實施例中，該數(shù)字輸出信號被一后續(xù)數(shù)字低通濾波器過濾。
依據(jù)本發(fā)明之Δ/∑頻率鑒別器的抖動電路較佳含有一具備多個串聯(lián)信號延遲組件用來延遲參考時鐘信號施加的信號延遲鏈，及一具備多個輸入端且每一輸入端各自連接至一延遲組件之一輸出端的多任務(wù)器，該多任務(wù)器依據(jù)一隨機控制信號將該等輸入端切換至其輸出端。
在一較佳實施例中，此電路有一用來產(chǎn)生該隨機控制信號的隨機信號產(chǎn)生器。
在一較佳實施例中，該抖動電路亦含有一同步電路，該同步電路使該多任務(wù)器之輸入端之間的切換同步化。
在依據(jù)本發(fā)明之Δ/∑頻率鑒別器之另一實施例中，多個取樣寄存器被并聯(lián)在一起。
該等并聯(lián)在一起的取樣寄存器較佳是D型觸發(fā)器。
在一實施例中，該已分頻輸入信號出現(xiàn)在該等D型觸發(fā)器之時鐘信號輸入端。
在一替代實施例中，該等D型觸發(fā)器之時鐘信號輸入端連接至該抖動電路。
在另一實施例中，該抖動電路之后有一具備多個串聯(lián)信號延遲組件的信號延遲電路。
在此排列中，該等信號延遲組件之輸出端較佳連接至該等D型觸發(fā)器之并聯(lián)連接的數(shù)據(jù)輸入端。
在一替代實施例中，該等信號延遲組件之輸出端連接至該等D型觸發(fā)器之并聯(lián)連接的時鐘信號輸入端。
該等觸發(fā)器之并聯(lián)連接的輸出端較佳連接至一遞送該數(shù)字輸出信號的譯碼器。
該分頻器較佳是一多模數(shù)分頻器。
本發(fā)明亦提出一種用來將一輸入信號之一頻率變換成一數(shù)字輸出信號的Δ/∑頻率鑒別器，其包括一分頻器，其以一分頻比劃分該輸入信號，該分頻比可依據(jù)該數(shù)字輸出信號被切換；一由多個延遲組件組成且用來延遲一參考時鐘信號的延遲電路，該等延遲組件之信號輸出端連接至取樣寄存器，該等取樣寄存器藉由該已分頻輸入信號對該已延遲參考時鐘信號取樣以產(chǎn)生一包含多個位的量化參考時鐘信號；及一澤碼器，其譯碼該量化參考時鐘信號以產(chǎn)生該數(shù)字輸出信號。
在此排列中，該數(shù)字輸出信號較佳被一后續(xù)數(shù)字低通濾波器過濾。
該等取樣寄存器較佳是D型觸發(fā)器。
該分頻器較佳是一多模數(shù)分頻器。
在該延遲電路之一較佳實施例中，有一抖動電路居前，該抖動電路隨機地改變參考時鐘信號的時鐘周期。
本發(fā)明亦提出一種用來將一輸入信號之一頻率變換成一數(shù)字輸出信號的方法，其包括以下步驟以一分頻比劃分一輸入信號，藉由一參考時鐘信號取樣該已分頻輸入信號以產(chǎn)生一數(shù)字輸出信號，改變該參考時鐘信號之時鐘周期以抑制該數(shù)字輸出信號之信號能譜內(nèi)的干擾調(diào)制音，依據(jù)該數(shù)字輸出信號切換該分頻比。
下文參照所附圖式說明依據(jù)本發(fā)明之Δ/∑頻率鑒別器及依據(jù)本發(fā)明用來將一輸入信號之一頻率變換成一數(shù)字輸出信號之方法的較佳實施例以解釋本發(fā)明的關(guān)鍵特征。


圖1繪出一依據(jù)習(xí)知技藝之Δ/∑頻率鑒別器；圖2繪出一依據(jù)本發(fā)明之Δ/∑頻率鑒別器之第一實施例；圖3繪出一依據(jù)本發(fā)明之Δ/∑頻率鑒別器之第二實施例；圖4繪出一依據(jù)本發(fā)明之抖動電路之較佳實施例；圖5繪出一依據(jù)本發(fā)明之Δ/∑頻率鑒別器之第三實施例；圖6繪出一依據(jù)本發(fā)明之Δ/∑頻率鑒別器之第四實施例；圖7繪出一依據(jù)本發(fā)明之Δ/∑頻率鑒別器之第五實施例；圖8繪出依據(jù)本發(fā)明之Δ/∑頻率鑒別器對照于一習(xí)知Δ/∑頻率鑒別器的輸出信號能譜。
具體實施例方式
圖2繪出一依據(jù)本發(fā)明之Δ/∑頻率鑒別器1之第一較佳實施例。依據(jù)本發(fā)明之Δ/∑頻率鑒別器1具備一用來施加一輸入信號之第一信號輸入端2及一用來施加一參考時鐘信號之第二信號輸入端3。參考時鐘信號系由一參考時鐘信號產(chǎn)生器4產(chǎn)生且由一線5施加于Δ/∑頻率鑒別器1之第二信號輸入端3。Δ/∑頻率鑒別器1被用來將出現(xiàn)在第一信號輸入端2之輸入信號的頻率變換成一數(shù)字輸出信號。數(shù)字輸出信號由Δ/∑頻率鑒別器1在一數(shù)字信號輸出端6輸出且較佳被依后續(xù)數(shù)字低通濾波器7過濾。
Δ/∑頻率鑒別器1含有一分頻器8，該分頻器之輸入端由一線9連接至第一信號輸入端2以接收輸入。分頻器8之輸出端經(jīng)由一線10連接至一取樣寄存器12之一時鐘信號輸入端11，該取樣寄存器之?dāng)?shù)據(jù)輸入端13經(jīng)由一線14連接至一抖動電路15。抖動電路15之輸入端經(jīng)由一線16連接至Δ/∑頻率鑒別器1之第二信號輸入端3以接收參考時鐘信號。分頻器8以一分頻比劃分接收的輸入信號，該分頻比可經(jīng)由一控制線16予以切換。控制線16連接至取樣寄存器12之輸出端17。取樣寄存器12藉由參考時鐘信號對已分頻輸入信號取樣以產(chǎn)生數(shù)字輸出信號，該數(shù)字輸出信號經(jīng)由一線18遞送至Δ/∑頻率鑒別器1之?dāng)?shù)字信號輸出端6。輸入信號通常是一輸入時鐘信號，其時鐘頻率被Δ/∑頻率鑒別器1變換成一數(shù)字輸出信號。
抖動電路15以一使被輸出給Δ/∑頻率鑒別器1之?dāng)?shù)字信號輸出端6的數(shù)字輸出信號之信號能譜內(nèi)的干擾調(diào)制音被抑制的方式改變出現(xiàn)在信號輸入端3之參考時鐘信號的時鐘周期(T)。在此同時，參考時鐘信號之時鐘周期T較佳是被抖動電路15隨機地改變。
出現(xiàn)在信號輸入端2之輸入信號的頻率Fv通常遠(yuǎn)高于出現(xiàn)在信號輸入端3之由參考時鐘信號產(chǎn)生器4產(chǎn)生的參考時鐘信號的頻率Fr。參考時鐘信號產(chǎn)生器4產(chǎn)生一具有恒定時鐘周期T的高精確度參考時鐘信號。參考時鐘信號產(chǎn)生器4較佳是一晶體振蕩器。在一替代實施例中，參考時鐘信號系由一系統(tǒng)時鐘信號形成。
在圖2所示Δ/∑頻率鑒別器1之實施例中，取樣寄存器12是一D型觸發(fā)器，其時鐘信號輸入端11接收經(jīng)分頻器8分頻的輸入信號，該D型觸發(fā)器之?dāng)?shù)據(jù)輸入端13連接至抖動電路15。
在圖3所示替代實施例中，D型觸發(fā)器12之?dāng)?shù)據(jù)輸入端13連接至分頻器8之輸出端，且D型觸發(fā)器12之時鐘信號輸入端11連接至抖動電路15，亦即圖3所示Δ/∑頻率鑒別器1第二實施例內(nèi)之取樣寄存器12的輸入端對照于圖2所示第一實施例是調(diào)換的。在此二實施例中，D型觸發(fā)器12之?dāng)?shù)據(jù)輸出端17經(jīng)由控制線16連接至分頻器8之一控制輸入端使得分頻器8之分頻比依據(jù)數(shù)字輸出信號被切換。
抖動電路15隨機地改變參考時鐘信號的時鐘周期(T)。當(dāng)輸入信號之頻率在一段較長時間內(nèi)維持恒定，結(jié)果是數(shù)字化的輸出信號維持一特定數(shù)位輸出值。舉例來說，倘若模擬輸入信號有一極小信號偏差，此僅由最低有效位(LSB)表現(xiàn)。在此情況中，數(shù)字輸出信號系由一表現(xiàn)量化噪聲的方波信號形成。因此量化噪聲包含諧波信號分量。抖動電路15將一具有少量信號偏差之隨機信號添加至模擬輸入信號使得數(shù)字輸出信號在輸入信號維持恒定時不含任何干擾調(diào)制音。藉由添加一具有一寬信號能譜之信號，一造成干擾調(diào)制音之重復(fù)數(shù)據(jù)模式被打破。因為參考時鐘信號之波動或顫抖，即使有一具備一長時間恒定頻率之輸入信號施加于依據(jù)本發(fā)明之Δ/∑頻率鑒別器1也不會在該Δ/∑頻率鑒別器之?dāng)?shù)字輸出端6產(chǎn)生重復(fù)數(shù)據(jù)模式，故使數(shù)字輸出信號之信號能譜內(nèi)的干擾調(diào)制音最小化。因為D型觸發(fā)器12之平衡式運作，有可能將抖動電路15連接至數(shù)據(jù)信號輸入端13或D型觸發(fā)器12之時鐘信號輸入端11二者。
圖4繪出一用在依據(jù)本發(fā)明之Δ/∑頻率鑒別器1內(nèi)之抖動電路15的較佳實施例。抖動電路15較佳獲得一由m個信號延遲組件19-i組成的信號延遲鏈19。信號延遲組件19-i串聯(lián)在一起，信號延遲鏈19之第一信號延遲組件19-1接收圖2實施例中的參考時鐘信號以及圖3實施例中由分頻器8輸出的已分頻輸入信號。信號延遲組件19-i之信號輸出端經(jīng)由線20-i連接至一多任務(wù)器21之輸入端。多任務(wù)器21有一經(jīng)由一控制線23受一隨機信號產(chǎn)生器24控制的控制輸入端22。隨機信號產(chǎn)生器24產(chǎn)生一隨機控制信號。多任務(wù)器21依據(jù)該隨機控制信號切換送到連接至抖動電路15一輸出端26之一內(nèi)部線25的輸入。
抖動電路15之輸出端26在圖2所示實施例中系經(jīng)由線14連接至取樣寄存器12之?dāng)?shù)據(jù)輸入端13且在圖3所示實施例中系經(jīng)由線14連接至取樣寄存器12之時鐘信號輸入端11。一同步電路28經(jīng)由一內(nèi)部線27連接至內(nèi)部線25，該同步電路以一使多任務(wù)器21之輸入端間的切換同步化之方式經(jīng)由一線29控制隨機信號產(chǎn)生器24。這防止在多任務(wù)器21之輸出端發(fā)生噪聲脈沖。在一未更詳細(xì)繪出的實施例中，多任務(wù)器21之信號輸入端20-i額外連接至同步電路28。
因為多任務(wù)器21之信號輸入端20-i之間的隨機切換，出現(xiàn)在信號延遲鏈19的信號被隨機地延遲，使得抖動電路15輸出之信號的頻率微幅波動。
依據(jù)本發(fā)明繪于圖2和3之Δ/∑頻率鑒別器1具備一數(shù)字單位元數(shù)據(jù)輸出端6。圖5繪出一依據(jù)本發(fā)明具備一多位數(shù)據(jù)輸出端之Δ/∑頻率鑒別器1的第三實施例。依據(jù)圖5所示第三實施例之Δ/∑頻率鑒別器1含有一多模數(shù)分頻器8，該分頻器以一可依據(jù)數(shù)字輸出信號被切換之分頻比劃分出現(xiàn)在信號輸入端2的輸入信號。
異于圖2和3所示實施例，圖5所示Δ/∑頻率鑒別器具備多個并聯(lián)在一起的取樣寄存器12-i。取樣寄存器12-c系由D型觸發(fā)器形成。在圖5所示實施例中，Δ/∑頻率鑒別器1具備k個并聯(lián)在一起的D型觸發(fā)器12-i。D型觸發(fā)器12-i之時鐘信號輸入端11-i連接至多模數(shù)分頻器8之輸出線10并接收已分頻輸入信號。Δ/∑頻率鑒別器1含有一延遲電路30，該延遲電路內(nèi)有k-1個延遲組件串聯(lián)在一起，每一延遲組件具備一特定信號延時τ。在圖5所示實施例中，延遲電路30在其輸入端接收出現(xiàn)在信號輸入端3且系由參考時鐘信號產(chǎn)生器4產(chǎn)生的參考時鐘信號。一延遲組件之一信號輸出端30-i各自連接至一D型觸發(fā)器12-i之?dāng)?shù)據(jù)輸入端13-i。一D型觸發(fā)器12-i之?dāng)?shù)據(jù)輸出端17-i各自經(jīng)由一線33-i連接至一譯碼器32之輸入端。出現(xiàn)在延遲電路30之參考時鐘信號被延遲電路30且被包括取樣D型觸發(fā)器之取樣寄存器取樣以便產(chǎn)生一含有多個位的量化參考時鐘信號。這為參考時鐘信號提供更精細(xì)的時間量化。D型觸發(fā)器12-i產(chǎn)生出現(xiàn)在線10之已分頻輸入信號的上升信號邊緣與被施加至Δ/∑頻率鑒別器1信號輸入端3之參考時鐘信號的上升信號邊緣間的相對延時之一溫度計編碼式表現(xiàn)。
D型觸發(fā)器12-i之?dāng)?shù)據(jù)輸出17-I被譯碼器32譯碼。譯碼器32經(jīng)由控制線16控制多模數(shù)分頻器8的分頻比。譯碼器32之輸入端連接至k個取樣寄存器12-i。倘若在一簡單范例實施例內(nèi)之Δ/∑頻率鑒別器1含有兩個取樣寄存器12-0、12-1且此二取樣寄存器的數(shù)據(jù)輸出17-0、17-1被譯碼器32譯碼，則在譯碼器32輸入端會有三種不同的數(shù)據(jù)組合表1

該譯碼器使多模數(shù)分頻器8之分頻系數(shù)依據(jù)譯碼器輸入在表1所列分頻系數(shù)之間切換。在此安排中，N通常大于L，例如N＝94且L＝4。
在另一實施例中，倘若Δ/∑頻率鑒別器1在延遲電路30內(nèi)含有兩個延遲組件30-1、30-2及三個取樣D型觸發(fā)器12-0、12-1、12-2，則譯碼器32依據(jù)下表設(shè)定多模數(shù)分頻器8之分頻系數(shù)
表2

可切換分頻系數(shù)的數(shù)量等于取樣D型觸發(fā)器12-i之?dāng)?shù)量k加一。
在一較佳實施例中，譯碼器32含有一用來偵測并消除在取樣D型觸發(fā)器12-i數(shù)據(jù)輸出端之元穩(wěn)定性問題的泡沫修正邏輯電路。舉例來說，假設(shè)Δ/∑頻率鑒別器1有八個取樣D型觸發(fā)器12-i(k＝8)且倘若在D型觸發(fā)器12-5之信號輸出端17-5發(fā)生一錯誤數(shù)據(jù)值，則出現(xiàn)在譯碼器32之輸入端的錯誤數(shù)據(jù)模式是“0 0 0 1 0 1 1 1 1”而不是正確數(shù)據(jù)模式“0 0 0 1 1 1 1 1”。在此情況中，譯碼器32之內(nèi)部修正邏輯電路改正有誤的第五輸入數(shù)據(jù)位。
出現(xiàn)在第一信號輸入端2之輸入信號的頻率Fv遠(yuǎn)高于出現(xiàn)在第二信號輸入端3之參考時鐘信號的頻率Fr。舉例來說，輸入信號之頻率Fv＝2,394.6MHz而參考時鐘信號之頻率Fr僅為26MHz。在圖5所示實施例中，延遲電路30的每一延遲組件各自有一延時τ＝255微微秒且八個延遲組件串聯(lián)在一起。這在延遲電路30含有八個延遲組件且取樣寄存器12含有八個取樣D型觸發(fā)器12-i的條件下對一含有三個位的輸出信號造成255微微秒/4之幅度的一致波動。在此較佳實施例中，多模數(shù)分頻器8依據(jù)譯碼器輸出控制信號例如以分頻系數(shù)91、92、93...98(N＝90、L＝1)劃分存在的輸入信號。
圖6繪出一依據(jù)本發(fā)明之Δ/∑頻率鑒別器1之第四實施例，其中延遲電路30之前有一抖動電路15。抖動電路15隨機地改變出現(xiàn)在延遲電路30之信號輸入端的參考時鐘信號時鐘周期T使得任何可能發(fā)生的干擾調(diào)制音被更進一步抑制。
圖7繪出一依據(jù)本發(fā)明之Δ/∑頻率鑒別器1之第五實施例，此實施例中之取樣D型觸發(fā)器12-i的數(shù)據(jù)輸入端13-i連接至分頻器8之信號輸出端，且D型觸發(fā)器12-i的時鐘信號輸入端11-i連接至延遲電路30。
圖8繪出依據(jù)本發(fā)明之Δ/∑頻率鑒別器1對照于圖1所示之習(xí)知Δ/∑頻率鑒別器在數(shù)字輸出端6遞送之?dāng)?shù)字輸出信號C的輸出譜。
如圖8所示，依據(jù)習(xí)知技藝之Δ/∑頻率鑒別器DSDSTDT在一恒定輸入信號條件下有大量干擾調(diào)制音、特別是在較高頻范圍，亦即數(shù)字輸出信號C之能量集中在特定頻率。這可從較高頻之能譜的較大幅波動看出。
對照之下，依據(jù)本發(fā)明之Δ/∑頻率鑒別器1具有一致得多的數(shù)字輸出信號能譜，信號能譜之幅度隨頻率提高而均勻上揚。由于在依據(jù)本發(fā)明之Δ/∑頻率鑒別器1之輸出端6提供的數(shù)字低通濾波器，圖8所示輸出信號能譜能被更進一步地等化使其喪失高通形狀特性。
參考符號表1 Δ/∑頻率鑒別器2 信號輸入端3 參考時鐘信號輸入端4 參考時鐘信號產(chǎn)生器5 線6 數(shù)字輸出端7 數(shù)字低通濾波器8 分頻器9 線10 線11 時鐘信號輸入端12 取樣寄存器13 數(shù)據(jù)輸入端14 線15 抖動電路16 控制線17 數(shù)據(jù)輸出端18 線19 信號延遲鏈20 線21 多任務(wù)器
22 控制輸入端23 控制線24 隨機信號產(chǎn)生器25 線26 輸出27 線28 同步電路29 線30 延遲電路31 線32 譯碼器
權(quán)利要求
1.一種用來將一輸入信號的頻率(Fv)變換成一數(shù)字輸出信號(C)的Delta/Sigma(Δ/∑)頻率鑒別器，其包括一分頻器(8)，其以一分頻比劃分該輸入信號，該分頻比可依據(jù)該數(shù)字輸出信號(C)而切換；至少一取樣寄存器(12)，其藉由一參考時鐘信號而對該已分頻的輸入信號取樣進以產(chǎn)生該數(shù)字輸出信號(C)；及一抖動電路(15)，其改變該參考時鐘信號的時鐘周期(T)，使得該數(shù)字輸出信號的信號能譜內(nèi)的干擾調(diào)制音被抑制。
2.如權(quán)利要求1所述的Δ/∑頻率鑒別器，其中該參考時鐘信號的時鐘周期(T)乃受該抖動電路(15)所影響而隨機地改變。
3.如權(quán)利要求1所述的Δ/∑頻率鑒別器，其中該輸入信號的頻率(Fv)高于該參考時鐘信號的時鐘頻率(Fr)。
4.如權(quán)利要求1所述的Δ/∑頻率鑒別器，其中該參考時鐘信號是由一參考時鐘信號產(chǎn)生器(4)產(chǎn)生。
5.如權(quán)利要求1所述的Δ/∑頻率鑒別器，其中該取樣寄存器(12)是一D型觸發(fā)器。
6.如權(quán)利要求5所述的Δ/∑頻率鑒別器，其中該D型觸發(fā)器(12)有一時鐘信號輸入端(11)，經(jīng)該分頻器(8)分頻的該輸入信號乃出現(xiàn)在該時鐘信號輸入端。
7.如權(quán)利要求5所述的Δ/∑頻率鑒別器，其中該D型觸發(fā)器(12)有一連接至該抖動電路(15)的數(shù)據(jù)輸入端(D)。
8.如權(quán)利要求5所述的Δ/∑頻率鑒別器，其中該D型觸發(fā)器(12)有一連接至該抖動電路(15)的時鐘信號輸入端(11)。
9.如權(quán)利要求5所述的Δ/∑頻率鑒別器，其中該D型觸發(fā)器(12)有一數(shù)據(jù)輸入端(13)，經(jīng)該分頻器(8)分頻的該輸入信號乃出現(xiàn)在該數(shù)據(jù)輸入端。
10.如權(quán)利要求5所述的Δ/∑頻率鑒別器，其中該D型觸發(fā)器(12)有一用來遞送該數(shù)字輸出信號的數(shù)據(jù)輸出端(17)，該數(shù)據(jù)輸出端經(jīng)由一控制線(16)連接至該分頻器(8)。
11.如權(quán)利要求1所述的Δ/∑頻率鑒別器，其中該數(shù)字輸出信號乃藉一后續(xù)數(shù)字低通濾波器(7)過濾。
12.如權(quán)利要求1所述的Δ/∑頻率鑒別器，其中該抖動電路(15)具有具備多個串聯(lián)連接的信號延遲組件(19-i)以用來延遲該參考時鐘信號出現(xiàn)的信號延遲鏈(19)，及具備多個輸入端且所述輸入端乃連接至一延遲組件(19-i)的一輸出端的多任務(wù)器，該多任務(wù)器(21)乃依據(jù)一隨機控制信號而將該等輸入端切換至其輸出端。
13.如權(quán)利要求12所述的Δ/∑頻率鑒別器，其中該抖動電路(15)有一用來產(chǎn)生該隨機控制信號的隨機信號產(chǎn)生器(24)。
14.如權(quán)利要求12所述的Δ/∑頻率鑒別器，其中該抖動電路(15)具有一同步電路(28)，該同步電路使該多任務(wù)器(21)的輸入端間的切換同步化。
15.如權(quán)利要求1所述的Δ/∑頻率鑒別器，其中有多個取樣寄存器(12-i)并聯(lián)在一起。
16.如權(quán)利要求15所述的Δ/∑頻率鑒別器，其中該等并聯(lián)在一起的取樣寄存器(12-i)是D型觸發(fā)器。
17.如權(quán)利要求16所述的Δ/∑頻率鑒別器，其中該已分頻輸入信號乃出現(xiàn)在該等D型觸發(fā)器(12-i)的時鐘信號輸入端(11-i)。
18.如權(quán)利要求16所述的Δ/∑頻率鑒別器，其中該等D型觸發(fā)器(12-i)的時鐘信號輸入端(11-i)乃連接至該抖動電路(15)。
19.如權(quán)利要求1所述的Δ/∑頻率鑒別器，其中該抖動電路(15)后有一具備多個串聯(lián)連接的信號延遲組件(30-i)的信號延遲電路(30)。
20.如權(quán)利要求19所述的Δ/∑頻率鑒別器，其中該等信號延遲組件(30-i)的輸出端乃連接至并聯(lián)連接在一起的該等D型觸發(fā)器(12-i)的數(shù)據(jù)輸入端(13-i)。
21.如權(quán)利要求19所述的Δ/∑頻率鑒別器，其中該等信號延遲組件(30-i)的輸出端連接至并聯(lián)連接在一起的該等D型觸發(fā)器(12-i)的時鐘信號輸入端(11-i)。
22.如權(quán)利要求20或21所述的Δ/∑頻率鑒別器，其中并聯(lián)連接在一起的該等D型觸發(fā)器(12-i)的輸出端乃連接至一遞送該數(shù)字輸出信號的譯碼器(32)。
23.如權(quán)利要求15所述的Δ/∑頻率鑒別器，其中該分頻器(8)是一多模數(shù)分頻器。
24.一種用來將一輸入信號的一頻率變換成一數(shù)字輸出信號的Δ/∑頻率鑒別器，其包括一分頻器(8)，其以一分頻比劃分該輸入信號，該分頻比可依據(jù)該數(shù)字輸出信號(C)而切換；一由多個延遲組件(30-i)組成且用來延遲一參考時鐘信號的延遲電路(30)；該等延遲組件(30-i)的信號輸出端乃連接至取樣寄存器(12-i)，該等取樣寄存器藉由該已分頻的輸入信號而對該已延遲參考時鐘信號進行取樣以產(chǎn)生一包含多個位的量化參考時鐘信號；及一譯碼器(32)，其譯碼該量化參考時鐘信號以產(chǎn)生該數(shù)字輸出信號(C)。
25.如權(quán)利要求24所述的Δ/∑頻率鑒別器，其中該數(shù)字輸出信號(C)藉一后續(xù)數(shù)字低通濾波器(7)而過濾。
26.如權(quán)利要求24所述的Δ/∑頻率鑒別器，其中該等取樣寄存器(12-i)是D型觸發(fā)器。
27.如權(quán)利要求24所述的Δ/∑頻率鑒別器，其中該分頻器(8)是一多模數(shù)分頻器。
28.如權(quán)利要求24所述的Δ/∑頻率鑒別器，其中在該延遲電路(30)前有一抖動電路(15)，該抖動電路隨機地改變參考時鐘信號的時鐘周期(T)。
29.一種用來將一輸入信號的一頻率(Fv)變換成一數(shù)字輸出信號(C)的方法，其包括以下步驟以一分頻比劃分一輸入信號；藉由一參考時鐘信號而該已分頻輸入信號進行取樣以產(chǎn)生一數(shù)字輸出信號(C)，改變該參考時鐘信號的時鐘周期(T)以抑制干擾調(diào)制音；依據(jù)該數(shù)字輸出信號(C)切換該分頻比。
全文摘要
一種用來將一輸入信號的一頻率(Fv)變換成一數(shù)字輸出信號(C)的Delta/Sigma (Δ/∑)頻率鑒別器(1)，其包括一分頻器(8)，其以一分頻比劃分該輸入信號，該分頻比可依據(jù)該數(shù)字輸出信號(C)而切換；至少一取樣寄存器(12)，其藉由一參考時鐘信號對該已分頻的輸入信號取樣，進以產(chǎn)生該數(shù)字輸出信號(C)；及一抖動電路(15)，其改變該參考時鐘信號的時鐘周期(T)使得該數(shù)字輸出信號(C)的信號能譜內(nèi)的干擾調(diào)制音被抑制。
文檔編號H03L7/18GK1661921SQ20051005169
公開日2005年8月31日 申請日期2005年2月25日 優(yōu)先權(quán)日2004年2月25日
發(fā)明者N·達達特 申請人:因芬尼昂技術(shù)股份公司