專利名稱：電壓調(diào)節(jié)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電壓調(diào)節(jié)器(以下稱作V/R)，它能夠提高V/R的響應(yīng)性能，并能夠以小的輸出電容穩(wěn)定地工作。
背景技術(shù)：
按照J(rèn)P04-195613A所述的傳統(tǒng)V/R，V/R是由具有單級電壓放大的誤差放大器組成。換言之，傳統(tǒng)的V/R具有如圖5所示的電路。V/R的組成是一個(gè)誤差放大器13和一個(gè)輸出晶體管14；誤差放大器13用于放大基準(zhǔn)電壓電路10的基準(zhǔn)電壓和對V/R的輸出電壓Vout進(jìn)行分壓的分壓器電阻11和12的連接點(diǎn)上的電壓之間的差分電壓。當(dāng)誤差放大器13的輸出電壓表示為Verr，基準(zhǔn)電壓電路10的輸出電壓表示為Vref，分壓器電阻11和12的連接點(diǎn)上的電壓表示為Va的時(shí)候，如果Vref＞Va成立，則Verr變低。另一方面，如果Vref≤Va成立，則Verr變高。
如果Verr變低，因?yàn)樵谶@種情況下輸出晶體管14是P-ch MOS晶體管，柵極和源極之間的電壓變大，ON電阻變小，結(jié)果是，V/R提高了輸出電壓Vout。另一方面，如果Verr變高，V/R增加輸出晶體管14的ON電阻，并減小輸出電壓，由此保持輸出電壓Vout在固定值。
在傳統(tǒng)V/R的情況下，因?yàn)檎`差放大器13是一個(gè)單級電壓放大電路，一個(gè)兩-級電壓放大結(jié)構(gòu)可以利用這個(gè)電路和一個(gè)由輸出晶體管14和負(fù)載25組成的電壓放大級來獲得。相位補(bǔ)償電容器15連在誤差放大器13的輸出端和輸出晶體管14的漏極之間。誤差放大器13的頻帶由于鏡象效應(yīng)變窄，由此防止V/R的振蕩。因此，由于整個(gè)V/R的頻帶變窄，V/R的響應(yīng)特性變壞。
通常，要提高V/R的響應(yīng)特性，必須加寬整個(gè)V/R的頻帶。不過，當(dāng)整個(gè)V/R的頻帶被加寬的時(shí)候，必須增加電壓放大電路的消耗電流。特別是，當(dāng)V/R用于便攜設(shè)備的電池或類似情況的時(shí)候，它的工作時(shí)間變得更短。
并且，當(dāng)采用三級電壓放大的時(shí)候，即使電流消耗相當(dāng)小，V/R的頻帶也能加寬。不過，因?yàn)橄辔蝗菀诇?80°或更多，V/R的工作變得不穩(wěn)定，最壞的情況是出現(xiàn)振蕩。因此，在三級電壓放大的情況下，需要恢復(fù)由負(fù)載和電容的ESR(等效串聯(lián)電阻)產(chǎn)生的零點(diǎn)相位。注意，如在陶瓷電容器中ESR很小的時(shí)候，為了減小零點(diǎn)頻率，必須增加陶瓷電容器的電容值。
在傳統(tǒng)的V/R中，為了保證穩(wěn)定性防止振蕩，需要使頻帶變窄。因此，就存在響應(yīng)特性變壞的問題。此外，當(dāng)響應(yīng)特性提高時(shí)，消耗電流增加，穩(wěn)定性變差，從而在V/R的輸出端需要一個(gè)大電容。

發(fā)明內(nèi)容
因此，為了解決上述傳統(tǒng)的問題，本發(fā)明的一個(gè)目的是獲得一種V/R，它具有小消耗電流的良好響應(yīng)特性，并能以小的輸出電容穩(wěn)定工作。
根據(jù)本發(fā)明的電壓調(diào)節(jié)器包括連在電源和地之間的基準(zhǔn)電壓電路；用于對提供到外部負(fù)載上的輸出電壓進(jìn)行分壓的電壓分壓電路，它由分壓器電阻組成；和一個(gè)差動(dòng)放大器，用于把基準(zhǔn)電壓電路的輸出和電壓分壓電路的輸出進(jìn)行比較并輸出一個(gè)第一信號。該電壓調(diào)節(jié)器還包括一個(gè)相位補(bǔ)償電路，其中電阻和電容器是串連的；一個(gè)MOS晶體管，其中差動(dòng)放大器的輸出被輸入到柵極，它連在電源和相位補(bǔ)償電路之間，其中源極接地；一個(gè)恒流電路，連在MOS晶體管和地之間；和一個(gè)輸出晶體管，其中來自MOS晶體管和相位補(bǔ)償電路之間連接點(diǎn)的第二信號輸入到柵極，該輸出晶體管連在電源和電壓分壓電路之間。并且，相位補(bǔ)償電路的電阻側(cè)與差動(dòng)放大器的輸出端連接，相位補(bǔ)償電路的電容器側(cè)與MOS晶體管的漏極相連。此外，輸出電壓從輸出晶體管和電壓分壓電路之間的連接點(diǎn)輸出。
根據(jù)本發(fā)明的電壓調(diào)節(jié)器特征在于，電容器的值等于或大于輸出晶體管的柵極電容值。
根據(jù)本發(fā)明的電壓調(diào)節(jié)器特征在于，電阻值等于或大于20KΩ，電容器的值等于或大于10pF。


在附圖中圖1是本發(fā)明的一個(gè)實(shí)施例的V/R電路說明圖；圖2是本發(fā)明的差動(dòng)放大電路的增益-頻率特性圖；圖3是相位補(bǔ)償不適當(dāng)?shù)牟顒?dòng)放大電路的增益-頻率特性圖；圖4是電容器的截面結(jié)構(gòu)說明圖；和圖5是傳統(tǒng)V/R電路的說明圖。
具體實(shí)施例方式
一個(gè)兩級電壓放大被用作V/R的誤差放大器。用于相位補(bǔ)償?shù)碾娮韬碗娙萜鬟B接在第一輸出級和第二輸出級之間，由電阻和電容產(chǎn)生的零點(diǎn)在低頻下產(chǎn)生，從而V/R具有較好的響應(yīng)特性，即使在小的輸出電容情況下也能穩(wěn)定工作。
下面參考附圖對本發(fā)明的實(shí)施例進(jìn)行描述。圖1是示出了本發(fā)明的一個(gè)實(shí)施例的V/R電路圖?；鶞?zhǔn)電壓電路10，分壓器電阻11和12，輸出晶體管14，和負(fù)載25與傳統(tǒng)情況相同。
差動(dòng)放大電路20是一個(gè)單級電壓放大電路，其輸出端與構(gòu)成共源極放大電路的MOS晶體管23的柵極和作為由電阻21和電容器22構(gòu)成的相位補(bǔ)償電路一端的電阻側(cè)相連。晶體管23通過一個(gè)恒定電流電路24由恒定電流驅(qū)動(dòng)。共源極放大電路的輸出端與相位補(bǔ)償電路的另一端以及輸出晶體管14的柵極相連。
換言之，誤差放大電路包括一個(gè)兩級電壓放大電路，它具有差動(dòng)放大電路20和由晶體管23構(gòu)成的共源極放大電路；和相位補(bǔ)償電路，它由電阻21和電容器22組成。誤差放大電路的輸出通過共源極放大電路放大，該共源極放大電路由輸出晶體管14和負(fù)載25組成。因此，V/R變成為三極電壓放大電路。
因?yàn)閂/R是三級電壓放大電路，即使在低電流消耗中，GB乘積也能增加，V/R的響應(yīng)特性可以提高。不過，在三級電壓放大電路的情況下，相位容易滯后180°或更多，這容易產(chǎn)生振蕩。
因此，為了防止振蕩，相位在由電阻21和電容器22產(chǎn)生的零點(diǎn)處被恢復(fù)。
圖2是圖1所示電路中差動(dòng)放大電路20的電壓增益的頻率特性。在圖2中，頻率對數(shù)是沿橫坐標(biāo)截取的，電壓增益的分貝是沿縱坐標(biāo)截取的。第一極點(diǎn)出現(xiàn)在最小頻率處。以下，該極點(diǎn)稱為lst極點(diǎn)，它的頻率表示為Fp1。
從頻率Fp1開始，電壓增益以-6dB/oct衰減，相位開始滯后90°。第一零點(diǎn)出現(xiàn)在從頻率Fp1開始增加的頻率處。以下，該點(diǎn)稱作lst零點(diǎn)，它的頻率表示為Fz1。
從頻率Fz1開始，電壓增益相對于頻率變得恒定。因?yàn)榱泓c(diǎn)使相位超前90°，相位滯后再次變成零。第二零點(diǎn)出現(xiàn)在從頻率Fz1開始增加的頻率處。以下，這被稱作為2nd零點(diǎn)，它的頻率表示為Fz2。
從頻率Fz2開始，電壓增益相對于頻率以+6dB/oct增加。因?yàn)榱泓c(diǎn)使相位超前90°，相位開始超前90°。第二和第三極點(diǎn)出現(xiàn)在從頻率Fz2開始增加的頻率處。以下，這些極點(diǎn)稱作為2nd極點(diǎn)和3rd極點(diǎn)，它們的頻率分別表示為Fp2和Fp3。
從頻率Fp2開始，電壓增益相對于頻率變得恒定。因?yàn)闃O點(diǎn)使相位滯后90°，相位超前變成零。
再有，從頻率Fp3開始，電壓增益相對于頻率以-6dB/oct衰減，相位開始滯后90°。
在圖2中，關(guān)于各個(gè)頻率的關(guān)系建立表達(dá)式(1)。
Fp1＜Fz1＜Fz2＜Fp2＜Fp3……(1)換言之，出現(xiàn)了低于2nd極點(diǎn)頻率Fp2的lst零點(diǎn)頻率Fz1和2nd零點(diǎn)頻率Fz2。因此，在頻率Fz1到頻率Fz2的范圍內(nèi)相位滯后被抵消，在頻率Fz1到頻率Fz2的范圍內(nèi)相位最大超前為90°。進(jìn)而，在頻率Fz2到頻率Fp2的范圍內(nèi)不會(huì)引起相位滯后和相位超前。從頻率Fp3開始，相位開始滯后90°。
因此，當(dāng)差動(dòng)放大電路的頻率特性按上述設(shè)置的時(shí)候，在頻率Fz1到頻率Fp3的范圍內(nèi)不產(chǎn)生相位滯后，由此相位最好是超前。因此，整個(gè)V/R的穩(wěn)定性可以提高。
如圖1所示，在由晶體管23構(gòu)成的共源極放大電路中，極點(diǎn)出現(xiàn)在按照晶體管23的漏極結(jié)點(diǎn)電容和晶體管23的輸出電阻所確定的頻率上。它的頻率表示為Fp2nd。此外，如圖1所示，在由輸出晶體管14和負(fù)載25構(gòu)成的共源極放大電路中，極點(diǎn)出現(xiàn)在按照負(fù)載25的電阻和電容確定的頻率上。它的頻率表示為Fp3rd。
在兩個(gè)放大電路中，對于Fp2nd和Fp3rd的頻率，電壓增益相對于頻率開始以-6dB/oct衰減，相位開始滯后90°。因?yàn)榇嬖趦蓚€(gè)極點(diǎn)，相位總共滯后180°。當(dāng)Fp2nd和Fp3rd兩者都低于Fp2的時(shí)候，相位在頻率Fz2處通過2nd零點(diǎn)被恢復(fù)。因此，當(dāng)整個(gè)V/R的電壓增益在高于頻率Fp2的頻率處變成零的時(shí)候，一定會(huì)產(chǎn)生相位余量，從而V/R能夠穩(wěn)定地工作而不發(fā)生振蕩。
如果在差動(dòng)放大電路電壓增益的頻率特性中，如圖3所示，2nd極點(diǎn)的頻率Fp2低于2nd零點(diǎn)的頻率Fz2，則在頻率Fp2到頻率Fz2的范圍內(nèi)相位最大滯后90°。因此，因相位如上所述通過Fp2nd和Fp3rd滯后180°，該相位在整個(gè)V/R中相位滯后180°或更多，則V/R工作不穩(wěn)定。
下面描述構(gòu)成圖1所示相位補(bǔ)償電路的電阻21和電容器22。圖4是電容器形成在集成電路中時(shí)的截面視圖。圖4表示了電容器形成在P-型襯底上的一個(gè)例子。P-型對面的N-型雜質(zhì)擴(kuò)散層53形成在P-型襯底54中，并且一個(gè)薄氧化膜52形成在其上。電極50形成在氧化膜52上，電極51形成在N-型雜質(zhì)擴(kuò)散層53上，從而使用氧化膜52的電容器形成在電極50和51之間。在P-型襯底的情況下，因?yàn)镻-型襯底的電位通常是和集成電路的最小電位相連的，所以N-型雜質(zhì)擴(kuò)散層53總是和P-型襯底54絕緣。這里，PN結(jié)電容器出現(xiàn)在N-型雜質(zhì)擴(kuò)散層53和P-型襯底54之間。因此，一個(gè)寄生電容與N-型雜質(zhì)擴(kuò)散層上的電極51相連，該寄生電容產(chǎn)生在電極51和P-型襯底之間。寄生電容的值一般是使用氧化膜52的電容器值的約1％到20％。
如果構(gòu)成圖1所示的相位補(bǔ)償電路的電阻21和電容器22之間的連接反過來把電容器22和差動(dòng)放大電路側(cè)相連，在差動(dòng)放大電路20電壓增益的頻率特性中，一個(gè)新的極點(diǎn)就通過電容器22的寄生電容產(chǎn)生。V/R不能穩(wěn)定工作。
因此，對于構(gòu)成相位補(bǔ)償電路的電容器22和電阻21之間的連接，電阻21必須和差動(dòng)放大電路的輸出端連接。此外，與產(chǎn)生在電容器22和襯底之間的電容器22的寄生電容連接的電極與晶體管23的漏極連接。按照這樣連接，相位補(bǔ)償電路可以使電容器22的寄生電容的影響變得最小。因?yàn)榫w管23的漏極與輸出晶體管14的柵極連接，電容器22的寄生電容的影響就比柵極電容器的小。
下面描述2nd極點(diǎn)的頻率Fp2和2nd零點(diǎn)的頻率Fz2。如果恒流電路24的輸出阻抗是無限大，2nd極點(diǎn)的頻率Fp2實(shí)質(zhì)上就由晶體管23的輸出阻抗和晶體管23漏極的結(jié)點(diǎn)電容，即，輸出晶體管14的柵極電容確定。
同時(shí)，2nd零點(diǎn)的頻率Fz2實(shí)質(zhì)上由電阻21的值和電容器22的值確定。如上所述，當(dāng)V/R穩(wěn)定工作的時(shí)候，必須保持Fz2＜Fp2的關(guān)系。
當(dāng)電阻21的值表示為R21，電容器22的值表示為C22的時(shí)候，由電阻和電容器產(chǎn)生的零點(diǎn)的頻率Fz2用表達(dá)式(2)表示
Fz2＝1/(2·π·C22·R21)……(2)這里，當(dāng)Fz2被設(shè)置成低于Fp2的頻率的時(shí)候，必須增加電阻值和電容值。不過，當(dāng)大電容器形成在集成電路中的時(shí)候，就需要大面積。因此，在由電阻和電容器產(chǎn)生相同零點(diǎn)頻率的場合，考慮到面積，當(dāng)電阻值最大的時(shí)候，效果較好。另一方面，電容器22的值被減小，lst極點(diǎn)的頻率Fp1和lst零點(diǎn)的頻率Fz1各自向圖2中的高頻偏移。
這里，因?yàn)橐驠z1低于Fp2nd和Fp3rd，電容器22的值不可能設(shè)置得太小。由于這個(gè)關(guān)系，希望電阻21的值設(shè)置為20KΩ或更大。
同時(shí)，如果電阻21的值設(shè)置成幾乎等于晶體管23的輸出阻抗，則必須設(shè)置電容器22的值到一個(gè)大于輸出晶體管14柵極電容的值，以便滿足Fz2＜Fp2。
輸出晶體管14柵極電容的值按照V/R特性，特別是在V/R中被處理的電流值而有大的變化。在許多情況下，柵極電容的值在一般CMOS集成的V/R中是10pF或更大。換言之，希望電容器22的值是10pF或更大。
本發(fā)明的V/R是由三級放大電路構(gòu)成的。當(dāng)適當(dāng)?shù)剡M(jìn)行差動(dòng)放大電路的相位補(bǔ)償?shù)臅r(shí)候，效果為低消耗電流中V/R的高速響應(yīng)特性能實(shí)現(xiàn)，并且V/R可以以小輸出電容穩(wěn)定地工作。
權(quán)利要求
1.一種電壓調(diào)節(jié)器，包括一個(gè)連在電源和地之間的基準(zhǔn)電壓電路；一個(gè)電壓分壓電路，用于對加到外部負(fù)載上的輸出電壓進(jìn)行分壓，它由分壓器電阻構(gòu)成；一個(gè)差動(dòng)放大器，用于把基準(zhǔn)電壓電路的輸出和電壓分壓電路的輸出進(jìn)行比較并輸出一個(gè)第一信號；一個(gè)相位補(bǔ)償電路，其中電阻和電容器是串聯(lián)連接的；一個(gè)MOS晶體管，其中差動(dòng)放大器的輸出被輸入到柵極，它連在電源和相位補(bǔ)償電路之間，并且其中源極接地；一個(gè)恒流電路，連在MOS晶體管和地之間；一個(gè)輸出晶體管，其中從MOS晶體管和相位補(bǔ)償電路之間的連接點(diǎn)輸出的第二信號被輸入到柵極，該輸出晶體管連在電源和電壓分壓電路之間，其中輸出電壓是從輸出晶體管和電壓分壓電路之間的連接點(diǎn)輸出的。
2.如權(quán)利要求1的電壓調(diào)節(jié)器，其中相位補(bǔ)償電路的電阻側(cè)與差動(dòng)放大器的輸出端相連，相位補(bǔ)償電路的電容側(cè)與MOS晶體管的漏極相連。
3.如權(quán)利要求2的電壓調(diào)節(jié)器，其中電容器的值等于或大于輸出晶體管的柵極電容值。
4.如權(quán)利要求3的電壓調(diào)節(jié)器，其中電阻值等于或大于20KΩ，電容器的值等于或大于10pF。
全文摘要
提供一種電壓調(diào)節(jié)器，它在低電流消耗中具有高速響應(yīng)特性，在低輸出電容中可穩(wěn)定地工作。該電壓調(diào)節(jié)器具有一個(gè)差動(dòng)放大器，用于把基準(zhǔn)電壓電路的輸出和電壓分壓電路的輸出進(jìn)行比較并輸出一個(gè)第一信號；一個(gè)相位補(bǔ)償電路，其中電阻和電容器是串聯(lián)連接的；一個(gè)MOS晶體管，其中差動(dòng)放大器的輸出被輸入到柵極，它連在電源和相位補(bǔ)償電路之間，并且其中源極接地；一個(gè)恒流電路，連在MOS晶體管和地之間；一個(gè)輸出晶體管，其中，從MOS晶體管和相位補(bǔ)償電路之間的連接點(diǎn)輸出的第二信號被輸入到柵極，它連在電源和電壓分壓電路之間。相位補(bǔ)償電路的電阻側(cè)與差動(dòng)放大器的一個(gè)輸出端相連，相位補(bǔ)償電路的電容側(cè)與MOS晶體管的漏極相連。
文檔編號H03F3/343GK1487384SQ0315551
公開日2004年4月7日 申請日期2003年7月25日 優(yōu)先權(quán)日2002年7月26日
發(fā)明者須藤稔, 加納賢次, 次 申請人:精工電子有限公司