一種用于低壓電壓測(cè)量電路的抗高壓保護(hù)電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于電子電路技術(shù)領(lǐng)域，具體涉及一種用于低壓檢測(cè)系統(tǒng)中的低壓電壓測(cè) 量電路的抗高壓保護(hù)電路。
【背景技術(shù)】
[0002] 抗高壓保護(hù)電路經(jīng)常用在低壓電子設(shè)備、測(cè)量?jī)x表等低壓檢測(cè)系統(tǒng)中，以保護(hù)低 壓電壓測(cè)量電路部分不受可能出現(xiàn)的恒定高壓或瞬時(shí)高壓的侵害。特別是高精度的測(cè)量?jī)x 表對(duì)抗高壓保護(hù)電路提出了更高的要求，由于該電路常用于測(cè)量電路的輸入部分，因而希 望該電路有小阻抗、低噪聲和快響應(yīng)以及無泄漏電流、無直流誤差等特性。
[0003] 目前抗高壓保護(hù)電路通常由圖3所示，其由二極管CR5、負(fù)鉗位電壓?jiǎn)卧c二極管 CR6、正鉗位電壓?jiǎn)卧M成的限壓電路和耐壓電阻構(gòu)成，輸出端0UT2接低壓電路，耐壓電阻 Rl-般為固定電阻，當(dāng)輸入電壓超過鉗位電壓，會(huì)有電流流過耐壓電阻Rl，從而將超過鉗位 電壓的電壓降落在耐壓電阻上，保證高壓不會(huì)傷害低壓電路。該電路雖然簡(jiǎn)單，但該電路具 有輸入阻抗高，響應(yīng)慢，有較大的熱噪聲以及起保護(hù)作用時(shí)功耗大、會(huì)發(fā)熱的缺點(diǎn)。
[0004] 如圖4所示，授權(quán)公告號(hào)為CN 203813406 U的實(shí)用新型公開一種過流過壓保護(hù)電 路，包括三個(gè)耗盡型MOSFET管Q5、Q6和Q7以及兩級(jí)采樣電路，其中，第一級(jí)采樣電路由穩(wěn)壓 二極管Dl構(gòu)成，第二級(jí)電壓采樣電路由電阻R2構(gòu)成，MOSFET管Q5的源極與MOSFET管Q6的源 極相連，MOSFET管Q5的漏極接高電平，MOSFET管Q6的漏極接低電平，MOSFET管Q5的柵極與 MOSFET管Q6的漏極電性相連，MOSFET管Q7的漏極與MOSFET管Q5的漏極相連，MOSFET管Q6的 柵極連接在第二級(jí)電壓采樣電路的高電平端，MOSFET管Q7的柵極連接在第一級(jí)電壓采樣電 路的高電平端，Q6的柵極電壓高于Q7的柵極電壓;該電路結(jié)構(gòu)簡(jiǎn)單，采用MOSFET管代替固定 電阻作為耐壓器件，克服了圖3所示的常用抗高壓保護(hù)電路的缺陷，并通過選擇不同的柵極 電壓采樣點(diǎn)可以適應(yīng)不同的電壓范圍。然而，其仍然存在以下不足：（1)該電路在保護(hù)初期 會(huì)有一個(gè)mA級(jí)甚至更大的電流脈沖，功耗大，容易造成電路損壞；（2)該電路需要兩個(gè)耐壓 器件作為一組實(shí)現(xiàn)耐壓功能，空間和成本都會(huì)提高;耐壓范圍有限，也不易擴(kuò)展。

【發(fā)明內(nèi)容】

[0005] 為了解決上述問題，本發(fā)明提供一種用于低壓電路的抗高壓保護(hù)電路，該電路適 用于各種范圍的電壓測(cè)量電路中，起保護(hù)作用時(shí)功耗小，并且便于擴(kuò)展耐壓范圍，配置靈 活。
[0006] 本發(fā)明的上述目的是由以下技術(shù)方案來實(shí)現(xiàn)的：
[0007] -種用于低壓電壓測(cè)量電路的抗高壓保護(hù)電路，包括電壓輸入端和電壓輸出端， 以及串聯(lián)在所述電壓輸入端與電壓輸出端之間的耐壓電路，和連接到所述電壓輸出端的限 壓電路，所述電壓輸出端連接到低壓電壓測(cè)量電路，所述耐壓電路包括具有第一輸入端和 第一輸出端的第一耐壓?jiǎn)卧?或具有第二輸入端和第二輸出端的第二耐壓?jiǎn)卧渲校?br>[0008] 第一耐壓?jiǎn)卧€包括在第一輸入端和第一輸出端之間依次連接的作為耐壓器件 的N溝道耗盡型FET管和作為限流器件的N溝道JFET管，N溝道耗盡型FET管的漏極連接到第 一輸入端，N溝道耗盡型FET管的源極與N溝道JFET管的漏極連接，N溝道耗盡型FET管的柵極 與N溝道JFET管的柵極連接，N溝道耗盡型FET管的柵極與N溝道JFET管的柵極的交接處再連 接到N溝道JFET管的源極，N溝道JFET管的源極連接到第一輸出端；
[0009]第二耐壓?jiǎn)卧€包括在第二輸入端和第二輸出端之間依次連接的作為限流器件 的N溝道JFET管和作為耐壓器件的N溝道耗盡型FET管，N溝道JFET管的源極連接第二輸入 端，N溝道JFET管的漏極與N溝道耗盡型FET管的源極連接，N溝道JFET管的柵極與N溝道耗盡 型FET管的柵極連接，N溝道JFET管的柵極和N溝道耗盡型FET管的柵極的交接處再連接到N 溝道JFET管的源極，N溝道耗盡型FET管的漏極連接到第二輸出端；
[0010]在所述耐壓電路中，一個(gè)或多個(gè)第一耐壓?jiǎn)卧?或一個(gè)或多個(gè)第二耐壓?jiǎn)卧?任意串聯(lián)連接在所述電壓輸入端和電壓輸出端之間。
[0011] 在上述的用于低壓電壓測(cè)量電路的抗高壓保護(hù)電路中，在所述耐壓電路中，一個(gè) 第一耐壓?jiǎn)卧鸵粋€(gè)第二耐壓?jiǎn)卧?lián)組成耐壓?jiǎn)卧M，一個(gè)或多個(gè)耐壓?jiǎn)卧M串聯(lián)連接 在所述電壓輸入端和電壓輸出端之間。
[0012] 在上述的用于低壓電壓測(cè)量電路的抗高壓保護(hù)電路中，所述第一耐壓?jiǎn)卧偷诙?耐壓?jiǎn)卧€包括由穩(wěn)壓管組成的保護(hù)電路，穩(wěn)壓管的陽極與N溝道JFET管的源極和柵極的 交接處相連，穩(wěn)壓管的陰極與N溝道耗盡型FET管的源極和N溝道JFET管的漏極的交接處相 連，所述穩(wěn)壓電路保護(hù)N溝道JFET管不受瞬時(shí)高壓的損害。
[0013] 在上述的用于低壓電壓測(cè)量電路的抗高壓保護(hù)電路中，所述限壓電路包括由正鉗 位電壓?jiǎn)卧c第一二極管的陰極相連而形成的正限壓電路以及負(fù)鉗位電壓?jiǎn)卧c第二二 極管的陽極相連而形成的負(fù)限壓電路，其中，所述第一二極管的陽極與第二二極管的陰極 連接在一起，第一二極管的陽極與第二二極管的陰極的交接處連接到所述電壓輸出端。
[0014] 本發(fā)明的技術(shù)效果是：（1)選用具有很小的飽和漏源極電流Idss的N溝道JFET管來 產(chǎn)生起保護(hù)作用時(shí)的柵極電壓，如MMBF4117,其I dss典型值只有30μΑ，最大值小于90μΑ，不需 要像授權(quán)公告號(hào)為CN 203813406 U的實(shí)用新型那樣需要另外增加一路耐壓電路來產(chǎn)生起 保護(hù)時(shí)的柵極電壓信號(hào)，從而降低成本和功耗，易于實(shí)現(xiàn)小型化；（2)該電路的起保護(hù)作用 時(shí)保護(hù)電流?。?lt;90μΑ)，所以起保護(hù)作用時(shí)功耗不大，因此耐壓管可以選用較小封裝，有利 于減小熱電動(dòng)勢(shì)（Thermal EMF)的影響，適用于高精度電壓測(cè)量尤其是小信號(hào)電壓測(cè)量電 路中；（3)本發(fā)明的耐壓電路可通過任意串聯(lián)耐壓?jiǎn)卧瑵M足更高的耐壓要求，便于擴(kuò)展其 耐壓范圍，配置靈活。
【附圖說明】
[0015] 圖1是本發(fā)明的實(shí)施例1的電路圖；
[0016] 圖2是本發(fā)明的實(shí)施例2的電路圖；
[0017] 圖3是現(xiàn)有技術(shù)的一種抗高壓保護(hù)電路圖；
[0018] 圖4是現(xiàn)有技術(shù)中的過流過壓保護(hù)電路的實(shí)施例的原理圖；
[0019] 圖5是實(shí)施例1的測(cè)試電路圖；
[0020] 圖6是測(cè)試1的測(cè)量結(jié)果圖；
[0021] 圖7是測(cè)試2的測(cè)量結(jié)果圖；
[0022]圖8是測(cè)試3的測(cè)量結(jié)果圖；
[0023]圖9是測(cè)試4的測(cè)量結(jié)果圖。
[0024]圖中附圖標(biāo)記表示為：
[0025] VHl:本發(fā)明的電壓輸入端，VLl:接地端，OUT 1:本發(fā)明的電壓輸出端;CRl、CR2:穩(wěn) 壓管，A1、A2:穩(wěn)壓管陽極，C1、C2:穩(wěn)壓管陰極;U1、U3:負(fù)鉗位電壓?jiǎn)卧琔2、U4:正鉗位電壓 單元，CR3、CR4、CR5、CR6:二極管;Ql、Q2: N溝道JFET管，Q3、Q4: N溝道耗盡型FET管，Gl、G2: N 溝道JFET管的柵極，G3、G4:N溝道耗盡型FET管的柵極，S1、S2:N溝道JFET管的源極，S3、S4:N 溝道耗盡型FET管的源極，Dl、D2 :N溝道JFET管的漏極，D31、D32、D41、D42 :N溝道耗盡型FET 管的漏極;Rl:電阻，0UT2:現(xiàn)有技術(shù)電路中的輸出端；
[0026] Q5、Q6、Q7:耗盡型MOSFET管，R2:電阻，CR7:穩(wěn)壓二極管；
[0027] K:萬用表，VIN:示波器的通道1，V0UT:示波器的通道2。
【具體實(shí)施方式】
[0028] 以下結(jié)合附圖和具體實(shí)施例，對(duì)本發(fā)明用于低壓電壓測(cè)量電路的抗高壓保護(hù)電路 進(jìn)行詳細(xì)說明。
[0029] 圖1為本發(fā)明實(shí)施例1的電路圖，同時(shí)示出了本發(fā)明的原理。如圖1所示，本發(fā)明的 抗高壓保護(hù)電路包括電壓輸入端VHl和電壓輸出端OUTl，以及串聯(lián)在電壓輸入端和電壓輸 出端之間、包括第一耐壓?jiǎn)卧偷诙蛪簡(jiǎn)卧哪蛪弘娐?，和連接到電壓輸出端的限壓電 路，電壓輸出端連接低壓電壓測(cè)量電路。下面通過具體的實(shí)施例對(duì)本發(fā)明的技術(shù)方案進(jìn)行 詳細(xì)介紹。
[0030] 實(shí)施例1:
[0031] 如圖1所示，耐壓電路包括具有第一輸入端和第一輸出端的第一耐壓?jiǎn)卧途哂?第二輸入端和第二輸出端的第二耐壓?jiǎn)卧渲校?br>[0032] 第一耐壓?jiǎn)卧€包括在第一輸入端和第一輸出端之間依次連接的作為耐壓器件 的N溝道耗盡型FET管Q3和作為限流器件的N溝道JFET管Ql，N溝道耗盡型FET管Q3的漏極 D31、D32連接到第一輸入端，N溝道耗盡型FET管Q3的源極S3與N溝道JFET管Ql的漏極Dl連 接，N溝道耗盡