精密多晶硅電阻器結(jié)構(gòu)及集成電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本公開內(nèi)容涉及制作集成電路晶體管，并且具體地，涉及使用替換金屬柵極工藝來制作的器件。
【背景技術(shù)】
[0002]集成電路芯片通常包括電路設(shè)計(jì)者可以訪問的用于由芯片上的各種器件使用的精密電阻器。例如可能需要電阻器來調(diào)節(jié)在芯片上供應(yīng)的功率，或者來滿足用于可能需要某些輸入或者輸出阻抗的通信功能的阻抗匹配要求。以往，在晶體管柵極由多晶硅制成時(shí)，圖案化精密電阻器作為多晶硅掩膜層的一部分是簡單直接的，由此集成電阻器的制作與有源器件的制作。
[0003]隨著金屬柵極晶體管的開發(fā)，已經(jīng)出現(xiàn)在適合用作晶體管柵極的金屬與適合用作精密金屬電阻器的金屬之間的不兼容。例如常用于金屬柵極的鋁缺乏精密金屬電阻器需要的電阻率。已經(jīng)替代為諸如氮化鉭(TaN)、鎢(W)、氮化鈦(TiN)、鋁化鈦(AlN)或者具有相似功函數(shù)的其它金屬之類的材料以形成集成電阻器。然而在材料性質(zhì)不可互換時(shí)，沉積和圖案化精密電阻器作為金屬柵極掩膜層的一部分一般是不可行的。從這樣的金屬構(gòu)建電阻器的缺點(diǎn)是使用這些附加材料需要額外設(shè)備和工藝步驟，并且一般增加半導(dǎo)體制造工藝的復(fù)雜性并且因此增加半導(dǎo)體制造工藝的成本。一般希望從在用于金屬柵極晶體管的現(xiàn)有工藝流程中已經(jīng)可用的材料制作精密電阻器。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型的實(shí)施例旨在減小半導(dǎo)體制造工藝的復(fù)雜性并且因此減小半導(dǎo)體制造工藝的成本。
[0005]根據(jù)本實(shí)用新型的一個(gè)方面，提供一種精密多晶硅電阻器結(jié)構(gòu)，包括:
[0006]具有上表面的娃襯底；
[0007]在所述硅襯底中形成的隔離場，所述隔離場由與金屬柵極晶體管接觸并且相鄰的氧化物填充，所述氧化物相對于所述硅襯底的所述上表面凹陷；
[0008]精密多晶硅電阻器，覆蓋在填充的隔離場上面并且與填充的隔離場接觸；
[0009]絕緣材料，覆蓋所述多晶硅電阻器并且與所述多晶硅電阻器接觸；
[0010]層間電介質(zhì)；以及
[0011]一個(gè)或者多個(gè)金屬塞，其穿透所述層間電介質(zhì)以在金屬-多晶硅結(jié)處與所述多晶硅電阻器形成歐姆接觸。
[0012]優(yōu)選地，所述金屬塞包括鎢。
[0013]優(yōu)選地，在所述金屬柵極晶體管內(nèi)的有源硅區(qū)域的至少一部分是外延生長的部分。
[0014]優(yōu)選地，外延生長的部分用鍺或者碳中的一項(xiàng)或者多項(xiàng)摻雜。
[0015]優(yōu)選地，還包括在所述金屬-多晶硅結(jié)處形成的金屬硅化物。
[0016]優(yōu)選地，所述金屬硅化物包括鎢、鎳、鉑、鈦、鈷中的一項(xiàng)或者多項(xiàng)，或者其合金。
[0017]優(yōu)選地，還包括向所述多晶硅電阻器中注入的一種或者多種摻雜物，所述摻雜物引起所述多晶硅電阻器的電阻改變。
[0018]根據(jù)本實(shí)用新型的另一方面，提供一種集成電路，包括:
[0019]硅襯底；
[0020]在所述硅襯底中形成的替換金屬柵極晶體管，所述晶體管包括:
[0021]一個(gè)或者多個(gè)隔離溝槽；
[0022]源極區(qū)域和漏極區(qū)域；以及
[0023]替換金屬柵極；以及
[0024]至少一個(gè)多晶硅電阻器，與所述替換金屬柵極晶體管相鄰，所述多晶硅電阻器形成于凹陷的隔離場之上。
[0025]優(yōu)選地，使用犧牲多晶硅柵極作為掩膜來形成所述源極區(qū)域和所述漏極區(qū)域。
[0026]優(yōu)選地，外延生長所述源極區(qū)域和所述漏極區(qū)域。
[0027]優(yōu)選地，還包括選擇性地耦合到所述多晶硅電阻器的除了所述替換金屬柵極晶體管之外的電子部件。
[0028]優(yōu)選地，通過用摻雜物注入來調(diào)節(jié)所述多晶硅電阻器。
[0029]優(yōu)選地，所述多晶硅電阻器包括具有厚度的多晶硅膜，并且在制作期間通過變化所述多晶硅膜厚度來調(diào)節(jié)所述多晶硅電阻器。
[0030]優(yōu)選地，還包括鎢互連，在所述鎢互連中通過金屬硅化物形成去往所述多晶硅電阻器的歐姆接觸。
[0031]使用替換金屬柵極(RMG)工藝提供用于與金屬柵極晶體管并排創(chuàng)建精密多晶硅電阻器的機(jī)會。這一機(jī)會之所以存在是因?yàn)槌跏嫉匦纬蔂奚嗑Ч钖艠O，并且然后用金屬柵極替換它。因此，在形成犧牲多晶硅柵極期間，多晶硅電阻器也可以從相同多晶硅膜形成。取代在平坦表面上沉積多晶硅的平坦掩蓋層，可以略微凹陷在多晶硅電阻器的所需位置以下的淺溝槽隔離(STI)氧化物，并且保形多晶硅沉積遵循STI氧化物的凹陷輪廓。這一凹陷允許用于保護(hù)絕緣層的空間在用金屬柵極隨后替換犧牲多晶硅柵極期間覆蓋電阻器。最終精密多晶硅電阻器結(jié)構(gòu)(圖2)比為具有金屬柵極晶體管的集成電路提供金屬電阻器的現(xiàn)有結(jié)構(gòu)(圖1)更緊湊并且復(fù)雜性更少。
[0032]可以通過向多晶硅膜注入摻雜物、調(diào)整多晶硅膜厚度或者二者來調(diào)節(jié)精密多晶硅電阻器至具有所需薄片電阻(sheet resistance)?由于多晶硅柵極是犧牲的，所以即使可能有具體厚度要求(例如在多晶硅厚度約束RMG工藝的情況下)，也可以布置摻雜柵極以便與指定的薄片電阻匹配。與金屬柵極晶體管相鄰的精密多晶硅電阻器結(jié)構(gòu)除了多晶硅電阻器本身之外還可以包括:在硅襯底中形成的延伸隔離場，隔離場用相對于硅襯底的上表面凹陷的氧化物填充；覆蓋多晶硅電阻器并且與多晶硅電阻器接觸的絕緣材料；層間電介質(zhì)；以及穿透層間電介質(zhì)以在金屬-多晶硅結(jié)處與多晶硅電阻器發(fā)生歐姆接觸的一個(gè)或者多個(gè)金屬塞。
【附圖說明】
[0033]在附圖中，相同標(biāo)號標(biāo)識相似元件。未必按比例繪制附圖中的元件的尺寸和相對位置。
[0034]圖1是根據(jù)現(xiàn)有技術(shù)的與金屬電阻器相鄰的成對的RMG晶體管的側(cè)視圖，該金屬電阻器形成于不同層中、通過氧化物阻擋層與RMG晶體管豎直分離。
[0035]圖2是如本文描述的與精密多晶硅電阻器相鄰的完成的RMG器件的側(cè)視圖。
[0036]圖3是示出在形成與圖2中所示與精密多晶硅電阻器相鄰的RMG晶體管時(shí)的基本步驟的高級工藝流程圖。
[0037]圖4A是示出可以用來形成凹陷隔離場的工藝步驟序列的工藝流程圖。
[0038]圖4B是示出圖4A中描述的步驟形成的隔離區(qū)域的側(cè)視圖。
[0039]圖5是示出如本文描述的在隔離溝槽和凹陷隔離場二者之上保形沉積的多晶硅膜的側(cè)視圖。
[0040]圖6A是示出可以用來圖案化多晶硅膜并且形成如圖6B中所示外延結(jié)的工藝步驟序列的工藝流程圖。
[0041]圖6B是圖6A中所示工藝流程形成的器件輪廓的側(cè)視圖，其中已經(jīng)形成犧牲多晶硅柵極、精密多晶硅電阻器和外延結(jié)。
[0042]圖7A是示出可以用來形成替換金屬柵極和電接觸以訪問RMG晶體管和精密多晶硅電阻器的工藝步驟序列的工藝流程圖。
[0043]圖7B是本文描述的工藝流程形成的完整器件輪廓的側(cè)視圖。
【具體實(shí)施方式】
[0044]在以下描述中，闡述某些具體細(xì)節(jié)以便提供對公開的主題內(nèi)容的各種方面的透徹理解。然而無這些具體細(xì)節(jié)仍然可以實(shí)現(xiàn)公開的主題內(nèi)容。在一些實(shí)例中，尚未具體描述包括本文公開的主題內(nèi)容的實(shí)施例的公知結(jié)構(gòu)和半導(dǎo)體處理方法以免模糊本公開內(nèi)容的其它方面的描述。
[0045]除非上下文另有要求，貫穿說明書和所附權(quán)利要求，字眼“包括(comprise) ”及其變化，諸如“包括(comprises) ”和“包括(comprising) ”將在開放、包含意義上加以解釋，也就是解釋為“包括但不限于”。
[0046]貫穿說明書對絕緣材料或者半傳導(dǎo)材料的引用可以包括除了用來舉例說明呈現(xiàn)的晶體管器件的具體實(shí)施例的材料之外的各種材料。不應(yīng)狹義解釋術(shù)語“外延硅化合物”使外延生長的結(jié)構(gòu)例如限于Si或者SiGe，但是實(shí)際上，廣義解釋術(shù)語“外延硅化合物”覆蓋可以從晶體硅表面外延生長的任何化合物。
[0047]貫穿說明書對用于沉積氮化硅、二氧化硅、金屬或者相似材料的常規(guī)薄膜沉積技術(shù)的引用包括諸如化學(xué)氣相沉積(CVD)、低壓化學(xué)氣相沉積(LPCVD)、金屬有機(jī)化學(xué)氣相沉積(MOCVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)、等離子體氣相沉積(PVD)、原子層沉積(ALD)、分子束外延(MBE)、電鍍、無電鍍等這樣的工藝。本文參照這樣的工藝的示例描述具體實(shí)施例。然而本公開內(nèi)容和對某些沉積技術(shù)的引用不應(yīng)限于描述的沉積技術(shù)。例如在一些境況中，可以備選地使用PVD來完成引用CVD的描述，或者可以備選地使用無電鍍來實(shí)現(xiàn)指定電鍍的描述。另外，對常規(guī)薄膜形成技術(shù)的引用可以包括原位生長膜。例如在一些實(shí)施例中，可以通過在受熱室中使硅表面暴露于氧氣或者潮氣來實(shí)現(xiàn)控制氧化物生長至所需厚度。
[0048]貫穿說明書對半導(dǎo)體制作領(lǐng)域已知的用于圖案化各種薄膜的常規(guī)光刻技術(shù)的引用包括涉及到光刻膠的旋涂-曝光-顯影工藝序列。這樣的光刻序列需要在光刻膠上旋涂、通過圖案化的掩膜使光刻膠的區(qū)域暴露于紫外線并且顯影掉光刻膠的暴露(或者備選地未暴露)區(qū)域，由此向光刻膠傳送正或者負(fù)掩膜圖案。光刻膠掩膜然后可以用來將掩膜圖案蝕刻到一個(gè)或者多個(gè)下面的膜中。通常，如