用于硅晶圓上的集成電路的測試器和集成電路的制作方法
【專利摘要】用于硅晶圓上的集成電路的測試器和集成電路。本發(fā)明涉及用于硅晶圓上的集成電路的測試器，其特征在于，該測試器包括用于對集成電路進行測試的輸入/輸出連接，并且其特征在于，該測試器包括：用于經(jīng)由所述輸入/輸出連接將數(shù)據(jù)幀傳送到所述集成電路的裝置(E71)，所述數(shù)據(jù)幀包括用于包含在所述數(shù)據(jù)幀中的數(shù)據(jù)的時間基準、用于驗證所述時間基準的字段、以及包括至少一個集成電路測試命令的數(shù)據(jù)字段；和用于經(jīng)由所述輸入/輸出連接接收數(shù)據(jù)幀的裝置(E74)，所接收到的數(shù)據(jù)幀中的數(shù)據(jù)的持續(xù)時間是所述時間基準的倍數(shù)。
【專利說明】
用于硅晶圓上的集成電路的測試器和集成電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及用于測試設(shè)置在硅晶圓上的集成電路的方法和裝置。
【背景技術(shù)】
[0002]集成電路被制造在硅晶圓上。硅晶圓包括大量(通常數(shù)千)的集成電路。用于測試集成電路的測試器包括有限數(shù)量的與硅晶圓的輸入/輸出連接，該數(shù)量是不能增加的。
[0003]為了測試硅晶圓上的所有集成電路，測試器借助于探針卡與集成電路的矩形區(qū)域接觸幾次，以便建立與集成電路的電連接。同時測試多個集成電路，以便減少測試硅晶圓所花費的時間。
[0004]并行測試的集成電路的數(shù)量越大，測試硅晶圓所需的時間就越短。用于測試集成電路的測試探針的數(shù)量越大，由于通過測試器的輸入/輸出連接和測試探針的數(shù)量強加的限制，并行測試的集成電路的數(shù)量就越小。
[0005]此外，硅晶圓上的集成電路具有內(nèi)部時鐘，該內(nèi)部時鐘的頻率從一個集成電路到另一個集成電路顯著變化。結(jié)果不是測試集成電路的無關(guān)緊要的困難。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是通過提出一種測試方法和裝置來解決現(xiàn)有技術(shù)的缺點，在所述測試方法和裝置中，僅一個輸入/輸出連接對于測試具有測試器未知的內(nèi)部時鐘頻率的集成電路來說是必要的。
[0007]為此，根據(jù)第一個方面，本發(fā)明提出一種用于存在于硅晶圓上的集成電路的測試器，其特征在于，所述測試器包括用于測試集成電路的輸入/輸出連接，并且其特征在于，所述測試器包括:
[0008]-用于經(jīng)由所述輸入/輸出連接將數(shù)據(jù)幀傳送到所述集成電路的裝置，所述數(shù)據(jù)幀包括用于包含在所述數(shù)據(jù)幀中的數(shù)據(jù)的時間基準、用于驗證所述時間基準的字段、以及包括至少一個集成電路測試命令的數(shù)據(jù)字段;以及
[0009]-用于經(jīng)由所述輸入/輸出連接接收數(shù)據(jù)幀的裝置，所接收到的數(shù)據(jù)幀中的數(shù)據(jù)的持續(xù)時間是所述時間基準的倍數(shù)。
[0010]本發(fā)明還涉及一種用于借助于測試器測試存在于硅晶圓上的集成電路的方法，該測試器包括用于測試集成電路的輸入/輸出連接，其特征在于，該方法包括以下步驟:
[0011]-經(jīng)由所述輸入/輸出連接將數(shù)據(jù)幀傳送到所述集成電路，所述數(shù)據(jù)幀包括用于包含在所述數(shù)據(jù)幀中的數(shù)據(jù)的時間基準、用于驗證所述時間基準的字段、以及包括至少一個集成電路測試命令的數(shù)據(jù)字段;以及
[0012]-經(jīng)由所述輸入/輸出連接接收數(shù)據(jù)幀，所接收到的數(shù)據(jù)幀中的數(shù)據(jù)的持續(xù)時間是所述時間基準的倍數(shù)。
[0013]因此，通過僅使用除了電源連接之外到集成電路的用于測試集成電路的一個輸入/輸出連接，增加了并行測試的集成電路的數(shù)量。即使在集成電路的內(nèi)部時鐘的頻率對于測試器來說是未知的情況下，減少了測試硅晶圓上的集成電路所花費的時間，并且減少了生產(chǎn)集成電路的成本。
[0014]通過在發(fā)送的數(shù)據(jù)幀中插入時間基準，集成電路可以使它們自身與所接收到的數(shù)據(jù)同步，并且可以處理所接收到的數(shù)據(jù)。因而，不必具有用于將共有的時鐘傳送到集成電路和測試器的連接。
[0015]由于所接收到的數(shù)據(jù)幀中的數(shù)據(jù)的持續(xù)時間為時間基準的倍數(shù)，所以諸如由集成電路發(fā)送的信號的上升沿和下降沿的約束會較少。電子元件的特性(例如，用于提供電流的能力方面)會減少，正如電子元件的尺寸。集成電路的成本也會由此而減少。
[0016]根據(jù)本發(fā)明的特定實施方式，傳送到集成電路的數(shù)據(jù)幀中的每個數(shù)據(jù)項由邏輯高電平和邏輯低電平表示。
[0017]因此，集成電路可以在接收數(shù)據(jù)期間繼續(xù)同步。
[0018]根據(jù)本發(fā)明的特定實施方式，傳送到集成電路的數(shù)據(jù)幀還包括與集成電路測試命令相關(guān)聯(lián)的值。
[0019]因此，測試器可以改變用于測試集成電路的某些參數(shù)。
[0020]根據(jù)本發(fā)明的特定實施方式，集成電路測試命令是用于調(diào)整集成電路中的模擬、頻率、或數(shù)字值的命令。
[0021]因此，單個輸入/輸出連接被用于測試集成電路，并且增加了并行測試的集成電路的數(shù)量。
[0022]根據(jù)本發(fā)明的特定實施方式，該命令是用于在數(shù)據(jù)幀之后的時間窗口中發(fā)送或接收模擬信號的命令，并且測試器包括用于在數(shù)據(jù)幀之后的時間窗口中發(fā)送或接收模擬信號的裝置。
[0023]因此，單個輸入/輸出連接被用于測試集成電路，并且增加了并行測試的集成電路的數(shù)量。
[0024]根據(jù)本發(fā)明的特定實施方式，該命令是用于調(diào)整集成電路的內(nèi)部時鐘的命令，或用于調(diào)整用于在集成電路的存儲器中寫入或刪除數(shù)據(jù)項的電壓的命令。
[0025]因此，可以進行用于根據(jù)規(guī)格標準運作的集成電路所需的所有調(diào)整。
[0026]本發(fā)明還涉及一種集成電路，其特征在于，其包括用于測試集成電路的輸入/輸出連接，并且其特征在于該集成電路包括:
[0027]-用于經(jīng)由輸入/輸出連接接收數(shù)據(jù)幀的裝置，該數(shù)據(jù)幀包括用于包含在數(shù)據(jù)幀中的數(shù)據(jù)的時間基準、用于驗證時間基準的字段、以及包括至少一個集成電路測試命令的數(shù)據(jù)字段；以及
[0028]-用于經(jīng)由輸入/輸出連接傳送數(shù)據(jù)幀的裝置，所傳送的數(shù)據(jù)幀中的數(shù)據(jù)的持續(xù)時間為時間基準的倍數(shù)。
[0029]本發(fā)明還涉及一種用于測試集成電路的方法，該集成電路包括用于測試集成電路的輸入/輸出連接，其特征在于，該方法包括由集成電路執(zhí)行的以下步驟:
[0030]-經(jīng)由輸入/輸出連接接收數(shù)據(jù)幀，該數(shù)據(jù)幀包括用于包含在數(shù)據(jù)幀中的數(shù)據(jù)的時間基準、用于時間基準的驗證字段、以及包括用于測試集成電路的至少一個命令的數(shù)據(jù)字段；以及
[0031 ]-經(jīng)由輸入/輸出連接傳送數(shù)據(jù)幀，所傳送的數(shù)據(jù)幀中的數(shù)據(jù)的持續(xù)時間為時間基準的倍數(shù)。
[0032]因此，通過與所發(fā)送的數(shù)據(jù)幀中的時間基準同步，集成電路可以處理所接收到的數(shù)據(jù)。
[0033]此外，探針卡上的探針的最大數(shù)量受技術(shù)能力的限制，使并行測試的芯片的數(shù)量增加減少了測試的成本。本發(fā)明能夠?qū)⑻结樋ǖ氖褂脙?yōu)化到最大可能的程度。
[0034]此外，即使集成電路的內(nèi)部時鐘的頻率對于測試器來說是未知的，減少了生產(chǎn)集成電路的成本。
[0035]由于所發(fā)送的數(shù)據(jù)幀中的數(shù)據(jù)的持續(xù)時間為時間基準的倍數(shù)，所以諸如由集成電路傳送的信號的上升沿和下降沿的約束會較少。電子元件的特性(例如，在提供電流的能力方面)連同這些電子元件的尺寸一起減少。因此集成電路的成本也會減少。
[0036]根據(jù)本發(fā)明的特定實施方式，所接收到的數(shù)據(jù)幀還包括與用于測試集成電路的命令相關(guān)聯(lián)的值。
[0037]因此，不需要在此存儲對于測試集成電路所需的不同的值。由此，減小了集成電路的尺寸。
[0038]根據(jù)本發(fā)明的特定實施方式，用于測試集成電路的命令是用于調(diào)整集成電路中的模擬、頻率、或數(shù)字值的命令。
[0039]因此，單個輸入/輸出連接被用于測試集成電路，并且增加了并行測試的集成電路的數(shù)量。
[0040]根據(jù)本發(fā)明的特定實施方式，該命令是用于在數(shù)據(jù)幀之后的時間窗口中發(fā)送或接收模擬信號的命令，并且集成電路包括用于在數(shù)據(jù)幀之后的時間窗口中發(fā)送或接收模擬信號的裝置。
[0041]因此，單個輸入/輸出連接被用于測試集成電路，并且增加了并行測試的集成電路的數(shù)量。
[0042]根據(jù)本發(fā)明的特定實施方式，該命令是用于調(diào)整集成電路的內(nèi)部時鐘的命令。[0043 ]因此，可以將集成電路的內(nèi)部時鐘的頻率調(diào)整為與規(guī)格標準對應(yīng)的值。
[0044]根據(jù)本發(fā)明的特定實施方式，該命令是用于調(diào)整用于在集成電路的閃存中寫入或刪除數(shù)據(jù)項的電壓的命令。
[0045]因此，可以執(zhí)行對于根據(jù)規(guī)格標準運作的集成電路所需的所有調(diào)整。
[0046]根據(jù)本發(fā)明的特定實施方式，當(dāng)接收到用于調(diào)整寫入或刪除電壓的命令時，集成電路借助于用于調(diào)整寫入或刪除電壓的狀態(tài)機控制集成電路的存儲器中的讀取裝置。
[0047]因此，在無需與測試器交換數(shù)據(jù)的情況下，集成電路能夠自主地調(diào)整參數(shù)。因此，減少了測試時間。
[0048]本發(fā)明還涉及存儲在信息載體上的計算機程序，所述程序包括當(dāng)所述程序載入到計算機系統(tǒng)并由計算機系統(tǒng)執(zhí)行時用于實施上述方法的指令。
【附圖說明】
[0049]通過閱讀下面對示例實施方式的描述，本發(fā)明的上述特征以及其它特征將更清楚地顯現(xiàn)，所述描述結(jié)合附圖給出，其中:
[0050]圖1描述了用于測試硅晶圓上的集成電路的系統(tǒng)；
[0051]圖2描述了根據(jù)本發(fā)明的測試裝置的結(jié)構(gòu)；
[0052]圖3描述了根據(jù)本發(fā)明的集成電路的結(jié)構(gòu)；
[0053]圖4描述了由用于集成電路的測試器發(fā)送的數(shù)據(jù)幀的示例；
[0054]圖5描述了由用于測試器的集成電路發(fā)送的數(shù)據(jù)幀的示例；
[0055]圖6描述了在如參照圖4描述的數(shù)據(jù)幀中包含的命令的示例；
[0056]圖7描述了由根據(jù)本發(fā)明的測試器執(zhí)行的測試算法；
[0057]圖8描述了由根據(jù)本發(fā)明的集成電路執(zhí)行的測試算法；
[0058]圖9描述了在接收到用于調(diào)整程序或閃存的刪除電壓的命令時由集成電路執(zhí)行的算法。
【具體實施方式】
[0059]圖1描述了用于測試硅晶圓上的集成電路的系統(tǒng)。
[0060]在圖1中，測試器Te使用與并行測試的一組集成電路的矩形區(qū)域接觸的多個探針卡測試硅晶圓DUT的集成電路Cl。
[0061]例如，測試器Te是控制一個或更多個探針卡的計算機。測試器Te測試集成電路是否符合規(guī)范，并且能夠調(diào)整集成電路的參數(shù)。
[0062]根據(jù)本發(fā)明，每個集成電路具有由圖1中的黑方塊描述的單個接觸區(qū)域，其用于測試集成電路。除了集成電路的電源探針之外，用于測試集成電路的測試器Te使用單個探針。當(dāng)探針與接觸區(qū)域接觸時，根據(jù)本發(fā)明實現(xiàn)了輸入/輸出連接。
[0063]在圖1中，借助于包括探針Capl至Cap3的探針卡并行測試三個集成電路。自然地，可以并行測試更多的集成電路，圖1中的示例僅是實際情況的簡化。
[0064]同樣，為了簡化起見，在圖1中僅示出了七個集成電路。自然地，可以在硅晶圓DUT上存在大量的集成電路。
[0065]每個集成電路具有其自身的內(nèi)部時鐘，該內(nèi)部時鐘的頻率從一個集成電路到另一個集成電路變化，并且與測試器Te的頻率不同。
[0066]借助測試器Te和被測試的每個集成電路Cl之間的通信協(xié)議，根據(jù)本發(fā)明的單個接觸區(qū)域的使用是可能的，使得測試器Te可以指示測試的類型或必須進行的調(diào)整，并且使得集成電路Cl對此理解。將相同的接觸區(qū)域應(yīng)用于集成電路Cl和測試器Te之間的信息交換。
[0067]在集成電路的測試中，模擬和數(shù)字信號兩者在集成電路Cl和測試器Te之間交換。例如，調(diào)整集成電路Cl的閃存的參數(shù)和選擇閃存的某些測試模式能夠測量電壓和/或電流。根據(jù)本發(fā)明的用于測試集成電路Cl的單個接觸區(qū)域的使用考慮了這種約束條件。
[0068]根據(jù)本發(fā)明，測試器Te包括:
[0069]-用于經(jīng)由輸入/輸出連接將數(shù)據(jù)幀傳送到集成電路的裝置，數(shù)據(jù)幀包括用于包含在數(shù)據(jù)幀中的數(shù)據(jù)的時間基準、用于驗證時間基準的字段、和包括用于測試集成電路的至少一個命令的數(shù)據(jù)字段，
[0070]-用于經(jīng)由輸入/輸出連接接收數(shù)據(jù)幀的裝置，所接收到的數(shù)據(jù)幀中的數(shù)據(jù)具有為時間基準的倍數(shù)的持續(xù)時間。
[0071]每個集成電路包括:
[0072]-用于經(jīng)由輸入/輸出連接接收數(shù)據(jù)的裝置，數(shù)據(jù)幀包括用于包含在數(shù)據(jù)幀中的數(shù)據(jù)的時間基準、用于驗證時間基準的字段、和包括用于測試集成電路的至少一個命令的數(shù)據(jù)字段，
[0073]-用于經(jīng)由輸入/輸出連接傳送數(shù)據(jù)幀的裝置，所傳送的數(shù)據(jù)幀中的數(shù)據(jù)具有為時間基準的倍數(shù)的持續(xù)時間。
[0074]圖2描述了根據(jù)本發(fā)明的測試裝置或測試器的結(jié)構(gòu)。
[0075]測試器Te包括:
[0076]-處理器、微處理器或微控制器200;
[0077]-易失存儲器203;
[0078]-ROM 存儲器202;
[0079]-接口205，其包括至少一個探針卡；
[0080]-通信總線201，其將處理器200連接到ROM存儲器202、RAM存儲器203和接口205。[0081 ] 處理器200能夠執(zhí)行從ROM存儲器202、從外部存儲器(未示出)或從存儲介質(zhì)載入易失存儲器203的指令。當(dāng)測試器Te被加電時，處理器200能夠從易失存儲器203讀取指令，并且執(zhí)行這些指令。這些指令形成計算機程序，該計算機程序使處理器200實現(xiàn)結(jié)合圖7描述的方法的所有或部分。
[0082]結(jié)合附圖7描述的方法的所有或部分可以通過由諸如DSP(數(shù)字信號處理器)或微處理器的可編程機器執(zhí)行一組指令以軟件形式來實現(xiàn)，或者可以通過諸如FPGA(現(xiàn)場可編程門陣列)或ASIC(專用集成電路)的機器或?qū)Ｓ媒M件以硬件形式來實現(xiàn)。
[0083]圖3描繪了根據(jù)本發(fā)明的硅晶圓上的集成電路結(jié)構(gòu)。
[0084]集成電路Cl包括:
[0085]-處理器、微處理器或微控制器300;
[0086]-易失存儲器303;
[0087]-ROM 存儲器302;
[0088]-閃存304;
[0089 ]-接口 305，其包括用于與探針卡的探針接觸的接觸區(qū)域；
[0090]-通信總線301，其將處理器300連接到ROM存儲器302、RAM存儲器303、閃存304和接P305o
[0091]處理器300能夠執(zhí)行從ROM存儲器302載入易失存儲器303的指令。當(dāng)集成電路Cl被上電時，處理器300能夠從易失存儲器303讀取指令，并且執(zhí)行這些指令。這些指令形成計算機程序，該計算機程序使處理器300實現(xiàn)結(jié)合圖8和圖9描述的所有或一些方法。
[0092]結(jié)合圖8和圖9描述的所有或一些方法可以通過由諸如DSP(數(shù)字信號處理器)或微控制器的可編程機器執(zhí)行一組指令以軟件形式來實現(xiàn)，或者通過機器或?qū)Ｓ媒M件以硬件形式來實現(xiàn)。
[0093]圖4描述了通過測試器將數(shù)據(jù)幀發(fā)送到集成電路的示例。
[0094]由測試器Te發(fā)送到集成電路Cl的數(shù)據(jù)幀被分解成時間基準40、用于驗證時間基準的字段41、數(shù)據(jù)42和幀的末端43。
[0095]測試器Te將指令發(fā)送到集成電路Cl，并且可選地接收對所發(fā)送的指令的響應(yīng)。
[0096]根據(jù)使用的協(xié)議，至少在由測試器Te發(fā)送的每個幀的開始進行自校準。時間基準40具有由測試器Te的頻率確定的持續(xù)時間。例如，基準40對應(yīng)于邏輯高電平，例如，其持續(xù)時間等于測試器Te的時鐘的三個時鐘周期。該三個時鐘周期的持續(xù)時間將由集成電路Cl使用，以便與測試器Te的時鐘同步。
[0097]用于驗證時間基準41的字段對應(yīng)于邏輯低電平，例如，其持續(xù)時間等于時間基準40的持續(xù)時間的預(yù)定整數(shù)倍。例如，驗證字段具有等于時間基準40的持續(xù)時間的八倍的持續(xù)時間。
[0098]用于驗證時間基準41的字段能夠使接收數(shù)據(jù)幀的集成電路Cl檢查時間基準實際上是否對應(yīng)于幀的開始。如果用于驗證時間基準41的字段不等于時間基準40的持續(xù)時間的預(yù)定的倍數(shù)，則時間基準40是雜散脈沖。如果用于驗證時間基準41的字段等于時間基準40的持續(xù)時間的預(yù)定的倍數(shù)，則實際上接收到幀。
[0099]數(shù)據(jù)字段42包含發(fā)送命令所必要的數(shù)據(jù)。
[0100]參照圖6給出命令的示例。
[0101]數(shù)據(jù)字段42包括一連串二進制值“O”或“I”。
[0102]例如，字段44中的二進制值“I”對應(yīng)于處于高電平的測試器Te的時鐘的兩個時鐘周期，隨后是處于低電平的測試器Te的時鐘的一個時鐘周期。
[0103]例如，字段45中的二進制值“O”對應(yīng)于處于高電平的測試器Te的時鐘的一個時鐘周期，隨后是處于低電平的測試器Te的時鐘的兩個時鐘周期。
[0104]根據(jù)該示例，在接收數(shù)據(jù)期間，集成電路Cl可以繼續(xù)與測試器Te的時鐘同步。
[0105]在變型中，二進制值“I”對應(yīng)于處于高電平的測試器Te的時鐘的三個時鐘周期，并且二進制值“O”對應(yīng)于處于低電平的測試器Te的時鐘的三個時鐘周期。
[0106]幀43的末端對應(yīng)于處于高電平的測試器Te的時鐘的兩個時鐘周期，隨后是處于低電平的測試器Te的時鐘的一個時鐘周期。
[0107]在幀43的末端之后，在46表示的時間段期間，可以可選地發(fā)送或接收模擬電壓。該模擬電壓通過集成電路Cl或測試器Te來傳遞。例如，該模擬電壓是由測試器Te借助于在數(shù)據(jù)字段中存在的命令提供的電壓，或者由測試器Te借助于在數(shù)據(jù)字段中存在的命令請求的電壓。
[0108]時間段46也可以是時間基準。
[0109]圖5描述了由集成電路發(fā)送到測試器的數(shù)據(jù)幀的示例。
[0110]一旦接收到幀43的末端，如果必要，集成電路Cl就對參照圖4描述的幀作出響應(yīng)。
[0111]圖5描述了針對如參照圖4描述的幀的數(shù)字響應(yīng)的幀的末端43、幀的開始50和數(shù)據(jù)字段51。
[0112]幀包括幀的開始50。幀的開始50包括三個二進制值52至54。
[0113]集成電路Cl使用的時鐘是如參照圖4描述的幀的啟動字段40的持續(xù)時間的整數(shù)倍，并且大于或等于啟動字段40的持續(xù)時間的兩倍。
[0114]例如，該倍數(shù)是2的倍數(shù)，優(yōu)先等于8。
[0115]這是因為，由于集成電路Cl必須具有盡可能小的硅表面，所以將數(shù)據(jù)幀傳遞到測試器Te的輸出級具有在遠低于測試器Te的輸出狀態(tài)的電流源的方面的規(guī)格。通過使用啟動字段40的持續(xù)時間的倍數(shù)，任何與輸出電流相關(guān)的限制關(guān)聯(lián)的問題都將解決。此外，因為集成電路的內(nèi)部頻率的不同，所以選擇用于集成電路Cl的幀傳送的二進制信息項的持續(xù)時間，使得所有功能集成電路可以以適當(dāng)?shù)乃俾薯憫?yīng)。
[0116]二進制值52位于低電平“O”，并且具有啟動字段40的持續(xù)時間的8倍的持續(xù)時間。
[0117]二進制值52位于高電平“I”，并且具有啟動字段40的持續(xù)時間的8倍的持續(xù)時間。
[0118]二進制值53位于低電平“O”，并且具有啟動字段40的持續(xù)時間的8倍的持續(xù)時間。
[0119]數(shù)據(jù)字段51包括一個或更多個二進制值。
[0120]在圖5的示例中，數(shù)據(jù)字段包括兩個二進制值55和56。
[0121]二進制值55位于低電平“O”，并且具有啟動字段40的持續(xù)時間的8倍的持續(xù)時間。
[0122]二進制值56位于高電平“I”，并且具有啟動字段40的持續(xù)時間的8倍的持續(xù)時間。
[0123]由集成電路Cl發(fā)送的幀不包括幀定界符的末端。這是無用的，由于測試器Te知道響應(yīng)是否是必須的，以及如果是必需的情況下的位數(shù)。
[0124]圖6描述了包含在參照圖4描述的幀中的命令的示例。
[0125]圖6中的表包括三列，第一列指示命令的類型。命令的類型以預(yù)定的二進制字的形式被包含在參照圖4描述的幀的數(shù)據(jù)字段42中。
[0126]第二列指示包含在數(shù)據(jù)字段42中的數(shù)據(jù)。
[0127]第三列指示如參照圖5描述的或在圖6中46表示的時間段期間的響應(yīng)是否必須由集成電路Cl發(fā)送。根據(jù)命令的類型，該響應(yīng)是數(shù)字或模擬或頻率。
[0128]對于數(shù)據(jù)寫入命令，數(shù)據(jù)字段42包括數(shù)據(jù)項將被寫入的地址、以及數(shù)據(jù)項的值。作為響應(yīng)不發(fā)送幀。
[0129]對于數(shù)據(jù)讀取命令，數(shù)據(jù)字段42包括圖5的數(shù)據(jù)字段51中數(shù)據(jù)項必須被讀取并且返回的地址。
[0130]作為響應(yīng)參照圖5接收的幀必須被發(fā)送。幀的字段41包括所讀取的數(shù)據(jù)項的值。
[0131]對于模擬電壓調(diào)整命令，數(shù)據(jù)字段42包括將進行的調(diào)整的類型，諸如，編程或刪除電壓。作為響應(yīng)不發(fā)送幀。
[0132]在模擬電壓調(diào)整命令之前，在集成電路的存儲器的預(yù)定區(qū)域內(nèi)寫入?yún)?shù)的表。例如，該存儲器是RAM存儲器。
[0133]對于用于調(diào)整集成電路的內(nèi)部振蕩器的命令，數(shù)據(jù)字段42包括集成電路的內(nèi)部振蕩器的頻率將被調(diào)整的值的范圍。在圖4的字段46中插入時間基準。作為響應(yīng)不發(fā)送幀。
[0134]當(dāng)接收到調(diào)整內(nèi)部振蕩器的命令時，在由字段46的持續(xù)時間指示的時間基準期間，集成電路Cl對由內(nèi)部振蕩器產(chǎn)生的脈沖的數(shù)量進行計數(shù)。如果計數(shù)的脈沖的數(shù)量未包含在該值范圍內(nèi)，則修正內(nèi)部振蕩器的頻率，直到脈沖的數(shù)量包含在該值范圍內(nèi)。
[0135]對于用于讀取模擬電壓的命令，數(shù)據(jù)字段42包括指示測試器Te將哪個模擬信號插入圖4的字段46中以及字段46的持續(xù)時間的信息。
[0136]圖7描述了由根據(jù)本發(fā)明的測試器執(zhí)行的測試算法。
[0137]更精確地，由測試器Te的處理器200來執(zhí)行本算法。
[0138]在步驟E70，處理器200從與集成電路Cl的參數(shù)的測試或調(diào)整對應(yīng)的命令的列表選擇將被發(fā)送到至少一個集成電路Cl的命令。
[0139]在隨后的步驟E71，處理器200命令如參照圖4描述的數(shù)據(jù)幀的傳送，并且該數(shù)據(jù)幀包括所選擇的指令。
[0140]在隨后的步驟E72，處理器200針對該命令檢查是否必須發(fā)送或接收模擬電壓，或者基準時間是否包含在圖4的字段46中。
[0141]如果這樣，處理器200移到步驟E73，并且在圖4中46表示的時間段期間傳送或讀取模擬電壓或基準時間。如果不是，處理器200移到步驟E74。
[0142]在步驟E74，處理器200檢查是否響應(yīng)于在步驟E71發(fā)送的幀接收幀。
[0143]如果響應(yīng)于在步驟E71發(fā)送的幀將接收幀，則處理器200移到步驟E75。如果不是，處理器200中斷本算法。
[0144]在步驟E75，處理器200借助于接口205接收參照圖5描述的數(shù)據(jù)幀。
[0145]一旦執(zhí)行這種操作，處理器200就中斷本算法。
[0146]圖8描述了由根據(jù)本發(fā)明的集成電路執(zhí)行的測試算法。
[0147]更精確地，本算法由每個集成電路Cl的處理器300來執(zhí)行。
[0148]在步驟E80，處理器300接收如參照圖4描述的數(shù)據(jù)幀。在該步驟，處理器300與時間基準40同步。
[0149]在步驟E81，處理器300通過檢查用于時間基準41的驗證字段是否等于時間基準40的預(yù)定倍數(shù)來驗證時間基準。如果不是，則處理器300中斷本算法，同時等候新的時間基準
40 ο
[0150]在步驟Ε82，處理器300處理包含在數(shù)據(jù)字段42中的數(shù)據(jù)，并且執(zhí)行該命令。
[0151]在隨后的步驟Ε83，處理器300檢查針對該命令模擬電壓或時間基準將被發(fā)送或接收還是發(fā)送和接收。
[0152]如果這樣，處理器300移到步驟Ε84，并且傳送或讀取模擬電壓，或者在圖4中46指示的時間段期間測量時間基準。如果不是，處理器300移到步驟Ε85。
[0153]在步驟Ε85，處理器300檢查是否響應(yīng)于在步驟Ε80接收的數(shù)據(jù)幀將發(fā)送數(shù)據(jù)幀。
[0154]如果將發(fā)送數(shù)據(jù)幀，則處理器300移到步驟Ε86。如果不是，處理器300中斷本算法。
[0155]在步驟Ε86，處理器300借助于接口 305傳送參照圖5描述的數(shù)據(jù)幀。
[0156]一旦執(zhí)行這種算法，則處理器300中斷本算法。
[0157]圖9描述了在接收到用于調(diào)整編程電壓或用于擦除閃存的命令時，由集成電路執(zhí)行的算法。
[0158]更精確地，由每個集成電路Cl的處理器300執(zhí)行本算法或狀態(tài)機。
[0159]在步驟Ε91，處理器300命令在隨機存取存儲器RAM中的包括各種電壓值的表的傳送。
[0160]在隨后的步驟Ε91，處理器300檢測用于調(diào)整編程電壓或擦除存儲器的命令的接收。例如，該存儲器是閃存、E2PR0M、MRAM、MLU、CBRAM或FeRAM存儲器。
[0161]在隨后的步驟Ε92，處理器300讀取隨機存取存儲器中的電壓值，并且將所讀取的電壓應(yīng)用于存儲器。
[0162]在隨后的步驟Ε93，處理器300檢查是否已正確地完成擦除或編程。
[0163]如果這樣，處理器300移到步驟Ε94，并且存儲在隨機存取存儲器RAM中讀取的值。
[0164]如果不是，處理器300移到步驟Ε95，并且檢查是否已讀取包含在表中的所有值。
[0165]如果已讀取包含在表中的所有值，則中斷本算法。如果不是，處理器300移到步驟Ε96，讀取隨機存取存儲器中的另一個電壓值，并且將所讀取的電壓應(yīng)用于閃存。
[0166]一旦執(zhí)行該操作，則處理器300返回到步驟Ε93。
【主權(quán)項】
1.一種用于硅晶圓上的集成電路的測試器，其特征在于，所述測試器包括用于測試集成電路的單個輸入/輸出連接，并且所述測試器包括: -用于經(jīng)由所述輸入/輸出連接將數(shù)據(jù)幀傳送到所述集成電路的裝置(E71)，所述數(shù)據(jù)幀包括用于包含在所述數(shù)據(jù)幀中的數(shù)據(jù)的時間基準、用于驗證所述時間基準的字段、以及包括至少一個集成電路測試命令的數(shù)據(jù)字段;以及 -用于經(jīng)由所述輸入/輸出連接接收數(shù)據(jù)幀的裝置(E74)，所接收到的數(shù)據(jù)幀中的數(shù)據(jù)的持續(xù)時間是所述時間基準的整數(shù)倍并且大于或等于所述時間基準的持續(xù)時間的兩倍。2.根據(jù)權(quán)利要求1所述的測試器，其特征在于，所接收到的數(shù)據(jù)幀的數(shù)據(jù)的持續(xù)時間是所述時間基準的持續(xù)時間的兩倍的整數(shù)倍。3.根據(jù)權(quán)利要求1或2所述的測試器，其特征在于，傳送到所述集成電路中的所述數(shù)據(jù)幀中的每個數(shù)據(jù)項由邏輯高電平和邏輯低電平來表示。4.根據(jù)權(quán)利要求1至3中任一項所述的測試器，其特征在于，傳送到所述集成電路的所述數(shù)據(jù)幀進一步包括與測試所述集成電路的命令相關(guān)聯(lián)的值。5.根據(jù)權(quán)利要求1至3中任一項所述的測試器，其特征在于，測試所述集成電路的命令是用于調(diào)整所述集成電路中的模擬、頻率、或數(shù)字值的命令。6.根據(jù)權(quán)利要求5所述的測試器，其特征在于，所述命令是在所述數(shù)據(jù)幀之后的時間窗口中發(fā)送或接收模擬信號的命令，并且所述測試器包括用于在所述數(shù)據(jù)幀之后的所述時間窗口中發(fā)送或接收所述模擬信號的裝置。7.根據(jù)權(quán)利要求5所述的測試器，其特征在于，所述命令是用于調(diào)整所述集成電路的內(nèi)部時鐘的命令或者用于調(diào)整用于在所述集成電路的存儲器中寫入或刪除數(shù)據(jù)項的電壓的命令。8.—種集成電路，其特征在于，所述集成電路包括用于測試所述集成電路的輸入/輸出連接，并且所述集成電路包括: -用于經(jīng)由所述輸入/輸出連接接收數(shù)據(jù)幀的裝置，所述數(shù)據(jù)幀包括用于包含在所述數(shù)據(jù)幀中的數(shù)據(jù)的時間基準、用于驗證所述時間基準的字段、以及包括至少一個集成電路測試命令的數(shù)據(jù)字段;以及 -用于經(jīng)由所述輸入/輸出連接傳送數(shù)據(jù)幀的裝置，所傳送的數(shù)據(jù)幀中的數(shù)據(jù)的持續(xù)時間是所述時間基準的整數(shù)倍并且大于或等于所述時間基準的持續(xù)時間的兩倍。9.根據(jù)權(quán)利要求8所述的集成電路，其特征在于，所接收到的數(shù)據(jù)幀的數(shù)據(jù)的持續(xù)時間是所述時間基準的持續(xù)時間的兩倍的整數(shù)倍。10.根據(jù)權(quán)利要求8或9所述的集成電路，其特征在于，所接收到的數(shù)據(jù)幀進一步包括與測試所述集成電路的命令相關(guān)聯(lián)的值。11.根據(jù)權(quán)利要求10所述的集成電路，其特征在于，測試所述集成電路的命令是用于調(diào)整所述集成電路中的模擬、頻率、或數(shù)字值的命令。12.根據(jù)權(quán)利要求10所述的集成電路，其特征在于，所述命令是在所述數(shù)據(jù)幀之后的時間窗口中發(fā)送或接收模擬信號的命令，并且所述集成電路包括用于在所述數(shù)據(jù)幀之后的所述時間窗口中發(fā)送或接收所述模擬信號的裝置。13.根據(jù)權(quán)利要求10所述的集成電路，其特征在于，所述命令是用于調(diào)整所述集成電路的內(nèi)部時鐘的命令。14.根據(jù)權(quán)利要求10所述的集成電路，其特征在于，所述命令是用于調(diào)整用于在所述集成電路的存儲器中寫入或刪除數(shù)據(jù)項的電壓的命令。15.根據(jù)權(quán)利要求12所述的集成電路，其特征在于，當(dāng)接收到用于調(diào)整寫入或刪除電壓的命令時，所述集成電路借助于用于調(diào)整所述寫入或刪除電壓的狀態(tài)機控制所述集成電路的存儲器中的讀取裝置。16.—種使用硅晶圓上的集成電路的測試器的測試方法，所述測試器包括用于測試集成電路的單個輸入/輸出連接，其特征在于，所述測試方法包括以下步驟: -經(jīng)由所述輸入/輸出連接將數(shù)據(jù)幀傳送到所述集成電路，所述數(shù)據(jù)幀包括用于包含在所述數(shù)據(jù)幀中的數(shù)據(jù)的時間基準、用于驗證所述時間基準的字段、以及包括用于測試所述集成電路的至少一個命令的數(shù)據(jù)字段;以及 -經(jīng)由所述輸入/輸出連接接收數(shù)據(jù)幀，所接收到的數(shù)據(jù)幀中的數(shù)據(jù)的持續(xù)時間是所述時間基準的整數(shù)倍并且大于或等于所述時間基準的持續(xù)時間的兩倍。17.根據(jù)權(quán)利要求16所述的測試方法，其特征在于，所接收到的數(shù)據(jù)幀中的數(shù)據(jù)的持續(xù)時間是所述時間基準的持續(xù)時間的兩倍的整數(shù)倍。18.—種用于測試集成電路的方法，所述集成電路包括用于測試所述集成電路的單個輸入/輸出連接，其特征在于，所述方法包括由所述集成電路執(zhí)行的以下步驟: -經(jīng)由所述輸入/輸出連接接收數(shù)據(jù)幀，所述數(shù)據(jù)幀包括用于包含在所述數(shù)據(jù)幀中的數(shù)據(jù)的時間基準、用于驗證所述時間基準的字段、以及包括用于測試所述集成電路的至少一個命令的數(shù)據(jù)字段;以及 -經(jīng)由所述輸入/輸出連接傳送數(shù)據(jù)幀，所傳送的數(shù)據(jù)幀中的數(shù)據(jù)的持續(xù)時間是所述時間基準的持續(xù)時間的兩倍的整數(shù)倍。19.根據(jù)權(quán)利要求18所述的方法，其特征在于，所接收到的數(shù)據(jù)幀中的數(shù)據(jù)的持續(xù)時間是所述時間基準的持續(xù)時間的兩倍的整數(shù)倍。
【文檔編號】G01R31/28GK105938180SQ201610240514
【公開日】2016年9月14日
【申請日】2016年3月4日
【發(fā)明人】C·蘭伯特, S·巴揚, A·克羅古尼克
【申請人】星晶有限公司