晶圓級芯片封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體制造領(lǐng)域，特別是涉及一種晶圓級芯片封裝方法。
【背景技術(shù)】
[0002]隨著集成電路制造業(yè)的快速發(fā)展，人們對集成電路的封裝技術(shù)的要求也不斷提高，現(xiàn)有的封裝技術(shù)包括球柵陣列封裝(BGA)、芯片尺寸封裝(CSP)、圓片級封裝(WLP)、三維封裝(3D)和系統(tǒng)封裝(SiP)等。其中，圓片級封裝(WLP)由于其出色的優(yōu)點逐漸被大部分的半導(dǎo)體制造者所采用，它的全部或大部分工藝步驟是在已完成前工序的硅圓片上完成的，最后將圓片直接切割成分離的獨立器件。圓片級封裝(WLP)具有其獨特的優(yōu)點:①封裝加工效率高，可以多個圓片同時加工；②具有倒裝芯片封裝的優(yōu)點，即輕、薄、短、??；③與前工序相比，只是增加了引腳重新布線(RDL)和凸點制作兩個工序，其余全部是傳統(tǒng)工藝；④減少了傳統(tǒng)封裝中的多次測試。因此世界上各大型IC封裝公司紛紛投入這類WLP的研究、開發(fā)和生產(chǎn)。WLP的不足是目前引腳數(shù)較低，還沒有標準化和成本較高。WLP所涉及的關(guān)鍵技術(shù)除了前工序所必須的金屬淀積技術(shù)、光刻技術(shù)、蝕刻技術(shù)等以外，還包括重新布線(RDL)技術(shù)和凸點制作技術(shù)。通常芯片上的引出端焊盤是排到在管芯周邊的方形鋁層，為了使WLP適應(yīng)了 SMT 二級封裝較寬的焊盤節(jié)距，需將這些焊盤重新分布，使這些焊盤由芯片周邊排列改為芯片有源面上陣列排布，這就需要重新布線(RDL)技術(shù)。
[0003]重新布線層(RDL)是倒裝芯片組件中芯片與封裝之間的接口界面。重新布線層是一個額外的金屬層，由核心金屬頂部走線組成，用于將裸片的I/o焊盤向外綁定到諸如凸點焊盤等其它位置。凸點通常以柵格圖案布置，每個凸點都澆鑄有兩個焊盤(一個在頂部，一個在底部)，它們分別連接重新布線層和封裝基板。
[0004]現(xiàn)有的扇出型芯片封裝技術(shù)，通常是將半導(dǎo)體芯片直接粘貼于貼膜上，然后將半導(dǎo)體芯片轉(zhuǎn)移至支撐襯底或支架上。半導(dǎo)體芯片轉(zhuǎn)移后，需要將所述貼膜進行移除，然而，在貼膜移除的同時，貼膜上的粘合膠容易殘留在半導(dǎo)體芯片表面，對半導(dǎo)體芯片造成污染，從而影響。
[0005]為了克服上述缺陷，現(xiàn)有的一種解決方案是，先直接于硅支撐襯底表面制作重新布線層，然后在半導(dǎo)體芯片表面制作焊接凸點，對準后將半導(dǎo)體芯片封裝于所述硅支撐襯底表面，最后減薄所述硅支撐襯底。這種工藝的優(yōu)點是可以避免貼膜的粘合膠對半導(dǎo)體芯片的污染。但是，由于重新布線層制作于硅支撐襯底上，半導(dǎo)體芯片的封裝需要非常高的對準精度，以保證電性能，因而這種工藝的實現(xiàn)難度較高，容易造成成品率的下降。
[0006]鑒于以上原因，提供一種能有效避免半導(dǎo)體芯片污染的晶圓級芯片封裝方法實屬必要。

【發(fā)明內(nèi)容】

[0007]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種晶圓級芯片封裝方法，用于解決現(xiàn)有技術(shù)中半導(dǎo)體芯片封裝過程中容易被污染的問題。
[0008]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種晶圓級芯片封裝方法，所述晶圓級芯片封裝方法包括步驟:1)提供一載體，于所述載體的表面形成粘合層；2)于所述粘合層表面形成介質(zhì)層；3)將半導(dǎo)體芯片正面朝下地附著于所述介質(zhì)層表面；4)采用注塑工藝對各半導(dǎo)體芯片進行封裝；5)分離所述粘合層及介質(zhì)層，以去除所述載體及粘合層；6)基于所述介質(zhì)層對所述半導(dǎo)體芯片形成重新布線層；7)于所述重新布線層上進行植球回流工藝，形成微凸點。
[0009]作為本發(fā)明的晶圓級芯片封裝方法的一種優(yōu)選方案，所述半導(dǎo)體芯片為扇出型半導(dǎo)體芯片。
[0010]作為本發(fā)明的晶圓級芯片封裝方法的一種優(yōu)選方案，所述載體包括玻璃、半導(dǎo)體、金屬及剛性的聚合物中的一種。
[0011]作為本發(fā)明的晶圓級芯片封裝方法的一種優(yōu)選方案，所述粘合層與介質(zhì)層所采用的材料不同，并且所述粘合層與介質(zhì)層能實現(xiàn)完全分離。
[0012]作為本發(fā)明的晶圓級芯片封裝方法的一種優(yōu)選方案，所述介質(zhì)層與半導(dǎo)體芯片之間具有足夠的附著力以將各半導(dǎo)體芯片固定于所述介質(zhì)層表面。
[0013]作為本發(fā)明的晶圓級芯片封裝方法的一種優(yōu)選方案，所述粘合層包括膠帶、通過旋涂工藝制作的粘合膠或環(huán)氧樹脂中的一種，所述介質(zhì)層包括二氧化硅及氮化硅中的一種。
[0014]作為本發(fā)明的晶圓級芯片封裝方法的一種優(yōu)選方案，步驟4)的注塑工藝采用的封裝材料包括硅膠以及環(huán)氧樹脂中的一種。
[0015]作為本發(fā)明的晶圓級芯片封裝方法的一種優(yōu)選方案，步驟6)包括以下步驟:6-1)采用光刻工藝及刻蝕工藝于所述介質(zhì)層中形成與半導(dǎo)體芯片電性引出所對應(yīng)的通孔；6-2)于各通孔中填充金屬導(dǎo)體，形成連接通孔；6-3)于所述介質(zhì)層表面形成于所述連接通孔對應(yīng)連接的重新布線層。
[0016]進一步地，步驟6-3)包括以下步驟:6_3a)于所述介質(zhì)層表面制作光刻膠圖形；6-3b)基于所述光刻膠圖形于所述介質(zhì)層表面沉積或濺射種子層；6-3c)基于所述種子層電鍍金屬導(dǎo)體形成金屬連線；6-3d)去除所述光刻膠圖形，以形成重新布線層。
[0017]如上所述，本發(fā)明的晶圓級芯片封裝方法，具有以下有益效果:本發(fā)明通過在粘合層與半導(dǎo)體芯片之間制作介質(zhì)層，避免了粘合層與半導(dǎo)體芯片直接粘合而造成半導(dǎo)體芯片被污染的問題。通過本發(fā)明的封裝方法，可以將封裝過程中半導(dǎo)體芯片被污染的情況得到極大的控制，從而提尚半導(dǎo)體芯片的成品率及電性能。本發(fā)明步驟簡單，可以有效提尚廣品的良率及性能，在半導(dǎo)體制造領(lǐng)域具有廣泛的應(yīng)用前景。
【附圖說明】
[0018]圖1顯示為本發(fā)明的晶圓級芯片封裝方法的步驟流程示意圖。
[0019]圖2?圖8顯示為本發(fā)明的晶圓級芯片封裝方法各步驟所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0020]元件標號說明
[0021]11載體
[0022]12粘合層
[0023]13介質(zhì)層
[0024]14半導(dǎo)體芯片
[0025]15封裝材料
[0026]16重新布線層
[0027]17微凸點
[0028]Sll?S17步驟I)?步驟7)
【具體實施方式】
[0029]以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應(yīng)用，本說明書中的各項細節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。
[0030]請參閱圖1?圖8。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖示中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0031]如圖1?圖8所示，本實施例提供一種晶圓級芯片封裝方法，所述晶圓級芯片封裝方法包括步驟:
[0032]如圖1及圖2所示，首先進行步驟1)S11，提供一載體11，于所述載體11的表面形成粘合層12 ；
[0033]所述載體11可以為后續(xù)制作粘合層12以及介質(zhì)層13提供剛性的結(jié)構(gòu)或基體，例如，所述載體11可以選用為具有適當形狀的玻璃、半導(dǎo)體、金屬及剛性的聚合物中的一種。在本實施例中，所述載體11選用為玻璃。
[0034]所述粘合層12最好選用具有光潔表面的粘合材料制成，并且能夠在其表面制作介質(zhì)層13，其必須與介質(zhì)層13具有一定的結(jié)合力，以保證介質(zhì)層13在后續(xù)工藝中不會產(chǎn)生自動脫落等情況，另外，其與載體11可以具有較強的結(jié)合力，一般來說，其與載體11的結(jié)合力需要大于與介質(zhì)層13的結(jié)合力，所述粘合層12在后續(xù)的工藝中用于介質(zhì)層13與載體11之間的分離層。作為示例，所述粘合層12可以選用為膠帶、通過旋涂工藝制作的粘合膠或環(huán)氧樹脂中的一種。在本實施例中，所述粘合層12選用為膠帶。
[0035]如圖1及圖3所示，然后進行步驟2)S12，于所述粘合層12表面形成介質(zhì)層13。
[0036]作為示例，所述粘合層12與介質(zhì)層13所采用的材料不同，并且所述粘合層12與