，用于接觸孔(42)的蝕刻是干式蝕刻。例如，目前先進(jìn)技術(shù)深反應(yīng)離子蝕刻(DRIE)可以以約1:20的寬度:高度比率獲得溝槽形接觸孔(42)。通過使用DRIE，即使在元胞尺寸顯著減小的情況下，源極的接觸電阻也可以保持為低。在形成接觸孔(42)之后，ρ+擴(kuò)散(12)通過離子注入以及退火形成。例如，離子注入可以通過將ILD(32)用作硬掩模而執(zhí)行。又例如，在光刻以及蝕刻接觸孔(42)之后，光刻膠可以被保持作為用于離子注入的掩模，并且所述光刻膠在離子注入之后移除。
[0135]圖7G示出在晶片正面源極(22)的形成以及在晶片背面漏極(23)的形成。在本發(fā)明的實施例中，源極(22)通過淀積形成。例如，源極(22)可以通過常用的濺射或蒸發(fā)形成。又例如，源極(22)還可以通過電鍍形成，以便以高寬高比填充溝槽形接觸孔(42)。另一方面，漏極(23)通常通過濺射或蒸發(fā)形成。
[0136]圖8A至圖81示出如先前在圖6中示出的溝槽柵IGBT的制造方法。制造過程包括
(001)以rT襯底晶片(14)開始；(002)在rT襯底(14)的頂部上形成ρ型體區(qū)(13) ； (003)在P型體區(qū)(13)的頂部上形成多晶硅η+發(fā)射區(qū)(11) ； (004)通過圖案化η+發(fā)射區(qū)(11)和ρ型體區(qū)(13)形成柵溝槽(41) ； (005)在柵溝槽(41)中并且在η+發(fā)射區(qū)(11)的上表面處形成柵電介質(zhì)(31) ； (006)通過淀積以及深蝕刻形成柵電極(21) ； (007)將ILD(32)淀積在柵電極(21)的頂部上以及n+發(fā)射區(qū)(11)的表面上；(008)通過圖案化ILD(32)和η +發(fā)射區(qū)(11)形成溝槽形接觸孔(42) ； (009)通過注入以及退火在接觸孔(42)的底部處形成ρ+擴(kuò)散(12) ; (010)在晶片正面形成發(fā)射極電極(24) ; (011)在晶片背面使η_襯底晶片(14)變??；(012)在晶片背面形成η緩沖區(qū)(16)和ρ+集電區(qū)(17);以及(013)在晶片背面形成集電極(25)。用于TMOS的制造過程中的相同技術(shù)也適用于IGBT的制造過程。
[0137]從圖8Α至圖SG示出的過程步驟類似于功率MOSFET的過程步驟，除了代替外延晶片使用rT襯底晶片(14)之外。
[0138]圖8Η示出在晶片背面處η緩沖區(qū)(16)和ρ+集電區(qū)(17)的形成。在形成之前，在晶片背面處使它們變薄，以將襯底晶片(14)的厚度減小至目標(biāo)值。例如，600V IGBT的晶片厚度約為60 μπι。η緩沖區(qū)(16)和ρ+集電區(qū)(17)通常通過離子注入以及退火形成。由于在晶片正面處的金屬，因此退火通常以低溫(例如，480°C )進(jìn)行。
[0139]圖81示出集電極(25)的形成。集電極(25)通常通過濺射或蒸發(fā)形成。
[0140]圖9A至圖9H示出如先前在圖6中示出的溝槽柵IGBT的另一制造方法。制造過程包括(001)以rT襯底晶片(14)開始；(002)在rT襯底(14)的頂部上形成ρ型體區(qū)(13)；(003)在ρ型體區(qū)(13)的頂部上形成多晶硅η+發(fā)射區(qū)(11) ; (004)通過圖案化η +發(fā)射區(qū)(11)和ρ型體區(qū)(13)形成柵溝槽(41) ； (005)在柵溝槽(41)中并且在η+發(fā)射區(qū)(11)的上表面處形成柵電介質(zhì)(31) ； (006)通過淀積以及深蝕刻形成柵電極(21) ； (007)將ILD(32)淀積在柵電極(21)的頂部上以及n+發(fā)射區(qū)(11)的表面上；(008)在晶片背面使η _襯底晶片(14)變細(xì)；(009)在晶片背面形成η緩沖區(qū)(16)和ρ+集電區(qū)(17) ; (010)通過圖案化ILD(32)和η+發(fā)射區(qū)(11)形成溝槽形接觸孔(42) ; (011)通過注入以及退火在接觸孔(42)的底部處形成P+擴(kuò)散(12) ;(012)在晶片正面形成發(fā)射極電極(24)并且在晶片背面形成集電極(23)。用于TMOS的制造過程中的相同技術(shù)也適用于IGBT的制造過程。
[0141]從圖9Α至圖9Ε示出的過程步驟類似于功率MOSFET的過程步驟，除了代替外延晶片使用rT襯底晶片(14)之外。
[0142]圖9F示出在晶片背面處η緩沖區(qū)(16)和ρ+集電區(qū)(17)的形成。在形成之前，在晶片背面處使它們變薄，以將襯底晶片(14)的厚度減小至目標(biāo)值。例如，600V IGBT的晶片厚度約為60 μπι。η緩沖區(qū)(16)和ρ+集電區(qū)(17)通常通過離子注入以及退火形成。由于在此步驟處晶片上不存在金屬，因此可以在高溫(例如，1050°C )下對η緩沖區(qū)(16)和ρ+集電區(qū)(17)執(zhí)行退火，并且?guī)缀醮颂幩械碾s質(zhì)都會被激活。
[0143]圖9G示出溝槽形接觸孔(42)和ρ+擴(kuò)散(12)的形成。此步驟類似于TMOS的步驟。然而，在此步驟處需要薄晶片處理能力，因為晶片已變薄。
[0144]圖9Η示出發(fā)射極(24)和集電極(25)的形成。此步驟類似于TMOS的源極(22)和漏極(23)的形成。
【主權(quán)項】
1.一種溝槽柵功率MOSFET結(jié)構(gòu)，其包括: 在底部處的漏極(23)， 第一導(dǎo)電型的重?fù)诫s襯底(15)，所述重?fù)诫s襯底(15)在所述漏極(23)的頂部上，第一導(dǎo)電型的輕摻雜外延層(14)，所述輕摻雜外延層(14)在所述重?fù)诫s襯底(15)的頂部上， 第二導(dǎo)電型的體區(qū)(13)，所述體區(qū)(13)在所述外延層(14)的頂部上， 第二導(dǎo)電型的重?fù)诫s擴(kuò)散區(qū)(12)，所述重?fù)诫s擴(kuò)散區(qū)(12)將所述體區(qū)(13)連接到源極(22)， 源極(22)，所述(22)源極位于溝槽形接觸孔(42)中并且位于器件的頂部，第一導(dǎo)電型的重?fù)诫s多晶硅源區(qū)(11)，所述重?fù)诫s多晶硅源區(qū)(11)在所述體區(qū)(13)的頂部上并且在所述溝槽形接觸孔(42)的側(cè)壁處由所述源極(22)接觸， 柵電介質(zhì)(31)，所述柵電介質(zhì)(31)覆蓋所述體區(qū)(13)的側(cè)壁表面并且在所述源區(qū)(11)與所述外延層(14)之間形成溝道， 柵電極(21)，所述柵電極(21)靠近柵溝槽(41)中的所述柵電介質(zhì)(31)以及層間電介質(zhì)(32)，所述層間電介質(zhì)(32)覆蓋所述柵電極(21)的上表面以及所述源區(qū)(11)的上表面。
2.根據(jù)權(quán)利要求1所述的溝槽柵功率MOSFET結(jié)構(gòu)，其中所述柵電介質(zhì)(31)是氧化硅或高介電常數(shù)電介質(zhì)，包含但不限于，二氧化鉿和氧化鋁。
3.根據(jù)權(quán)利要求1所述的溝槽柵功率MOSFET結(jié)構(gòu)，其中所述柵電極(21)是多晶硅、金屬以及金屬硅化物中的至少一者。
4.根據(jù)權(quán)利要求1所述的溝槽柵功率MOSFET結(jié)構(gòu)，其中所述ILD(32)是是氧化硅。
5.根據(jù)權(quán)利要求1所述的溝槽柵功率MOSFET結(jié)構(gòu)，其中所述體區(qū)(13)具有大致均勻的摻雜分布。
6.根據(jù)權(quán)利要求1所述的溝槽柵功率MOSFET結(jié)構(gòu)，其中所述源極(22)以及所述漏極(23)是金屬或金屬硅化物，包含但不限于，鋁、銅、鎢、鈦硅化物、鈷硅化物以及鎳硅化物。
7.—種溝槽柵IGBT結(jié)構(gòu)，其包括: 在底部處的集電極(25)， 第二導(dǎo)電型的重?fù)诫s集電區(qū)(17)，所述重?fù)诫s集電區(qū)(17)在所述集電極(25)的頂部上， 第一導(dǎo)電型的緩沖區(qū)(16)，所述緩沖區(qū)(16)在所述集電區(qū)(17)的頂部上，第一導(dǎo)電型的輕摻雜漂移區(qū)(14)，所述輕摻雜漂移區(qū)(14)在所述緩沖區(qū)(16)的頂部上， 第二導(dǎo)電型的體區(qū)(13)，所述體區(qū)(13)在所述漂移區(qū)(14)的頂部上， 第二導(dǎo)電型的重?fù)诫s擴(kuò)散區(qū)(12)，所述重?fù)诫s擴(kuò)散區(qū)(12)將所述體區(qū)(13)連接到發(fā)射極(24)， 發(fā)射極(24)，所述發(fā)射極(24)位于溝槽形接觸孔(42)中并且位于器件的頂部，第一導(dǎo)電型的重?fù)诫s多晶硅發(fā)射區(qū)(11)，所述重?fù)诫s多晶硅發(fā)射區(qū)(11)在所述體區(qū)(13)的頂部上并且在所述溝槽形接觸孔(42)的側(cè)壁處由所述發(fā)射極(24)接觸， 柵電介質(zhì)(31)，所述柵電介質(zhì)(31)覆蓋所述體區(qū)(13)的側(cè)壁表面并且在所述發(fā)射區(qū)(11)與所述漂移區(qū)(14)之間形成溝道， 柵電極(21)，所述柵電極(21)靠近柵溝槽(41)中的所述柵電介質(zhì)(31)以及層間電介質(zhì)(32)，所述層間電介質(zhì)(32)覆蓋所述柵電極(21)的上表面以及所述發(fā)射區(qū)(11)的上表面。
8.根據(jù)權(quán)利要求7所述的溝槽柵IGBT結(jié)構(gòu)，其中所述發(fā)射極(24)以及所述集電極(25)是金屬或金屬硅化物，包含但不限于，鋁、銅、鎢、鈦硅化物、鈷硅化物以及鎳硅化物。
9.根據(jù)權(quán)利要求或7所述的溝槽柵IGBT結(jié)構(gòu)，其中所述柵電介質(zhì)(31)是氧化硅或高介電常數(shù)電介質(zhì)，包含但不限于，二氧化鉿和氧化鋁。
10.根據(jù)權(quán)利要求7所述的溝槽柵IGBT結(jié)構(gòu)，其中所述柵電極(21)是多晶硅、金屬以及金屬硅化物中的至少一者。
11.根據(jù)權(quán)利要求7所述的溝槽柵IGBT結(jié)構(gòu)，其中所述ILD(32)是是氧化硅。
12.根據(jù)權(quán)利要求7所述的溝