技術總結(jié)
本發(fā)明提供一種半導體器件及其制造方法，涉及半導體技術領域。所述方法包括：提供半導體襯底，在所述半導體襯底的表面上形成有鰭片；在所述半導體襯底上依次形成覆蓋所述鰭片的溝道柵極區(qū)域的高k介電層、功函數(shù)調(diào)制層和金屬柵極，其中，對于PMOS，所述功函數(shù)調(diào)制層包括第一功函數(shù)調(diào)制層，對于NMOS，所述功函數(shù)調(diào)制層包括第二功函數(shù)調(diào)制層。根據(jù)本發(fā)明的制造方法，采用形成功函數(shù)調(diào)制層的方法來實現(xiàn)對FinFET器件閾值電壓的調(diào)制，而不使用閾值電壓離子注入步驟，可以避免離子注入對鰭片造成損傷以及陰影效應產(chǎn)生的負面影響，同時采用本發(fā)明的制造方法可以形成具有多閾值電壓金屬柵極的半導體器件，進而可顯著提高器件的良率和性能。

技術研發(fā)人員：徐建華;謝欣云
受保護的技術使用者：中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
文檔號碼：201510437702
技術研發(fā)日：2015.07.23
技術公布日：2017.05.24