本發(fā)明涉及半導(dǎo)體器件領(lǐng)域，特別是涉及一種VDMOS器件及其制作方法。

背景技術(shù)：

VDMOS(Vertical double diffused metal oxide semiconductor，垂直雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管)器件有一個(gè)非常重要的參數(shù)，EAS(Single Pulsed Avalanche Energy，單脈沖雪崩能量)，定義為單次雪崩狀態(tài)下器件能夠消耗的最大能量。在源極和漏極會(huì)產(chǎn)生較大電壓尖峰的應(yīng)用環(huán)境下，必須要考慮器件的雪崩能量。EAS能力也是衡量VDMOS器件的一個(gè)非常重要的參數(shù)。

一般器件的EAS失效有兩種模式，熱損壞和寄生三極管導(dǎo)通損壞。寄生三極管導(dǎo)通損壞是指器件本身存在一個(gè)寄生的三極管(外延層-體區(qū)-源區(qū))，當(dāng)器件關(guān)斷時(shí)，源漏間的反向電流流經(jīng)體區(qū)時(shí)，產(chǎn)生壓降，如果此壓降大于寄生三極管的開啟電壓，則此反向電流會(huì)因?yàn)槿龢O管的放大作用將寄生三極管導(dǎo)通，導(dǎo)致失控，此時(shí)，柵極電壓已不能關(guān)斷VDMOS。

從原理上來說，為防止失效產(chǎn)生，關(guān)鍵是防止寄生的三極管導(dǎo)通，則必須要減小體區(qū)電阻或者增大源區(qū)和體區(qū)的短接面積。

目前的制作方法中，由于深體區(qū)距離溝道區(qū)較近，考慮到器件開啟電壓的問題，不能將深體區(qū)做的過濃或過深，這就給優(yōu)化器件EAS能力帶來了很大的困難。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種VDMOS器件及其制作方法，用以解決現(xiàn)有VDMOS器件的EAS易失效的問題。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種VDMOS器件，包括：N型襯底層； 位于所述N型襯底層表面的N型外延層，且所述N型外延層上設(shè)置有第一溝槽，位于所述N型外延層上的柵極氧化層、多晶柵極、氧化物介質(zhì)層及金屬層，所述VDMOS器件還包括：

設(shè)置于所述第一溝槽內(nèi)、具有第一濃度的P型外延層，所述P型外延層內(nèi)鑲嵌有源區(qū)，所述源區(qū)的表面高出于所述N型外延層的表面設(shè)置，且所述源區(qū)的內(nèi)部設(shè)置有第二溝槽，連通至所述金屬層；

具有第二濃度的P型溝道區(qū)，位于所述N型外延層和所述柵極氧化層之間，且設(shè)置于所述源區(qū)和所述第二溝槽之外的區(qū)域，所述源區(qū)的表面與所述P型溝道區(qū)的表面持平，其中，所述第二濃度的值小于所述第一濃度的值。

其中，所述第二溝槽的底部與所述源區(qū)的底部持平。

其中，所述N型外延層上依次設(shè)置有柵極氧化層、多晶柵極、氧化物介質(zhì)層及金屬層，且所述氧化物介質(zhì)層穿過所述多晶柵極和所述柵極氧化層，連接至所述源區(qū)的表面，所述金屬層穿過所述氧化物介質(zhì)層、所述多晶柵極以及所述柵極氧化層，連接至所述第二溝槽的底部。

其中，所述第一溝槽的寬度為3um-5um。

本發(fā)明的實(shí)施例還提供了一種垂直雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管VDMOS器件的制作方法，包括：

在N型襯底層的表面形成N型外延層，并在所述N型外延層的表面形成第一氧化層，在所述第一氧化層的表面形成延伸至所述N型外延層預(yù)定深度的第一溝槽；

在所述第一溝槽內(nèi)形成具有第一濃度的P型外延層，并在所述P型外延層內(nèi)形成源區(qū)；

去除所述第一氧化層并進(jìn)行溝道注入，在所述N型外延層的表面和所述P型外延層的表面形成具有第二濃度的P型溝道區(qū)，其中，所述第二濃度的值小于所述第一濃度的值；

在所述P型溝道區(qū)的表面以及所述源區(qū)的表面依次形成柵極氧化層、多晶柵極、氧化物介質(zhì)層及金屬層。

其中，所述在所述第一溝槽內(nèi)形成具有第一濃度的P型外延層，并在所述P型外延層內(nèi)形成源區(qū)的步驟包括：

在所述第一溝槽內(nèi)填充所述P型外延層，并對(duì)所述P型外延層進(jìn)行回刻，使得所述P型外延層的表面與所述N型外延層的表面持平；

在所述第一氧化層的上表面、側(cè)面以及所述P型外延層的上表面淀積一層氮化硅，并對(duì)所述氮化硅進(jìn)行回刻，去除所述P型外延層上表面中心部分和所述第一氧化層上表面的氮化硅，形成氮化硅側(cè)墻；

向所述P型外延層的表面注入濃度調(diào)節(jié)雜質(zhì)，在所述P型外延層表面的下方形成預(yù)設(shè)高度的源區(qū)。

其中，所述氮化硅的厚度為0.5um-1.5um。

其中，所述去除所述第一氧化層并進(jìn)行溝道注入，在所述N型外延層的表面和所述P型外延層的表面形成具有第二濃度的P型溝道區(qū)的步驟具體為：

去除所述第一氧化層以及所述氮化硅側(cè)墻，并向所述N型外延層的表面、所述P型外延層的表面以及所述源區(qū)的表面注入濃度調(diào)節(jié)雜質(zhì)，在所述N型外延層的表面以及所述P型外延層的表面形成所述P型溝道區(qū)。

其中，所述濃度調(diào)節(jié)雜質(zhì)為N型雜質(zhì)。

其中，所述在所述P型溝道區(qū)的表面以及所述源區(qū)的表面依次形成柵極氧化層、多晶柵極、氧化物介質(zhì)層及金屬層的步驟包括：

在所述P型溝道區(qū)的表面以及所述源區(qū)的表面形成柵極氧化層；

在所述柵極氧化層的表面淀積多晶硅，形成多晶柵極，并對(duì)位于所述源區(qū)上方的多晶柵極的部分區(qū)域進(jìn)行光刻和刻蝕，形成第二溝槽，所述第二溝槽的底部與所述柵極氧化層的表面持平；

在所述多晶柵極的表面和所述第二溝槽的表面淀積氧化物介質(zhì)層；

對(duì)所述氧化物介質(zhì)層、所述柵極氧化層以及所述源區(qū)進(jìn)行光刻和刻蝕，使所述第二溝槽的底部延伸至所述源區(qū)的底部；

在所述氧化物介質(zhì)層及所述第二溝槽的表面填充金屬，形成覆蓋所述氧化物介質(zhì)層及所述第二溝槽的金屬層。

其中，所述第一氧化層的厚度為5000A-8000A。

其中，所述第一溝槽的寬度為3um-5um。

本發(fā)明實(shí)施例具有以下有益效果：

本發(fā)明實(shí)施例的VDMOS器件在N型外延層的第一溝槽內(nèi)設(shè)置P型外延層， 所述P型外延層內(nèi)設(shè)置源區(qū)，且所述N型外延層和所述柵極氧化層之間，且所述源區(qū)和所述第二溝槽之外的區(qū)域設(shè)置于P型溝道區(qū)，所述P型溝道區(qū)的濃度小于所述P型外延層的濃度。本發(fā)明實(shí)施例采用P型外延層代替?zhèn)鹘y(tǒng)體區(qū)，并進(jìn)行溝道調(diào)節(jié)注入，有效提升了器件的EAS能力，同時(shí)不會(huì)影響器件的其他參數(shù)。

附圖說明

圖1為本發(fā)明實(shí)施例的VDMOS器件的剖面示意圖；

圖2表示本發(fā)明實(shí)施例的VDMOS器件的制造方法的第一流程圖；

圖3表示本發(fā)明實(shí)施例的VDMOS器件的制造方法的第二流程圖；

圖4表示本發(fā)明實(shí)施例的VDMOS器件的制造方法的第三流程圖；

圖5表示本發(fā)明實(shí)施例的VDMOS器件的制造方法的步驟一；

圖6表示本發(fā)明實(shí)施例的VDMOS器件的制造方法的步驟二；

圖7表示本發(fā)明實(shí)施例的VDMOS器件的制造方法的步驟三；

圖8表示本發(fā)明實(shí)施例的VDMOS器件的制造方法的步驟四；

圖9表示本發(fā)明實(shí)施例的VDMOS器件的制造方法的步驟五；

圖10表示本發(fā)明實(shí)施例的VDMOS器件的制造方法的步驟六；

圖11表示本發(fā)明實(shí)施例的VDMOS器件的制造方法的步驟七；

圖12表示本發(fā)明實(shí)施例的VDMOS器件的制造方法的步驟八；

圖13表示本發(fā)明實(shí)施例的VDMOS器件的制造方法的步驟九；

圖14表示本發(fā)明實(shí)施例的VDMOS器件的制造方法的步驟十；

圖15表示本發(fā)明實(shí)施例的VDMOS器件的制造方法的步驟十一；

圖16表示本發(fā)明實(shí)施例的VDMOS器件的制造方法的步驟十二。

附圖標(biāo)記說明：

1-N型襯底層，2-N型外延層，3-第一氧化層，4-第一溝槽，5-P型外延層，6-氮化硅，7-氮化硅側(cè)墻，8-源區(qū)，9-P型溝道區(qū)，10-柵極氧化層，11-多晶柵極，12-第二溝槽，13-氧化物介質(zhì)層，14-金屬層。

具體實(shí)施方式

為使本發(fā)明要解決的技術(shù)問題、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合具體實(shí)施例及附圖進(jìn)行詳細(xì)描述。

本發(fā)明實(shí)施例解決現(xiàn)有VDMOS器件的EAS易失效的問題，本發(fā)明實(shí)施例提供了一種VDMOS器件，如圖1所示，包括：

N型襯底層1；位于所述N型襯底層1表面的N型外延層2，且所述N型外延層2上設(shè)置有第一溝槽4，位于所述N型外延層2上的柵極氧化層10、多晶柵極11、氧化物介質(zhì)層13及金屬層14，所述VDMOS器件還包括：

設(shè)置于所述第一溝槽4內(nèi)、具有第一濃度的P型外延層5，所述P型外延層5內(nèi)鑲嵌有源區(qū)8，所述源區(qū)8的表面高出于所述N型外延層2的表面設(shè)置，且所述源區(qū)8的內(nèi)部設(shè)置有第二溝槽12，連通至所述金屬層14；

具有第二濃度的P型溝道區(qū)9，位于所述N型外延層2和所述柵極氧化層10之間，且設(shè)置于所述源區(qū)8和所述第二溝槽12之外的區(qū)域，所述源區(qū)8的表面與所述P型溝道區(qū)9的表面持平，其中，所述第二濃度的值小于所述第一濃度的值。

本發(fā)明實(shí)施例的VDMOS器件，采用P外延層代替?zhèn)鹘y(tǒng)體區(qū)，并進(jìn)行溝道調(diào)節(jié)注入，有效提升了器件EAS能力，同時(shí)不會(huì)影響器件其他參數(shù)，且在進(jìn)行溝道調(diào)節(jié)注入的同時(shí)，對(duì)JFET(Junction Field-Effect Transistor，結(jié)型場(chǎng)效應(yīng)晶體管)電阻也有一定優(yōu)化作用，從而優(yōu)化了器件的導(dǎo)通電阻。

進(jìn)一步地，所述第二溝槽12的底部與所述源區(qū)8的底部持平。

進(jìn)一步地，所述N型外延層2上依次設(shè)置有柵極氧化層10、多晶柵極11、氧化物介質(zhì)層13及金屬層14，且所述氧化物介質(zhì)層13穿過所述多晶柵極11和所述柵極氧化層10，連接至所述源區(qū)8的表面，所述金屬層14穿過所述氧化物介質(zhì)層13、所述多晶柵極11以及所述柵極氧化層10，連接至所述第二溝槽12的底部。

在本發(fā)明的具體實(shí)施例中，所述第一溝槽4的寬度根據(jù)器件體區(qū)的結(jié)深來確定，優(yōu)選地，所述第一溝槽4的寬度為3um-5um。

本發(fā)明實(shí)施例的VDMOS器件中，由于P型外延層通過外延形式形成，因此可將摻雜濃度做的很高，通常相當(dāng)于注入1E15-9E15的注入劑量，然后進(jìn)行溝道注入，形成濃度小于所述P型外延層的P型溝道區(qū)，從而有效調(diào)節(jié)了器件 開啟電壓，并降低了器件的導(dǎo)通電阻。

本發(fā)明的實(shí)施例還提供了一種VDMOS器件的制作方法，如圖2所示，包括：

步驟11：在N型襯底層1的表面形成N型外延層2，并在所述N型外延層2的表面形成第一氧化層3，在所述第一氧化層3的表面形成延伸至所述N型外延層2預(yù)定深度的第一溝槽4；

步驟12：在所述第一溝槽4內(nèi)形成具有第一濃度的P型外延層5，并在所述P型外延層5內(nèi)形成源區(qū)8；

步驟13：去除所述第一氧化層3并進(jìn)行溝道注入，在所述N型外延層2的表面和所述P型外延層5的表面形成具有第二濃度的P型溝道區(qū)9；

步驟14：在所述P型溝道區(qū)9的表面以及所述源區(qū)8的表面依次形成柵極氧化層10、多晶柵極11、氧化物介質(zhì)層13及金屬層14。

本發(fā)明實(shí)施例的VDMOS器件的制作方法，首先在N型襯底層1的表面依次形成N型外延層2、第一氧化層3，并在第一氧化層3的表面形成第一溝槽4，在第一溝槽4內(nèi)形成P型外延層5，進(jìn)一步地，在所述P型外延層5內(nèi)形成源區(qū)8，然后去除第一氧化層3并進(jìn)行溝道注入形成P型溝道區(qū)9，最后在P型溝道區(qū)9的表面以及源區(qū)8的表面依次形成柵極氧化層10、多晶柵極11、氧化物介質(zhì)層13及金屬層14。本發(fā)明通過采用P型外延層代替?zhèn)鹘y(tǒng)體區(qū)，并進(jìn)行溝道調(diào)節(jié)注入，有效提升了器件的EAS能力，同時(shí)不會(huì)影響器件的其他參數(shù)。

其中，第一氧化層3可作為后續(xù)溝槽刻蝕的掩膜層，厚度可設(shè)置為5000A-8000A，所述第一溝槽3的寬度為3um-5um。

進(jìn)一步地，如圖3所示，上述步驟12包括：

步驟121：在所述第一溝槽3內(nèi)填充所述P型外延層5，并對(duì)所述P型外延層5進(jìn)行回刻，使得所述P型外延層5的表面與所述N型外延層2的表面持平；

步驟122：在所述第一氧化層3的上表面、側(cè)面以及所述P型外延層5的上表面淀積一層氮化硅6，并對(duì)所述氮化硅6進(jìn)行回刻，去除所述P型外延層5上表面中心部分和所述第一氧化層3上表面的氮化硅6，形成氮化硅側(cè)墻7；

步驟123：向所述P型外延層5的表面注入濃度調(diào)節(jié)雜質(zhì)，在所述P型外延層5表面的下方形成預(yù)設(shè)高度的源區(qū)8。

其中，所述氮化硅6的厚度取決于器件設(shè)計(jì)時(shí)溝道的寬度，優(yōu)選地，所述氮化硅的厚度為0.5um-1.5um。

進(jìn)一步地，上述步驟13具體為：

去除所述第一氧化層3以及所述氮化硅側(cè)墻7，并向所述N型外延層2的表面、所述P型外延層5的表面以及所述源區(qū)8的表面注入濃度調(diào)節(jié)雜質(zhì)，在所述N型外延層2的表面以及所述P型外延層5的表面形成所述P型溝道區(qū)9。

其中，所述氮化硅6可作為溝道注入的阻擋層，由于氮化硅6的阻擋作用，可采用自對(duì)準(zhǔn)方式向所述N型外延層5的表面、所述P型外延層5的表面以及所述源區(qū)8的表面注入濃度調(diào)節(jié)雜質(zhì)，從而有效節(jié)約了器件成本，其中，所述濃度調(diào)劑雜質(zhì)可為N型雜質(zhì)，如P或As等，用以對(duì)溝道濃度進(jìn)行調(diào)節(jié)，從而提高器件的EAS能力。

本發(fā)明實(shí)施例的VDMOS器件的制作方法，通過進(jìn)行溝道注入有效調(diào)節(jié)了溝道濃度，從而調(diào)節(jié)了器件的開啟電壓，另外，由于在JFET區(qū)也注入了N型雜質(zhì)，因此也調(diào)節(jié)了JFET區(qū)電阻，從而降低了器件導(dǎo)通電阻。

進(jìn)一步地，如圖4所示，上述步驟14包括：

步驟141：在所述P型溝道區(qū)9的表面以及所述源區(qū)8的表面形成柵極氧化層10；

步驟142：在所述柵極氧化層10的表面淀積多晶硅，形成多晶柵極11，并對(duì)位于所述源區(qū)8上方的多晶柵極11的部分區(qū)域進(jìn)行光刻和刻蝕，形成第二溝槽12，所述第二溝槽12的底部與所述柵極氧化層10的表面持平；

步驟143：在所述多晶柵極11的表面和所述第二溝槽12的表面淀積氧化物介質(zhì)層13；

步驟144：對(duì)所述氧化物介質(zhì)層13、所述柵極氧化層10以及所述源區(qū)8進(jìn)行光刻和刻蝕，使所述第二溝槽12的底部延伸至所述源區(qū)8的底部；

步驟145：在所述氧化物介質(zhì)層13及所述第二溝槽12的表面填充金屬，形成覆蓋所述氧化物介質(zhì)層13及所述第二溝槽12的金屬層14。

此時(shí)，通過上述步驟完成柵氧、多晶柵極等的制作后，即完成了VDMOS器件的制作。

下面對(duì)本發(fā)明的具體實(shí)施例舉例說明如下。

本發(fā)明實(shí)施例的VDMOS器件的制作方法，如圖5所示，首先在N型襯底層1的表面形成N型外延層2；在所述N型外延層2的表面形成第一氧化層3，通常氧化層的厚度為5000A-8000A；

下一步，如圖6所示，對(duì)所述第一氧化層3以及所述N型外延層2進(jìn)行光刻、刻蝕及去膠處理，形成第一溝槽4，其中，溝槽的寬度取決于器件體區(qū)的結(jié)深，通常為3-5um；

下一步，如圖7所示，在所述第一溝槽4內(nèi)形成P型外延層5，并對(duì)所述P型外延層5進(jìn)行回刻，使得所述P型外延層5與所述N型外延層2的表面持平，此P型外延層5后續(xù)作為器件體區(qū)，由于通過外延方式形成，可以將摻雜濃度做的很高(通常相當(dāng)于注入1E15-9E15的注入劑量)；

下一步，如圖8所示，在所述第一氧化層3和所述P型外延層5的表面淀積一層氮化硅6，其中，氮化硅6的厚度通常取決于器件設(shè)計(jì)時(shí)溝道的寬度，具體可為0.5-1.5um；

下一步，如圖9所示，對(duì)所述氮化硅6進(jìn)行回刻，去除所述P型外延層5上表面中心部分和所述第一氧化層3上表面的氮化硅6，形成氮化硅側(cè)墻7；

下一步，如圖10所示，向所述P型外延層5的表面注入濃度調(diào)節(jié)雜質(zhì)，在所述P型外延層表面的下方形成預(yù)設(shè)高度的源區(qū)8；

下一步，如圖11所示，去除所述第一氧化層3以及所述氮化硅側(cè)墻7，并向所述N型外延層2的表面、所述P型外延層5的表面以及所述源區(qū)8的表面注入N型雜質(zhì)，在所述N型外延層5的表面以及所述P型外延層9的表面形成所述P型溝道區(qū)9；

下一步，如圖12所示，在所述P型溝道區(qū)9的表面以及所述源區(qū)8的表面形成柵極氧化層10；

下一步，如圖13所示，在所述柵極氧化層10的表面淀積多晶硅，形成多晶柵極11；

下一步，如圖14所示，對(duì)位于所述源區(qū)8上方的多晶柵極11的部分區(qū)域進(jìn)行光刻和刻蝕，形成第二溝槽12，所述第二溝槽12的底部與所述柵極氧化層10的表面持平；

下一步，如圖15所示，在所述多晶柵極11的表面和所述第二溝槽12的表 面淀積氧化物介質(zhì)層13；

下一步，如圖16所示，對(duì)所述氧化物介質(zhì)層13、所述柵極氧化層10以及所述源區(qū)8進(jìn)行光刻和刻蝕，使所述第二溝槽12的底部延伸至所述源區(qū)8的底部；

最后，在所述氧化物介質(zhì)層13及所述第二溝槽12的表面填充金屬，形成覆蓋所述氧化物介質(zhì)層13及所述第二溝槽12的金屬層14，至此，完成了VDMOS器件的制作，形成如圖1所示的VDMOS器件。

本發(fā)明實(shí)施例的VDMOS器件的制作方法，采用濃摻雜外延層(P型外延層3)代替?zhèn)鹘y(tǒng)體區(qū)，并進(jìn)行溝道調(diào)節(jié)注入，有效提升了器件的EAS能力，同時(shí)不會(huì)影響器件的其他參數(shù)。

需要說明的是，所述VDMOS器件是應(yīng)用上述VDMOS器件的制造方法制造而成的，上述VDMOS器件的制造方法實(shí)施例的實(shí)現(xiàn)方式適用于該VDMOS器件，也能達(dá)到相同的技術(shù)效果。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。