低溫多晶硅tft陣列基板及其制備方法、顯示裝置制造方法
【專利摘要】本發(fā)明公開了一種低溫多晶硅TFT陣列基板及其制備方法、顯示裝置，該制備方法包括：利用臺階式光刻膠工藝，通過一次光刻工藝在基板上同時形成多晶硅有源層和多晶硅存儲電容下極板；在多晶硅有源層和多晶硅存儲電容下極板上形成柵絕緣層；在柵絕緣層上形成金屬層，刻蝕該金屬層形成柵極及與柵極相連的柵線，源電極、漏電極及與源漏電極相連的數(shù)據(jù)線；依次形成鈍化層、光刻膠層和像素電極層，對所述鈍化層、光刻膠層和像素電極層進(jìn)行構(gòu)圖工藝處理，通過一次光刻工藝形成層間絕緣層過孔和像素電極的圖案；在像素電極上形成像素定義層。利用本發(fā)明，減少了低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的光刻工藝次數(shù)，提升了工藝良率和降低了工藝成本。
【專利說明】低溫多晶硅TFT陣列基板及其制備方法、顯示裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及有源矩陣有機(jī)發(fā)光二極管顯示器制備【技術(shù)領(lǐng)域】，尤其是一種低溫多晶硅薄膜場效應(yīng)晶體管(Thin Film Transistor,TFT)陣列基板及其制備方法、具有該低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的顯示裝置。

【背景技術(shù)】
[0002]相對于液晶顯示器，有機(jī)發(fā)光二極管顯示器具有反應(yīng)速度快、重量輕、可彎曲和廣視角等優(yōu)點(diǎn)。而有源矩陣有機(jī)發(fā)光二極管(Active Matrix Organic Light EmittingD1de, AMOLED)更具有驅(qū)動電流小和功耗低的優(yōu)勢，適合于高解析度顯示器。有源矩陣有機(jī)發(fā)光二極管架構(gòu)可使用非晶硅、多晶硅、氧化物半導(dǎo)體或有機(jī)薄膜晶體管驅(qū)動，由于非晶硅或有機(jī)薄膜晶體管的載流子遷移率與驅(qū)動電流小，驅(qū)動高亮度有機(jī)發(fā)光二極管所需的電壓較高且器件也較大。然而低溫多晶硅具有高達(dá)10cmVV-S的遷移率，其高電流特性正好符合有機(jī)發(fā)光二極管嚴(yán)格的要求，低操作電壓與高密度的驅(qū)動架構(gòu)使得有機(jī)發(fā)光二極管壽命較長。有別于傳統(tǒng)液晶顯示器電壓驅(qū)動的方式，有機(jī)發(fā)光二極管驅(qū)動所需為特殊電流驅(qū)動架構(gòu)，還有為了克服灰階與面板均勻性所涉及的補(bǔ)償電路，往往在同一像素中需要2?6個薄膜晶體管，而低溫多晶硅高密度的布局特點(diǎn)，使得高亮度與高畫質(zhì)的有機(jī)發(fā)光二極管面板更容易實(shí)現(xiàn)。目前成功商業(yè)化生產(chǎn)的AMOLED絕大部分是使用低溫多晶硅薄膜場效應(yīng)晶體管陣列基板。
[0003]圖1是現(xiàn)有的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的示意圖。在傳統(tǒng)的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板制備工藝中，一般需要8?9道掩膜工序，導(dǎo)致制備工藝比較復(fù)雜。以下參照圖2A?圖2G，對圖1所示的現(xiàn)有低溫多晶硅薄膜場效應(yīng)晶體管陣列基板制備工藝進(jìn)行說明。
[0004]如圖2A所示，通過等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)，在整個絕緣基板I上依次沉積氮化硅(SiN)薄膜和二氧化硅(S12)薄膜，形成氮化硅和二氧化硅構(gòu)成的緩沖層2。接著利用PECVD或者其它化學(xué)或物理氣相沉積方法在緩沖層2上形成非晶硅(a-Si)薄膜。通過激光退火(ELA)或者固相結(jié)晶(SPC)方法，使得a-Si結(jié)晶成為多晶硅薄膜。然后采用傳統(tǒng)掩膜工藝在多晶硅薄膜上形成光刻膠層的圖案，以光刻膠層為刻蝕阻擋層，通過等離子體刻蝕沒有被光刻膠層保護(hù)的多晶硅薄膜，形成多晶硅有源層4和多晶硅存儲電容3。利用離子注入工藝對多晶硅有源層4中的晶體管溝道進(jìn)行低濃度離子摻雜，在多晶硅有源層4中形成薄膜晶體管要求的導(dǎo)電溝道。
[0005]如圖2B所示，通過掩膜工藝在多晶硅有源層4上形成光阻材料組成的光刻膠5，以保護(hù)多晶硅有源層4不被離子注入。對沒有光刻膠層保護(hù)的多晶硅存儲電容3進(jìn)行高濃度離子注入工藝，將多晶硅存儲電容3轉(zhuǎn)化為低電阻的摻雜多晶硅薄膜。在圖2C?圖2G的后續(xù)工藝過程中，由于只在多晶硅存儲電容3上形成柵極絕緣層和柵極金屬薄膜構(gòu)成的電容第二極板，因此在圖2C?圖2G中不再顯示多晶硅存儲電容3后續(xù)僅有的一次光刻工藝，即形成電容第二極板的光刻工藝。
[0006]如圖2C所示，通過光刻膠剝離工藝去除多晶硅有源層4上的光刻膠5，使用PECVD沉積S12薄膜或S12與SiN的復(fù)合薄膜，在多晶硅存儲電容3、多晶硅有源層4以及整個緩沖層2上形成柵極絕緣層6。通過磁控濺射等物理氣相沉積方法在柵極絕緣層6上沉積一種或者多種低電阻的金屬材料薄膜，利用光刻工藝形成柵極7。使用柵極7作為離子注入阻擋層，對多晶硅有源層4進(jìn)行離子摻雜，在未被柵極阻擋的多晶硅有源層區(qū)域形成低阻抗的源漏電極接觸區(qū)。
[0007]如圖2D所示，在包含柵極7的整個表面，使用PECVD依次沉積S12薄膜和SiN薄膜形成層間絕緣層8，通過掩膜和刻蝕工藝刻蝕層間絕緣層8形成源漏電極接觸孔15和16。
[0008]如圖2E所示，使用磁控濺射在層間絕緣層8及源漏電極接觸孔15和16之上沉積一種或多種低電阻的金屬薄膜，通過掩膜和刻蝕工藝形成源電極9和漏電極10，源電極9和漏電極10通過接觸孔15、16與多晶硅有源層4形成歐姆接觸。使用快速熱退火或熱處理爐退火，激活多晶硅有源層4中摻雜的離子，在柵極7之下的多晶硅有源層4中形成有效的導(dǎo)電溝道。
[0009]如圖2F所示，使用PECVD在包含源電極9和漏電極10的整個表面沉積一層SiN薄膜，通過掩膜和刻蝕工藝形成包含過孔17的鈍化層11。使用快速熱退火或熱處理爐退火進(jìn)行氫化工藝，修復(fù)多晶硅有源層4內(nèi)部和界面的缺陷。通過多一次的掩膜工藝，在SiN鈍化層11之上形成具有相同過孔的有機(jī)平坦化層18，填充器件表面的低凹形成平坦表面。
[0010]如圖2G所示，使用磁控濺射在有機(jī)平坦化層18和過孔17之上沉積一層透明導(dǎo)電薄膜，通過光刻工藝刻蝕該透明導(dǎo)電薄膜在過孔17及部分有機(jī)平坦化層18之上形成像素區(qū)域的像素電極12，然后在有機(jī)平坦化層18及像素電極12上涂覆一層類似有機(jī)平坦化層18的光敏有機(jī)材料，通過最后一道掩膜工藝暴露出像素電極12的部分區(qū)域，形成圖1中所示的像素定義層13，像素定義層13覆蓋有機(jī)平坦化層18及剩余的像素電極12區(qū)域。
[0011]綜上所述，至少需要8?9道光刻工藝形成圖1所示的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板，包括多晶硅有源層、存儲電容摻雜、柵極、層間絕緣層接觸孔、源漏電極、鈍化層過孔、平坦化層、像素電極和像素定義層，導(dǎo)致較長的工藝時間和較低的工藝良率，使得制備工藝復(fù)雜，制備成本較高。


【發(fā)明內(nèi)容】

[0012](一)要解決的技術(shù)問題
[0013]有鑒于此，本發(fā)明的主要目的在于提供一種低溫多晶硅薄膜場效應(yīng)晶體管陣列基板及其制備方法，以減少低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的光刻工藝次數(shù)，從而達(dá)到提升工藝良率和降低工藝成本的目的。
[0014]本發(fā)明的主要目的還在于提供一種包括該低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的顯示裝置。
[0015](二)技術(shù)方案
[0016]根據(jù)本發(fā)明的一個方面，本發(fā)明提供了一種制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法，包括:步驟10:利用臺階式光刻膠工藝，通過一次光刻工藝在基板上同時形成多晶娃有源層和多晶娃存儲電容下極板；步驟20:在所述多晶娃有源層和多晶娃存儲電容下極板上形成柵絕緣層；步驟30:在所述柵絕緣層上形成金屬層，刻蝕該金屬層形成柵極及與柵極相連的柵線，源電極、漏電極及與源漏電極相連的數(shù)據(jù)線；步驟40:在所述刻蝕后的金屬層上依次形成鈍化層、光刻膠層和像素電極層，利用臺階式掩膜工藝和剝離技術(shù)，對所述鈍化層、光刻膠層和像素電極層進(jìn)行構(gòu)圖工藝處理，通過一次光刻工藝形成層間絕緣層過孔和像素電極的圖案；步驟50:在所述像素電極上形成像素定義層，完成低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的制備。
[0017]優(yōu)選地，所述步驟10包括:清洗基板，在基板表面依次沉積一層SiN薄膜和一層S12薄膜，該SiN薄膜和S12薄膜構(gòu)成緩沖層；在緩沖層上沉積一層非晶硅薄膜，對該非晶硅薄膜進(jìn)行脫氫工藝處理，并對非晶硅薄膜進(jìn)行結(jié)晶工藝，形成多晶硅薄膜；清洗多晶硅薄膜，采用半透式掩膜版在多晶硅薄膜表面形成兩種不同厚度的第一光刻膠5a和第二光刻膠5b，且第一光刻膠5a的厚度大于第二光刻膠5b的厚度；對多晶硅薄膜進(jìn)行刻蝕，形成用于構(gòu)成多晶硅有源層的薄膜和用于構(gòu)成多晶硅存儲電容下極板的薄膜，接著去除第二光刻膠5b，保留第一光刻膠5a作為離子注入阻擋層，對用于構(gòu)成多晶硅存儲電容下極板的薄膜進(jìn)行離子摻雜，然后去除第一光刻膠5a，在基板上同時形成多晶硅有源層和多晶硅存儲電容下極板。
[0018]優(yōu)選地，所述構(gòu)成緩沖層的SiN薄膜的厚度為50nm?lOOnm，S12薄膜的厚度為10nm?400nm ;所述在緩沖層上沉積的非晶娃薄膜厚度為40nm?10nm ;所述對該非晶娃薄膜進(jìn)行脫氫工藝處理采用熱處理爐實(shí)現(xiàn)，用以防止結(jié)晶過程中的氫爆；所述對非晶硅薄膜進(jìn)行結(jié)晶工藝采用激光退火結(jié)晶、金屬誘導(dǎo)結(jié)晶或固相結(jié)晶方法實(shí)現(xiàn)；所述采用半透式掩膜版在多晶硅薄膜表面形成兩種不同厚度的第一光刻膠5a和第二光刻膠5b，其中半透式掩膜版是半色調(diào)或灰色調(diào)掩膜版，第一光刻膠5a的厚度在I微米?3微米之間，覆蓋在多晶硅薄膜用于形成多晶硅有源層的區(qū)域，第二光刻膠5b的厚度在0.5微米?I微米之間，覆蓋在多晶硅薄膜用于形成多晶硅存儲電容下極板的區(qū)域；所述對多晶硅薄膜進(jìn)行刻蝕，采用等離子體或電感耦合等離子方法實(shí)現(xiàn)；所述去除第二光刻膠5b，保留第一光刻膠5a作為離子注入阻擋層采用等離子體灰化工藝實(shí)現(xiàn)；所述對用于構(gòu)成多晶硅存儲電容下極板的薄膜進(jìn)行離子摻雜，采用離子注入或離子云注入的方法實(shí)現(xiàn)，摻雜離子為PH3/H2或B2H6/H2，離子注入劑量在10141ns/cm2?10161ns/cm2之間，注入能量在1KeV?10KeV之間。
[0019]優(yōu)選地，步驟20中所述在所述多晶硅有源層和多晶硅存儲電容下極板上形成柵絕緣層采用PECVD方法實(shí)現(xiàn)，該柵絕緣層由S12薄膜和SiN薄膜構(gòu)成，且SiN薄膜形成在S12薄膜之上，S12薄膜的厚度為30nm?lOOnm, SiN薄膜的厚度為20nm?lOOnm。所述在多晶硅存儲電容下極板之上沉積的柵極絕緣層用以構(gòu)成多晶硅存儲電容的絕緣介質(zhì)。
[0020]優(yōu)選地，步驟30中所述在所述柵絕緣層上形成金屬層，是采用磁控濺射方法在柵極絕緣層上沉積一層厚度為200nm?500nm的金屬薄膜，然后通過光刻和刻蝕工藝去除柵極、柵線、源漏電極和數(shù)據(jù)線以外區(qū)域的金屬薄膜，形成柵極及與柵極相連的柵線，源電極、漏電極及與源漏電極相連的數(shù)據(jù)線，以及同時形成多晶硅存儲電容上極板。
[0021]優(yōu)選地,所述金屬薄膜是采用由金屬材料Al、Cu、Mo、Ti或AlNd形成的單層金屬薄膜，或者是采用多層金屬薄膜Mo/Al/Mo或Ti/Al/Ti ;所述與源漏電極相連的數(shù)據(jù)線由連續(xù)線狀的金屬薄膜構(gòu)成，而所述柵線由不連續(xù)線狀的金屬薄膜構(gòu)成，且所述柵線在與所述數(shù)據(jù)線的交叉處斷開；所述刻蝕該金屬層是采用濕法腐蝕或干法腐蝕工藝實(shí)現(xiàn)；所述多晶硅存儲電容下極板、多晶硅存儲電容下極板上形成的柵絕緣層和多晶硅存儲電容下極板構(gòu)成多晶硅存儲電容。
[0022]優(yōu)選地，所述步驟40包括:采用PECVD在柵極、源電極、漏電極以及金屬柵線和數(shù)據(jù)線上沉積一層介質(zhì)薄膜形成鈍化層，然后進(jìn)行快速熱退火或熱處理爐退火工藝，利用鈍化層和柵極絕緣層中的SiN薄膜，實(shí)現(xiàn)多晶硅有源層內(nèi)部以及多晶硅薄膜與S12薄膜界面的氫化，鈍化體缺陷和界面缺陷；采用半透式掩膜版在鈍化層表面形成兩種不同厚度的第三光刻膠5c和第四光刻膠5d，第三光刻膠5c的厚度大于第四光刻膠5d的厚度；采用等離子體或電感耦合等離子方法對鈍化層及鈍化層下的柵極絕緣層進(jìn)行刻蝕，形成鈍化層過孔；去除第四光刻膠5d，而保留第三光刻膠5c作為剝離層；在鈍化層過孔、第三光刻膠5c、鈍化層、源電極、漏電極以及整個基板表面沉積一層透明導(dǎo)電薄膜；以及采用剝離工藝同時去除第三光刻膠5c及其上沉積的透明導(dǎo)電薄膜，而保留鈍化層過孔以及源電極、漏電極和像素區(qū)域鈍化層薄膜之上的透明導(dǎo)電薄膜，形成源電極和像素電極。
[0023]優(yōu)選地,所述鈍化層是厚度在200nm?500nm之間含氫的SiN薄膜；所述半透式掩膜版是半色調(diào)或灰色調(diào)掩膜版；所述第三光刻膠5c的厚度在I微米?3微米之間，覆蓋柵極及其相連的柵線、源電極及其相連的數(shù)據(jù)線，以及除鈍化層過孔和第四光刻膠5d以外的所有區(qū)域；所述第四光刻膠5d的厚度在0.5微米?I微米之間，覆蓋漏電極以及相鄰的像素區(qū)域；當(dāng)該低溫多晶硅薄膜場效應(yīng)晶體管陣列采用底發(fā)射AMOLED時，所述在鈍化層過孔、第三光刻膠5c、鈍化層、源電極、漏電極以及整個基板表面沉積的透明導(dǎo)電薄膜是氧化物透明導(dǎo)電薄膜，至少包括氧化銦錫、氧化銦鋅或氧化錫鋁，厚度為20nm?10nm;當(dāng)該低溫多晶硅薄膜場效應(yīng)晶體管陣列采用頂發(fā)射AMOLED時，所述在鈍化層過孔、第三光刻膠5c、鈍化層、源電極、漏電極以及整個基板表面沉積的透明導(dǎo)電薄膜是復(fù)合薄膜，至少包括IT0/Ag/IT0和IZO/Ag,其中ITO厚度為1nm?50nm, Ag金屬薄膜厚度為20nm?lOOnm。
[0024]優(yōu)選地，在進(jìn)行所述鈍化層過孔工藝、導(dǎo)電薄膜沉積和剝離工藝的同時，在斷續(xù)柵線搭橋處形成連接斷續(xù)柵線的導(dǎo)電薄膜，完成整個陣列數(shù)據(jù)線的制作；所述柵線處的鈍化層過孔工藝與所述源漏電極處鈍化層過孔工藝同時進(jìn)行，柵線連接導(dǎo)電薄膜的沉積和剝離工藝與所述像素電極沉積、剝離工藝也是同時進(jìn)行的。
[0025]優(yōu)選地，步驟50中所述在像素電極上形成的像素定義層采用的材料是亞克力材料，厚度是I微米?4微米。步驟50中所述在像素電極上形成像素定義層后，進(jìn)一步對低溫多晶硅薄膜場效應(yīng)晶體管陣列基板采用快速熱退火或熱處理爐，以穩(wěn)定低溫多晶硅薄膜晶體管特性。
[0026]根據(jù)本發(fā)明的另一個方面，本發(fā)明還提供了一種利用上述方法制備的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板。
[0027]優(yōu)選地，在該低溫多晶硅薄膜場效應(yīng)晶體管陣列基板中，柵極、源電極和漏電極是采用同一層金屬制備的。
[0028]優(yōu)選地，在該低溫多晶硅薄膜場效應(yīng)晶體管陣列基板中，用于沉積像素電極的同一層透明導(dǎo)電薄膜通過過孔將各條柵線連接起來。
[0029]優(yōu)選地，在該低溫多晶硅薄膜場效應(yīng)晶體管陣列基板中，用于沉積像素電極的同一層透明導(dǎo)電薄膜還將漏電極與有源層連接起來。
[0030]根據(jù)本發(fā)明的再一個方面，本發(fā)明還提供了一種顯示裝置，該顯示裝置包括上述的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板。
[0031](三)有益效果
[0032]從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果:
[0033]1、本發(fā)明提供的制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法，通過改進(jìn)低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的結(jié)構(gòu)，并采用半透式掩膜版掩膜工藝、薄膜剝離工藝以及柵極(柵線)和源漏電極(數(shù)據(jù)線)同層沉積三種工藝方法，使得制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的光刻工藝次數(shù)下降到4次，減少了低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的光刻工藝次數(shù)，從而達(dá)到提升工藝良率和降低工藝成本的目的。
[0034]2、本發(fā)明提供的制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法，采用臺階式光刻膠工藝和剝離技術(shù)，減少了低溫多晶硅薄膜場效應(yīng)晶體管陣列基板制備工藝過程中的曝光次數(shù)，從而降低了工序復(fù)雜度，在縮短制備工藝時間的同時降低工藝成本。

【專利附圖】

【附圖說明】
[0035]圖1是現(xiàn)有的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的示意圖。
[0036]圖2A?圖2G是制備圖1所示低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的工藝流程圖。
[0037]圖3是本發(fā)明提供的制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法流程圖。
[0038]圖4A?圖4H是依照本發(fā)明實(shí)施例的制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的工藝流程圖。
[0039]圖5是依照圖4A?圖4H制備的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的示意圖。
[0040]附圖標(biāo)記:1、基板；2、緩沖層；3、多晶娃存儲電容；4、多晶娃有源層；5、光刻月父；5a、5c、全厚度光刻膠；5b、5d、半厚度光刻膠；6、柵極絕緣層；7、柵極；7a、柵線；8、層間絕緣層；9、源電極；9a、源接觸電極；％、數(shù)據(jù)線10、漏電極；11、鈍化層；12、像素電極；12a、殘留像素電極薄膜；13、像素定義層；14、柵線線連接導(dǎo)電薄膜；15、源電極接觸孔；16、漏電極接觸孔；17、過孔；18、有機(jī)平坦化層；19、多晶硅薄膜；20、鈍化層過孔。

【具體實(shí)施方式】
[0041]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對本發(fā)明進(jìn)一步詳細(xì)說明。
[0042]根據(jù)本發(fā)明的一個方面，為了減少制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板工藝的光刻次數(shù)，本發(fā)明提供了一種制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法，該方法采用了三種工藝技術(shù)，即:半透式掩膜版掩膜工藝、薄膜剝離工藝以及柵極(柵線)和源漏電極(數(shù)據(jù)線)同層沉積，使得制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的光刻工藝次數(shù)下降到4次。其中，在多晶硅薄膜光刻工藝中，采用半透式掩膜版掩膜工藝，形成兩種不同厚度的光刻膠薄膜，首先進(jìn)行多晶硅刻蝕形成多晶硅有源層和多晶硅存儲電容；然后去除較薄的光刻膠薄膜，而保留較厚的光刻膠薄膜作為多晶硅有源層的離子注入阻擋層，進(jìn)行離子注入形成多晶硅存儲電容，將原有技術(shù)的多晶硅刻蝕和存儲電容摻雜兩道光刻工藝合二為一。在柵極絕緣薄膜之上沉積一層金屬薄膜，通過一次光刻工藝同時形成柵極/柵線、和源漏電極/數(shù)據(jù)線，將現(xiàn)有技術(shù)的柵極和源漏電極兩道光刻工藝減少到一次。在鈍化層過孔光刻工藝中，使用半透式掩膜版掩膜工藝，形成兩種不同厚度的光刻膠薄膜，首先進(jìn)行刻蝕形成鈍化層過孔；然后去除像素區(qū)域較薄的光刻膠薄膜，沉積一層透明導(dǎo)電薄膜，使用薄膜剝離工藝去除較厚的光刻膠薄膜及其之上的透明導(dǎo)電薄膜，形成像素電極，將原有技術(shù)的鈍化層過孔和像素電極兩道光刻工藝合二為一。最后一道光刻工藝形成像素定義層，制備完成的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板可以用于AMOLED的制作。
[0043]如圖3所示，圖3是本發(fā)明提供的制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法流程圖，該方法包括以下步驟:
[0044]步驟10:利用臺階式光刻膠工藝，通過一次光刻工藝在基板上同時形成多晶硅有源層和多晶硅存儲電容下極板；
[0045]步驟20:在所述多晶硅有源層和多晶硅存儲電容下極板上形成柵絕緣層；
[0046]步驟30:在所述柵絕緣層上形成金屬層，刻蝕該金屬層形成柵極及與柵極相連的柵線，源電極、漏電極及與源漏電極相連的數(shù)據(jù)線；
[0047]步驟40:在所述刻蝕后的金屬層上依次形成鈍化層、光刻膠層和像素電極層，利用臺階式掩膜工藝和剝離技術(shù)，對所述鈍化層、光刻膠層和像素電極層進(jìn)行構(gòu)圖工藝處理，通過一次光刻工藝形成層間絕緣層過孔和像素電極的圖案；
[0048]步驟50:在所述像素電極上形成像素定義層，完成低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的制備。
[0049]基于圖3所示的制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法流程圖，以下參照圖4A?圖4H詳細(xì)說明依照本發(fā)明實(shí)施例的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板制備工藝。
[0050]如圖4A所示，對基板I進(jìn)行初始清洗以清除基板I表面的雜質(zhì)粒子，然后采用PECVD在基板表面依次沉積一層SiN薄膜和一層S12薄膜，該SiN薄膜和S12薄膜構(gòu)成緩沖層2,其中SiN薄膜的厚度為50nm?lOOnm, S12薄膜的厚度為10nm?400nm。SiN薄膜具有很強(qiáng)的擴(kuò)散阻擋特性，可以抑制金屬離子對緩沖層2上多晶硅薄膜的影響。S12薄膜與多晶硅薄膜之間具有優(yōu)良的界面，可以防止SiN薄膜缺陷對多晶硅薄膜質(zhì)量的損害。接著采用PECVD在緩沖層2上連續(xù)沉積一層厚度在40nm?10nm的非晶硅(a_Si)薄膜，采用熱處理爐對該a-Si薄膜進(jìn)行脫氫工藝處理，以防止結(jié)晶過程中的氫爆。然后采用激光退火結(jié)晶、金屬誘導(dǎo)結(jié)晶或固相結(jié)晶等方法對a-Si薄膜進(jìn)行結(jié)晶工藝，形成如圖4A所示的多晶硅薄膜19。接著，采用稀釋的氫氟酸對多晶硅薄膜19進(jìn)行清洗，降低多晶硅薄膜19的表面粗糙度。采用一種半透式掩膜版在多晶硅薄膜19表面形成兩種不同厚度的第一光刻膠5a和第二光刻膠5b，半透式掩膜版可以是半色調(diào)(Half-tone mask)或者灰色調(diào)掩膜版(Gray-tone mask),第一光刻膠5a的厚度在I微米?3微米之間，覆蓋在多晶娃薄膜19用于形成多晶硅有源層4的區(qū)域，第二光刻膠5b的厚度在0.5微米?I微米之間，覆蓋在多晶硅薄膜19用于形成多晶硅存儲電容下極板3的區(qū)域。
[0051]如圖4B所示，采用等離子體或者電感耦合等離子方法對多晶硅薄膜19進(jìn)行刻蝕，形成用于構(gòu)成多晶硅有源層4的薄膜和用于構(gòu)成多晶硅存儲電容下極板3的薄膜。然后采用等離子體灰化工藝去除第二光刻膠5b，保留第一光刻膠5a作為離子注入阻擋層，采用離子注入或者離子云注入的方法，對用于構(gòu)成多晶硅存儲電容下極板3的薄膜進(jìn)行離子摻雜，摻雜離子一般為PH3/H2或者B2H6/H2，離子注入劑量在10141nS/cm2?10161nS/cm2之間，注入能量在1KeV?10KeV之間。
[0052]完成離子注入后，如圖4C所示，采用等離子體刻蝕機(jī)或者剝離機(jī)去除殘留的第一光刻膠5a，形成多晶硅有源層4和多晶硅存儲電容下極板3。然后，對多晶硅有源層4采用快速熱退火工藝，激活摻雜離子，增強(qiáng)多晶硅有源層4的導(dǎo)電特性。
[0053]如圖4D所示，采用PECVD在多晶硅有源層4、多晶硅存儲電容下極板3及暴露的緩沖層2之上沉積介質(zhì)薄膜形成柵極絕緣層6，該柵極絕緣層6由S12薄膜和SiN薄膜構(gòu)成，且SiN薄膜形成在S12薄膜之上，S12薄膜的厚度為30nm?lOOnm，SiN薄膜的厚度為20nm?10nm ;其中，在多晶娃存儲電容下極板3之上沉積的柵極絕緣層6構(gòu)成多晶娃存儲電容的絕緣介質(zhì)；接著采用磁控派射在柵極絕緣層6上沉積一層厚度為200nm?500nm的金屬薄膜，該金屬薄膜可以是Al、Cu、Mo、Ti或AlNd單層金屬材料,也可以是Mo/Al/Mo或Ti/Al/Ti等多層金屬薄膜。然后通過光刻工藝和刻蝕去除柵極、柵線、源漏電極和數(shù)據(jù)線以外區(qū)域的金屬薄膜，形成柵極7及其相連的柵線，源電極9、漏電極10及其相連的數(shù)據(jù)線，以及多晶硅存儲電容上極板，該多晶硅存儲電容上極板、多晶硅存儲電容的絕緣介質(zhì)和多晶硅存儲電容下極板3構(gòu)成多晶硅存儲電容。其中數(shù)據(jù)線由連續(xù)線狀的金屬薄膜構(gòu)成，而柵線有不連續(xù)線狀的金屬薄膜構(gòu)成，在與數(shù)據(jù)線的交叉處斷開。金屬刻蝕工藝可以是濕法腐蝕，或者干法腐蝕如電感耦合等離子體刻蝕。
[0054]如圖4E所示，采用PECVD在柵極7、源電極9、漏電極10以及金屬柵線和數(shù)據(jù)線上沉積一層介質(zhì)薄膜形成鈍化層11，該鈍化層11 一般是厚度在200nm?500nm之間含氫的SiN薄膜。而后進(jìn)行快速熱退火或者熱處理爐退火工藝，利用鈍化層11和柵極絕緣層6中的SiN薄膜，實(shí)現(xiàn)多晶硅有源層4內(nèi)部以及多晶硅薄膜與5102薄膜界面的氫化，鈍化體缺陷和界面缺陷，提高了多晶硅薄膜的晶體管特性。采用一種半透式掩膜版在鈍化層表面形成兩種不同厚度的第三光刻膠5c和第四光刻膠5d，半透式掩膜版可以是半色調(diào)(Half-tonemask)或者灰色調(diào)掩膜版(Gray-tone mask),第三光刻膠5c的厚度在I微米?3微米之間，覆蓋柵極7及其相連的柵線、源電極10及其相連的數(shù)據(jù)線，以及除鈍化層過孔20和第四光刻膠5d以外的所有區(qū)域，第四光刻膠5d的厚度在0.5微米?I微米之間，覆蓋漏電極10以及相鄰的像素區(qū)域。采用等離子體或者電感耦合等離子方法進(jìn)行SiN薄膜的刻蝕，形成鈍化層過孔20。通過等離子體灰化工藝去除較薄的第四光刻膠5d，而保留第三光刻膠5c作為剝離層。
[0055]如圖4F所示，采用磁控濺射在鈍化層過孔20、第三光刻膠5c、鈍化層11、源電極9、漏電極10以及整個基板表面沉積一層透明導(dǎo)電薄膜12a。低溫多晶硅薄膜場效應(yīng)晶體管陣列采用底發(fā)射AMOLED時，該透明導(dǎo)電薄膜12a—般是是氧化銦錫(ΙΤ0)、氧化銦鋅(IZO)、氧化錫鋁(ZTO)等氧化物透明導(dǎo)電薄膜，厚度為20nm?lOOnm。低溫多晶硅薄膜場效應(yīng)晶體管陣列采用頂發(fā)射AMOLED時，該透明導(dǎo)電薄膜12a—般是IT0/Ag/IT0、IZO/Ag等復(fù)合薄膜，ITO厚度為1nm?50nm, Ag金屬薄膜厚度為20nm?lOOnm。
[0056]把沉積完透明導(dǎo)電薄膜12a的基板放入剝離機(jī)臺中，采用光刻膠剝離液去除圖4F所示殘留的第三光刻膠5c，通過剝離工藝同時去除第三光刻膠5c上沉積的透明導(dǎo)電薄膜12a，而保留鈍化層過孔20以及源電極9、漏電極10和像素區(qū)域鈍化層薄膜之上的透明導(dǎo)電薄膜12a，形成如圖4G所示的源電極9a和像素電極12。
[0057]進(jìn)行上述鈍化層過孔工藝、導(dǎo)電薄膜濺射和剝離工藝的同時，在如圖4H所示的斷續(xù)柵線搭橋處，形成連接斷續(xù)柵線7a的導(dǎo)電薄膜14，完成整個陣列數(shù)據(jù)線的制作。柵線7a處的鈍化層過孔工藝與圖4G所示的源漏電極處鈍化層過孔工藝同時進(jìn)行，柵線連接導(dǎo)電薄膜14的沉積和剝離工藝與圖4G所示的像素電極12沉積、剝離工藝也是同時完成的。
[0058]最后在陣列基板上進(jìn)行像素定義層的掩膜工藝，形成如圖5所示的像素定義層13，完成低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的制備。像素定義層可以采用和平坦化層相同的材料，如亞克力(Acrylic)等,厚度是I微米?4微米。采用快速熱退火或熱處理爐，對于完成的陣列基板進(jìn)行最后的退火處理，以穩(wěn)定低溫多晶硅薄膜晶體管特性。
[0059]根據(jù)本發(fā)明的另一個方面，本發(fā)明還提供了一種利用圖4A?圖4H所示方法制備的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板，其中圖5示出了依照圖4A?圖4H制備的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的示意圖。在該低溫多晶硅薄膜場效應(yīng)晶體管陣列基板中，柵極、源電極和漏電極是采用同一層金屬制備的，用于沉積像素電極的同一層透明導(dǎo)電薄膜通過過孔將各條柵線連接起來，用于沉積像素電極的同一層透明導(dǎo)電薄膜還將漏電極與有源層連接起來。
[0060]在上述實(shí)施例制備的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板中，柵極(柵線)和源漏電極(數(shù)據(jù)線)由同一層金屬薄膜形成，而沒有層間絕緣層隔離開來，其優(yōu)勢是降低了柵極和源漏電極之間的寄生電容。使用與像素電極相同的透明導(dǎo)電薄膜，形成和多晶硅薄膜接觸的源電極和漏電極，透明導(dǎo)電薄膜和低電阻的金屬薄膜相連接，降低電極和導(dǎo)線阻抗，同時透明導(dǎo)電薄膜連接了斷續(xù)的柵線金屬薄膜。只使用SiN薄膜或者只使用有機(jī)平坦化薄膜作為鈍化層，或者使用有機(jī)平坦化薄膜作為像素定義層，簡化陣列結(jié)構(gòu)和制備工藝。
[0061]另外，依照本發(fā)明實(shí)施例制備的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板可以用于低溫多晶硅有源矩陣有機(jī)發(fā)光二極管(LTPS-AM0LED)的制備。
[0062]根據(jù)本發(fā)明的再一個方面，本發(fā)明還提供了一種包括前述實(shí)施例制備的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的顯示裝置。所述顯示裝置可以為:液晶面板、電子紙、OLED面板、手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。
[0063]在該顯示裝置中，柵極、源電極和漏電極是采用同一層金屬制備的，柵極、源電極和漏電極沒有層間絕緣層隔離開來，其優(yōu)勢是降低了柵極和源漏電極之間的寄生電容。而用于沉積像素電極的同一層透明導(dǎo)電薄膜通過過孔將各條柵線連接起來，用于沉積像素電極的同一層透明導(dǎo)電薄膜還將漏電極與有源層連接起來，降低了電極和導(dǎo)線阻抗，同時透明導(dǎo)電薄膜連接了斷續(xù)的柵線金屬薄膜，簡化陣列結(jié)構(gòu)和制備工藝。
[0064]以上所述的具體實(shí)施例，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法，其特征在于，包括: 步驟10:利用臺階式光刻膠工藝，通過一次光刻工藝在基板上同時形成多晶硅有源層和多晶娃存儲電容下極板； 步驟20:在所述多晶硅有源層和多晶硅存儲電容下極板上形成柵絕緣層； 步驟30:在所述柵絕緣層上形成金屬層，刻蝕該金屬層形成柵極及與柵極相連的柵線，源電極、漏電極及與源漏電極相連的數(shù)據(jù)線； 步驟40:在所述刻蝕后的金屬層上依次形成鈍化層、光刻膠層和像素電極層，利用臺階式掩膜工藝和剝離技術(shù)，對所述鈍化層、光刻膠層和像素電極層進(jìn)行構(gòu)圖工藝處理，通過一次光刻工藝形成層間絕緣層過孔和像素電極的圖案； 步驟50:在所述像素電極上形成像素定義層，完成低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的制備。
2.根據(jù)權(quán)利要求1所述的制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法，其特征在于，所述步驟10包括: 清洗基板，在基板表面依次沉積一層SiN薄膜和一層S12薄膜，該SiN薄膜和S12薄膜構(gòu)成緩沖層； 在緩沖層上沉積一層非晶硅薄膜，對該非晶硅薄膜進(jìn)行脫氫工藝處理，并對非晶硅薄膜進(jìn)行結(jié)晶工藝，形成多晶硅薄膜； 清洗多晶硅薄膜，采用半透式掩膜版在多晶硅薄膜表面形成兩種不同厚度的第一光刻膠5a和第二光刻膠5b,且第一光刻膠5a的厚度大于第二光刻膠5b的厚度； 對多晶硅薄膜進(jìn)行刻蝕，形成用于構(gòu)成多晶硅有源層的薄膜和用于構(gòu)成多晶硅存儲電容下極板的薄膜，接著去除第二光刻膠5b，保留第一光刻膠5a作為離子注入阻擋層，對用于構(gòu)成多晶娃存儲電容下極板的薄膜進(jìn)行離子摻雜，然后去除第一光刻膠5a,在基板上同時形成多晶娃有源層和多晶娃存儲電容下極板。
3.根據(jù)權(quán)利要求2所述的制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法，其特征在于， 所述構(gòu)成緩沖層的SiN薄膜的厚度為50nm~10nm, S12薄膜的厚度為10nm~400nm ； 所述在緩沖層上沉積的非晶硅薄膜厚度為40nm~10nm ;所述對該非晶硅薄膜進(jìn)行脫氫工藝處理采用熱處理爐實(shí)現(xiàn)，用以防止結(jié)晶過程中的氫爆；所述對非晶硅薄膜進(jìn)行結(jié)晶工藝采用激光退火結(jié)晶、金屬誘導(dǎo)結(jié)晶或固相結(jié)晶方法實(shí)現(xiàn)； 所述采用半透式掩膜版在多晶硅薄膜表面形成兩種不同厚度的第一光刻膠5a和第二光刻膠5b，其中半透式掩膜版是半色調(diào)或灰色調(diào)掩膜版，第一光刻膠5a的厚度在I微米~3微米之間，覆蓋在多晶硅薄膜用于形成多晶硅有源層的區(qū)域，第二光刻膠5b的厚度在0.5微米~I微米之間，覆蓋在多晶硅薄膜用于形成多晶硅存儲電容下極板的區(qū)域； 所述對多晶硅薄膜進(jìn)行刻蝕，采用等離子體或電感耦合等離子方法實(shí)現(xiàn)；所述去除第二光刻膠5b，保留第一光刻膠5a作為離子注入阻擋層采用等離子體灰化工藝實(shí)現(xiàn)；所述對用于構(gòu)成多晶硅存儲電容下極板的薄膜進(jìn)行離子摻雜，采用離子注入或離子云注入的方法實(shí)現(xiàn)，摻雜離子為PH3/H2或B2H6/H2，離子注入劑量在10141ns/cm2~10161ns/cm2之間，注入能量在1KeV~10KeV之間。
4.根據(jù)權(quán)利要求1所述的制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法，其特征在于，步驟20中所述在所述多晶硅有源層和多晶硅存儲電容下極板上形成柵絕緣層采用PECVD方法實(shí)現(xiàn)，該柵絕緣層由S12薄膜和SiN薄膜構(gòu)成，且SiN薄膜形成在S12薄膜之上，S12薄膜的厚度為30nm~10nm, SiN薄膜的厚度為20nm~lOOnm。
5.根據(jù)權(quán)利要求4所述的制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法，其特征在于，所述在多晶硅存儲電容下極板之上沉積的柵極絕緣層用以構(gòu)成多晶硅存儲電容的絕緣介質(zhì)。
6.根據(jù)權(quán)利要求1所述的制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法，其特征在于，步驟30中所述在所述柵絕緣層上形成金屬層，是采用磁控濺射方法在柵極絕緣層上沉積一層厚度為200nm~500nm的金屬薄膜,然后通過光刻和刻蝕工藝去除柵極、柵線、源漏電極和數(shù)據(jù)線以外區(qū)域的金屬薄膜，形成柵極及與柵極相連的柵線，源電極、漏電極及與源漏電極相連的數(shù)據(jù)線，以及同時形成多晶硅存儲電容上極板。
7.根據(jù)權(quán)利要求6所述的制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法，其特征在于， 所述金屬薄膜是采用由金屬材料Al、Cu、Mo、Ti或AlNd形成的單層金屬薄膜，或者是采用多層金屬薄膜Mo/Al/Mo或Ti/Al/Ti ； 所述與源漏電極相連的數(shù)據(jù)線由連續(xù)線狀的金屬薄膜構(gòu)成，而所述柵線由不連續(xù)線狀的金屬薄膜構(gòu)成，且所述柵線在與所述數(shù)據(jù)線的交叉處斷開； 所述刻蝕該金屬層是 采用濕法腐蝕或干法腐蝕工藝實(shí)現(xiàn)； 所述多晶硅存儲電容下極板、多晶硅存儲電容下極板上形成的柵絕緣層和多晶硅存儲電容下極板構(gòu)成多晶硅存儲電容。
8.根據(jù)權(quán)利要求1所述的制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法，其特征在于，所述步驟40包括: 采用PECVD在柵極、源電極、漏電極以及金屬柵線和數(shù)據(jù)線上沉積一層介質(zhì)薄膜形成鈍化層，然后進(jìn)行快速熱退火或熱處理爐退火工藝，利用鈍化層和柵極絕緣層中的SiN薄膜，實(shí)現(xiàn)多晶硅有源層內(nèi)部以及多晶硅薄膜與S12薄膜界面的氫化，鈍化體缺陷和界面缺陷； 采用半透式掩膜版在鈍化層表面形成兩種不同厚度的第三光刻膠5c和第四光刻膠5d，第三光刻膠5c的厚度大于第四光刻膠5d的厚度； 采用等離子體或電感耦合等離子方法對鈍化層及鈍化層下的柵極絕緣層進(jìn)行刻蝕，形成鈍化層過孔； 去除第四光刻膠5d，而保留第三光刻膠5c作為剝離層； 在鈍化層過孔、第三光刻膠5c、鈍化層、源電極、漏電極以及整個基板表面沉積一層透明導(dǎo)電薄膜；以及 采用剝離工藝同時去除第三光刻膠5c及其上沉積的透明導(dǎo)電薄膜，而保留鈍化層過孔以及源電極、漏電極和像素區(qū)域鈍化層薄膜之上的透明導(dǎo)電薄膜，形成源電極和像素電極。
9.根據(jù)權(quán)利要求8所述的制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法，其特征在于，所述鈍化層是厚度在200nm~500nm之間含氫的SiN薄膜； 所述半透式掩膜版是半色調(diào)或灰色調(diào)掩膜版； 所述第三光刻膠5c的厚度在I微米~3微米之間，覆蓋柵極及其相連的柵線、源電極及其相連的數(shù)據(jù)線，以及除鈍化層過孔和第四光刻膠5d以外的所有區(qū)域；所述第四光刻膠5d的厚度在0.5微米~I微米之間，覆蓋漏電極以及相鄰的像素區(qū)域； 當(dāng)該低溫多晶硅薄膜場效應(yīng)晶體管陣列采用底發(fā)射AMOLED時，所述在鈍化層過孔、第三光刻膠5c、鈍化層、源電極、漏電極以及整個基板表面沉積的透明導(dǎo)電薄膜是氧化物透明導(dǎo)電薄膜，至少包括氧化銦錫、氧化銦鋅或氧化錫鋁，厚度為20nm~10nm; 當(dāng)該低溫多晶硅薄膜場效應(yīng)晶體管陣列采用頂發(fā)射AMOLED時，所述在鈍化層過孔、第三光刻膠5c、鈍化層、源電極、漏電極以及整個基板表面沉積的透明導(dǎo)電薄膜是復(fù)合薄膜，至少包括IT0/Ag/IT0和IZO/Ag，其中ITO厚度為1nm~50nm，Ag金屬薄膜厚度為20nm~lOOnm。
10.根據(jù)權(quán)利要求8所述的制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法，其特征在于， 在進(jìn)行所述鈍化層過孔工藝、導(dǎo)電薄膜沉積和剝離工藝的同時，在斷續(xù)柵線搭橋處形成連接斷續(xù)柵線的導(dǎo)電薄膜，完成整個陣列數(shù)據(jù)線的制作； 所述柵線處的鈍化層過孔工藝與所述源漏電極處鈍化層過孔工藝同時進(jìn)行，柵線連接導(dǎo)電薄膜的沉積和剝離工藝與所述像素電極沉積、剝離工藝也是同時進(jìn)行的。
11.根據(jù)權(quán)利要求1所述的制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法，其特征在于，步驟50中所述在像素電極上形成的像素定義層采用的材料是亞克力材料，厚度是I微米~4微米。
12.根據(jù)權(quán)利要求1所述的制備低溫多晶硅薄膜場效應(yīng)晶體管陣列基板的方法，其特征在于，步驟50中所述在像素電極上形成像素定義層后，進(jìn)一步對低溫多晶硅薄膜場效應(yīng)晶體管陣列基板采用快速熱退火或熱處理爐，以穩(wěn)定低溫多晶硅薄膜晶體管特性。
13.—種低溫多晶硅薄膜場效應(yīng)晶體管陣列基板，其特征在于，利用權(quán)利要求1至12中任一項(xiàng)所述方法制備。
14.根據(jù)權(quán)利要求13所述的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板，其特征在于，柵極、源電極和漏電極是采用同一層金屬制備的。
15.根據(jù)權(quán)利要求13所述的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板，其特征在于，用于沉積像素電極的同一層透明導(dǎo)電薄膜通過過孔將各條柵線連接起來。
16.根據(jù)權(quán)利要求15所述的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板，其特征在于，用于沉積像素電極的同一層透明導(dǎo)電薄膜還將漏電極與有源層連接起來。
17.一種顯示裝置，其特征在于，該顯示裝置包括如權(quán)利要求13-16中任一項(xiàng)所述的低溫多晶硅薄膜場效應(yīng)晶體管陣列基板。
【文檔編號】H01L21/77GK104078424SQ201410305758
【公開日】2014年10月1日 申請日期:2014年6月30日 優(yōu)先權(quán)日:2014年6月30日
【發(fā)明者】龍春平, 梁逸南, 劉政, 王祖強(qiáng), 田雪雁 申請人:京東方科技集團(tuán)股份有限公司