一種薄膜晶體管及其制備方法、陣列基板、顯示裝置制造方法
【專利摘要】本發(fā)明實施例提供了一種薄膜晶體管及其制備方法、陣列基板、顯示裝置，涉及顯示【技術(shù)領(lǐng)域】，提出一種新的適用于薄膜晶體管有源層的材料，可以擴大有源層在材料上的可選擇性，也可基于有源層的多種可選擇材料來提高薄膜晶體管在工藝、成本方面的改善空間。該薄膜晶體管包括設置在襯底基板上的柵極、柵絕緣層、有源層、源極和漏極；其中，所述有源層的材料為高簡并半導體。用于薄膜晶體管、陣列基板、顯示裝置及其制造。
【專利說明】—種薄膜晶體管及其制備方法、陣列基板、顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種薄膜晶體管及其制備方法、陣列基板、顯示裝置。
【背景技術(shù)】
[0002]TFT背板技術(shù)是現(xiàn)代和未來顯示的核心技術(shù)，有源層工藝是TFT(Thin FilmTransistor,薄膜場效應晶體管)背板技術(shù)的最為核心工藝之一。
[0003]目前有源層的材料還沿用非晶硅、金屬氧化物半導體等材料，在材料選擇上可選擇性較小，因此在工藝、成本方面的改善空間較小。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的實施例提供一種薄膜晶體管及其制備方法、陣列基板、顯示裝置，提出一種新的適用于薄膜晶體管有源層的材料，可以擴大有源層在材料上的可選擇性，也可基于有源層的多種可選擇材料來提高薄膜晶體管在工藝、成本方面的改善空間。
[0005]為達到上述目的，本發(fā)明的實施例采用如下技術(shù)方案:
[0006]一方面，提供一種薄膜晶體管，包括設置在襯底基板上的柵極、柵絕緣層、有源層、源極和漏極；其中，所述有源層的材料為高簡并半導體。
[0007]優(yōu)選的，所述有源層的厚度為5?20nm。
[0008]可選的，所述源極和所述漏極與所述有源層通過同一次構(gòu)圖工藝制備得到，且所述源極和所述漏極與所述有源層不同層設置。
[0009]可選的，所述源極和所述漏極與所述有源層同層且一體設置；其中，所述源極和所述漏極的材料為高簡并半導體。
[0010]進一步可選的，所述高簡并半導體包括第IV族元素的高簡并半導體、或二元化合物的高簡并半導體、或三元及以上化合物的高簡并半導體。
[0011]另一方面，提供一種陣列基板，包括上述的薄膜晶體管和電極結(jié)構(gòu)。
[0012]可選的，所述電極結(jié)構(gòu)包括與所述薄膜晶體管的漏極電連接的第一電極；
[0013]其中，所述第一電極為像素電極，所述陣列基板用于驅(qū)動液晶；
[0014]或所述第一電極為陽極，所述陣列基板還包括位于所述陽極上方的有機材料功能層和陰極。
[0015]進一步的，在所述源極和所述漏極與所述有源層同層設置，且材料均為高簡并半導體的情況下，所述第一電極與所述薄膜晶體管的源極和漏極同層且一體設置；其中，所述第一電極的材料為高簡并半導體。
[0016]可選的，在所述第一電極為像素電極的情況下，所述陣列基板還包括公共電極。
[0017]又一方面，提供一種顯示裝置，包括上述的陣列基板。
[0018]再一方面，提供一種薄膜晶體管的制備方法，包括在襯底基板上形成柵極、柵絕緣層、有源層、源極和漏極；其中，所述有源層的材料為高簡并半導體。[0019]優(yōu)選的，所述有源層的厚度為5?20nm。
[0020]可選的，所述源極和所述漏極與所述有源層通過同一次構(gòu)圖工藝形成，具體包括:
[0021]依次形成高簡并半導體薄膜、以及金屬薄膜，并在所述金屬薄膜上形成光刻膠；
[0022]采用半階掩模板或灰階掩膜板對形成有所述光刻膠的基板進行曝光，顯影后形成光刻膠完全保留部分、光刻膠半保留部分和光刻膠完全去除部分；其中，所述光刻膠完全保留部分至少對應待形成的所述源極和所述漏極的區(qū)域，所述光刻膠半保留部分對待形成所述源極和所述漏極之間的區(qū)域，所述光刻膠完全去除部分對應其他區(qū)域；
[0023]采用刻蝕工藝去除所述光刻膠完全去除部分的所述金屬薄膜和所述高簡并半導體薄膜；
[0024]采用灰化工藝去除所述光刻膠半保留部分的光刻膠，并刻蝕所述源極和所述漏極之間區(qū)域的所述金屬薄膜，形成所述源極和所述漏極、以及所述有源層；
[0025]采用剝離工藝去除所述光刻膠完全保留部分的光刻膠。
[0026]可選的，所述源極和所述漏極與所述有源層通過同一次構(gòu)圖工藝形成，具體包括:
[0027]形成所述高簡并半導體薄膜，并在所述高簡并半導體薄膜上形成光刻膠；
[0028]采用普通掩膜板對形成有所述光刻膠的基板進行曝光，顯影后形成光刻膠完全保留部分和光刻膠完全去除部分；其中，所述光刻膠完全保留部分至少對應待形成的所述有源層、所述源極和所述漏極區(qū)域，所述光刻膠完全去除部分對應其他區(qū)域；
[0029]采用刻蝕工藝去除所述光刻膠完全去除部分的所述高簡并半導體薄膜，形成所述源極和所述漏極、以及所述有源層；
[0030]采用剝離工藝去除所述光刻膠完全保留部分的光刻膠。
[0031]基于上述描述，可選的，所述高簡并半導體包括第IV族元素的高簡并半導體、或二元化合物的高簡并半導體、或三元及以上化合物的高簡并半導體。
[0032]本發(fā)明實施例提供了一種薄膜晶體管及其制備方法、陣列基板、顯示裝置，該薄膜晶體管包括設置在襯底基板上的柵極、柵絕緣層、有源層、源極和漏極；其中，所述有源層的材料為高簡并半導體。通過提出一種適用于薄膜晶體管有源層的高簡并半導體材料，可以擴大有源層在材料上的可選擇性，也可基于有源層的多種可選擇材料來提高薄膜晶體管在工藝、成本方面的改善空間。
【專利附圖】

【附圖說明】
[0033]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0034]圖1為本發(fā)明實施例提供的一種薄膜晶體管的結(jié)構(gòu)示意圖一；
[0035]圖2為本發(fā)明實施例提供的一種薄膜晶體管的結(jié)構(gòu)示意圖二；
[0036]圖3為本發(fā)明實施例提供的一種薄膜晶體管的結(jié)構(gòu)示意圖三；
[0037]圖4為本發(fā)明實施例提供的一種薄膜晶體管的轉(zhuǎn)移特性示意圖；[0038]圖5a_5d為本發(fā)明實施例提供的一種薄膜晶體管在不同柵極電壓下的能級狀態(tài)示意圖；
[0039]圖6為本發(fā)明實施例提供的一種包括像素電極的陣列基板的結(jié)構(gòu)示意圖一；
[0040]圖7為本發(fā)明實施例提供的一種包括像素電極和公共電極的陣列基板的結(jié)構(gòu)示意圖一;
[0041]圖8為本發(fā)明實施例提供的一種包括像素電極和公共電極的陣列基板的結(jié)構(gòu)示意圖二 ；
[0042]圖9為本發(fā)明實施例提供的一種包括陽極和陰極的陣列基板的結(jié)構(gòu)示意圖；
[0043]圖10為本發(fā)明實施例提供的一種陣列基板的像素電極與有源層、源極和漏極同層的結(jié)構(gòu)示意圖；
[0044]圖11為本發(fā)明實施例提供的一種陣列基板的陽極與有源層、源極和漏極同層的結(jié)構(gòu)示意圖；
[0045]圖12a_12d為本發(fā)明實施例提供的一種通過一次構(gòu)圖工藝制備位于不同層的有源層、源極和漏極的過程示意圖；
[0046]圖13a_13c為本發(fā)明實施例提供的一種通過一次構(gòu)圖工藝制備位于同層的有源層、源極和漏極的過程示意圖。
[0047]附圖標記:
[0048]01-陣列基板；10-薄膜晶體管；100-襯底基板；101-柵極；102-柵絕緣層；103-有源層；103a-高簡并半導體薄膜；104-源極；104a_金屬薄膜；105-漏極；20_像素電極；30_公共電極；40_陽極；50_陰極；60_有機材料功能層；70_像素界定層；80_光刻膠；801-光刻膠完全保留部分；802_光刻膠完全去除部分；803_光刻膠半保留部分；90_半階掩模板；901-完全不透明部分；902_完全透明部分；903_半透明部分。
【具體實施方式】
[0049]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0050]本發(fā)明實施例提供了一種薄膜晶體管10，如圖1至圖3所示，該薄膜晶體管10包括:設置在襯底基板100上的柵極101、柵絕緣層102、有源層103、源極104和漏極105 ;其中，所述有源層103的材料為高簡并半導體。
[0051]優(yōu)選的，所述有源層103的厚度為5?20nm。
[0052]以η型薄膜晶體管10為例，具體工作原理描述如下:
[0053]該薄膜晶體管10在未加柵極101電壓(Vg)時的能級狀態(tài)如圖5a所示，有源層103的費米能級高于有源層103的導帶，因而可以形成導電溝道，在此基礎(chǔ)上，當源極104和漏極105間加上電壓后，所述薄膜晶體管10可以得到很大的源漏電流。該狀態(tài)對應于圖4的轉(zhuǎn)移特性中的第III和第IV部分。
[0054]因有源層的厚度超薄(例如可以為IOnm)，所以在外部電壓作用下，有源層103整體發(fā)生能級彎曲，當該薄膜晶體管10在加足夠負例如-40?-20V的柵極101電壓時的能級狀態(tài)如圖5b所示，有源層103的費米能級完全低于有源層103的導帶，使溝道夾斷，此時即使源極104和漏極105間加上電壓，也沒有電流通過。該狀態(tài)對應于圖4的轉(zhuǎn)移特性中的第I部分；
[0055]當薄膜晶體管10的柵極101電壓加到某一負值例如-20?-1OV時，其能級狀態(tài)如圖5c所示，有源層103的費米能級與有源層103的導帶底持平，形成了類似普通薄膜晶體管結(jié)構(gòu)的平帶狀態(tài)，在此情況下，導電溝道恰好形成，此時將柵極101電壓稍微調(diào)高，其在源極104和漏極105間加上電壓，即可有漏電流通過。該狀態(tài)即對應圖4的轉(zhuǎn)移特性中的II區(qū)，也即閾值-亞閾值區(qū)。
[0056]當柵極101電壓在上述某一負值的基礎(chǔ)上進一步提升時例如提升到-10?IOV(可提升到OV以及正向電壓)，薄膜晶體管10的能級示意圖如圖5d所示，此時雖然有源層103發(fā)生能級彎曲，但是導帶底大部分都處于費米能級之下，因而形成了導電溝道，當源極104和漏極105間加上電壓后，即可形成源漏電流。該狀態(tài)即對應圖4的轉(zhuǎn)移特性中的III區(qū)，當柵極101電壓進一步提升例如大于IOV時，源漏電流更大幅度提升，即可對應圖4中的轉(zhuǎn)移特性中的IV區(qū)。
[0057]這里，為使薄膜晶體管10容易得到轉(zhuǎn)移特性，所用的柵極101材料的功函數(shù)最好同有源層103材料的功函數(shù)相近。
[0058]P型薄膜晶體管10與η型薄膜晶體管10的工作原理類似，在此不再贅述。
[0059]需要說明的是，第一，在重摻雜的半導體中，如果費米能級Ε，等于或高于導帶底Ec(n型)，等于或低于價帶頂Εν(ρ型)時，就稱為簡并半導體。費米能級在導帶或價帶邊附近稱弱簡并半導體，費米能級進入能帶內(nèi)稱高簡并半導體。
[0060]第二，不對所述有源層103的層級結(jié)構(gòu)進行限定，其可以是一層也可以是兩層或兩層以上。
[0061]此外，所述有源層103可以是非晶狀態(tài)，也可以是單晶狀態(tài)，或二者的結(jié)合，當然所述有源層103也可以是多晶狀態(tài)。
[0062]第三，所述薄膜晶體管10可以為η型、P型、雙型等。
[0063]第四，所述薄膜晶體管10可以為底柵型也可以為頂柵型。其中，頂柵、底柵是相對所述柵極101和柵絕緣層102的位置而定的，即:相對所述襯底基板100，當柵極101靠近所述襯底基板100，柵絕緣層102遠離所述襯底基板100時，為底柵型薄膜晶體管；當柵極101遠離所述襯底基板100，柵絕緣層102靠近所述襯底基板100時，為頂柵型薄膜晶體管。
[0064]第五，由于所述高簡并半導體具有良好的導電性能，因此，所述源極104和所述漏極105的材料也可以使用上述高簡并半導體。
[0065]當然，所述源極104和漏極105也可以使用常用的金屬材料，在此基礎(chǔ)上，根據(jù)所述有源層103與源極104和漏極105的形成次序不同，所述薄膜晶體管10可以分為交錯型、反交錯型、以及共面型、反共面型。
[0066]第六，本發(fā)明所有實施例的附圖均示意性的繪示出與發(fā)明點有關(guān)的圖案層，對于與發(fā)明點無關(guān)的圖案層不進行繪示或僅繪示出部分。
[0067]本發(fā)明實施例提供了一種薄膜晶體管10，包括設置在襯底基板100上的柵極101、柵絕緣層102、有源層103、源極104和漏極105 ;其中，所述有源層103的材料為高簡并半導體。通過提出一種適用于薄膜晶體管有源層103的高簡并半導體材料，可以擴大有源層103在材料上的可選擇性，也可基于有源層103的多種可選擇材料來提高薄膜晶體管10在工藝、成本方面的改善空間。
[0068]在此基礎(chǔ)上，由于目前薄膜晶體管的有源層采用非簡并半導體且厚度只能做到40nm?60nm，這就使得薄膜晶體管的整體厚度無法再進一步降低；另外，其必須使用更多的材料才能制備得到40nm?60nm厚度的有源層，這樣其材料成本也相對較高，因此，本發(fā)明實施例通過將所述有源層103的厚度設置為5?20nm，相比于現(xiàn)有技術(shù)中40nm?60nm厚度的有源層，可以至少將有源層的厚度降低一半，從而使得薄膜晶體管10整體的整體厚度得到降低；由于有源層103的厚度降低了，其所需的材料也相應的減少，因此其材料成本也得到降低。
[0069]優(yōu)選的，為了減少構(gòu)圖工藝的次數(shù)，降低工藝成本，可以通過同一次構(gòu)圖工藝制備得到所述有源層103、源極104和漏極105。
[0070]在此情況下，參考圖1所示，所述源極104和所述漏極105與所述有源層103不同層設置，所述源極104和漏極105可以選擇與所述有源層103不同的材料以及不同的厚度，例如金屬材料。
[0071]這里，將源極104和漏極105的材料設為金屬材料，是因為金屬材料具有更低的電阻率，可以降低布線的功耗。
[0072]或者,參考圖3所示,所述源極104和所述漏極105與所述有源層103同層一體設置，且所述源極104和漏極105的材料與所述有源層103的材料相同，即:材料均為高簡并半導體。當然厚度也可以相同，均為5?20nm。
[0073]這里，通過將源極104和漏極105的材料設為高簡并半導體且同層一體化設置，可以通過一次構(gòu)圖工藝同時形成有源層103、源極104和所述漏極105，且在一次構(gòu)圖工藝中采用普通掩膜板即可實現(xiàn)，既節(jié)省構(gòu)圖工藝次數(shù)，又簡化制備工藝。
[0074]基于上述的描述，所述高簡并半導體可以是第IV族元素的高簡并半導體，例如重摻雜的硅(Si)，或者可以是第I1-VKII1-V族等二元化合物的高簡并半導體，例如錫摻雜氧化鋅(ITO)、銦摻雜氧化鋅(IZO)，或者三元及多元化合物的高簡并半導體，例如銦鎵鋅氧化物(IGZO)。
[0075]本發(fā)明實施例還提供了一種陣列基板01，如圖6至圖11所示，該陣列基板01包括上述的薄膜晶體管10和電極結(jié)構(gòu)。
[0076]所述陣列基板還包括與所述柵極101電連接的柵線、柵線引線(圖中未標識出)，與所述源極104電連接的數(shù)據(jù)線、數(shù)據(jù)線引線(圖中未標識出)等。
[0077]進一步的，所述電極結(jié)構(gòu)包括與所述薄膜晶體管10的漏極105電連接的第一電極；其中，根據(jù)所述陣列基板01的類型的不同，所述第一電極可以是像素電極，或是陽極。
[0078]具體的，當所述陣列基板01為液晶顯示器(Liquid Crystal Display,簡稱LCD)的用于驅(qū)動液晶的陣列基板時，如圖6所示，所述電極結(jié)構(gòu)包括像素電極20。
[0079]當然，如圖7和圖8所示，所述電極結(jié)構(gòu)還可以包括公共電極30。在此情況下，對于共平面切換型(In-Plane Switch，簡稱IPS)陣列基板而言，如圖7所示，所述像素電極20和所述公共電極30同層間隔設置，且均為條狀電極；對于高級超維場轉(zhuǎn)換型(Advanced-super Dimensional Switching,簡稱ADS)陣列基板而言，如圖8所不，所述像素電極20和所述公共電極30不同層設置，其中在上的電極為條狀電極，在下的電極為板狀電極。
[0080]當所述陣列基板01為有機電致發(fā)光二極管顯示器的陣列基板時，如圖9所示，所述電極結(jié)構(gòu)包括陽極40和陰極50。在此情況下，所述陣列基板01還包括設置于所述陽極40和所述陰極50之間的有機材料功能層60 ;其中，所述有機材料功能層60可以包括:空穴傳輸層、發(fā)光層和電子傳輸層；為了能夠提高電子和空穴注入發(fā)光層的效率，所述有機材料功能層還可以包括設置在所述陰極50與所述電子傳輸層之間的電子注入層，以及設置在所述陽極40與所述空穴傳輸層之間的空穴注入層。
[0081]進一步的，由于有機材料功能層60材料的特殊性，所述有機電致發(fā)光二極管顯示器還包括封裝層。
[0082]基于此，根據(jù)所述陽極40和所述陰極50的材料的不同，可以分為單面發(fā)光型陣列基板和雙面發(fā)光型陣列基板；即:當所述陽極40和所述陰極50中其中一個電極的材料為不透明或半透明材料時，所述陣列基板為單面發(fā)光型；當所述陽極40和所述陰極50的材料均為透明材料和/或半透明材料時，所陣列基板為雙面發(fā)光型。
[0083]對于單面發(fā)光型陣列基板，根據(jù)所述陽極40和所述陰極50的材料的不同，又可以分為上發(fā)光型和下發(fā)光型。具體的，當所述陽極40靠近所述襯底基底100設置，所述陰極50遠離所述襯底基底100設置，且所述陽極40的材料為透明導電材料，所述陰極50的材料為不透明導電材料時，由于光從陽極40、再經(jīng)襯底基底100 —側(cè)出射，因此，可以稱為下發(fā)光型；當所述陽極40的材料為不透明導電材料，所述陰極50的材料為透明或半透明導電材料時，由于光從陰極50遠離襯底基底100 —側(cè)出射，因此，可以稱為上發(fā)光型。當然，也可以將上述兩種陽極40和陰極50的相對位置進行替換，在此再贅述。
[0084]對于雙面發(fā)光型柔性顯示基板，當所述陽極40靠近所述襯底基底100設置，所述陰極50遠離所述襯底基底100設置，且所述陽極40和所述陰極50的材料均為透明導電和/或半透明材料時，由于光一方面從陽極40、再經(jīng)襯底基底100 —側(cè)出射，另一方面從陰極50遠離襯底基底100—側(cè)出射，因此可以稱為雙面發(fā)光型。這里，也可以是所述陽極40遠離所述襯底基底100設置，所述陰極50靠近所述襯底基底100設置。
[0085]其中，所述有機電致發(fā)光二極管顯示器的陣列基板還可以包括像素界定層70，用于隔離相鄰兩個子像素單元。
[0086]需要說明的是，上述附圖6-圖9中，僅以有源層103、源極104和漏極105同層進行示意，但發(fā)明實施例并不限于此，有源層103、源極104和漏極105可以不同層。
[0087]基于上述的描述,如圖10和圖11所示,在所述源極104和所述漏極105與所述有源層105同層且一體設置，且材料均為高簡并半導體的情況下，為了減少構(gòu)圖工藝的次數(shù)，可以將所述像素電極20或陽極40與所述薄膜晶體管10的源極104和漏極105、以及有源層103同層一體設置，即可以通過同一次構(gòu)圖工藝形成所述有源層103、源極104和漏極105、以及所述像素電極20或陽極40。
[0088]本發(fā)明實施例還提供了一種顯示裝置，包括上述的陣列基板01。
[0089]上述的顯示裝置具體可以是液晶顯示器、有機電致發(fā)光二級管顯示器等。
[0090]本發(fā)明實施例還提供了一種薄膜晶體管的制備方法，該方法包括:在襯底基板上形成柵極101、柵絕緣層102、有源層103、源極104和漏極105 ;其中，所述有源層103的材料為高簡并半導體。[0091]優(yōu)選的，所述有源層的厚度為5?20nm。
[0092]需要說明的是，第一，不對所述有源層103的層級結(jié)構(gòu)進行限定，其可以是一層也可以是兩層或兩層以上。
[0093]此外，所述有源層103可以是非晶狀態(tài)，也可以是單晶狀態(tài)，或二者的結(jié)合，當然所述有源層103也可以是多晶狀態(tài)。
[0094]第二，不對所述柵極101和柵絕緣層102的形成順序進行限定，可以是先形成所述柵極101，再形成柵絕緣層102，也可以是先形成柵絕緣層102，再形成柵極101。
[0095]第三，不對所述有源層103、源極104和漏極105的形成順序進行限定。
[0096]由于所述高簡并半導體具有良好的導電性能，因此，所述源極104和所述漏極105的材料也可以使用上述高簡并半導體，因此，所述有源層103、源極104和漏極105可以同時形成。
[0097]當然，所述源極104和漏極105與所述有源層103也可以分先后次序形成，在此基礎(chǔ)上，根據(jù)所述有源層103與源極104和漏極105的形成次序不同，所述薄膜晶體管10可以分為交錯型、反交錯型、以及共面型、反共面型。
[0098]本發(fā)明實施例提供了一種薄膜晶體管的制備方法，包括:在襯底基板上形成柵極101、柵絕緣層102、有源層103、源極104和漏極105 ;其中，所述有源層103的材料為高簡并半導體。通過提出一種適用于薄膜晶體管有源層103的高簡并半導體材料，可以擴大有源層103在材料上的可選擇性，也可基于有源層103的多種可選擇材料來提高薄膜晶體管10在工藝、成本方面的改善空間。
[0099]在此基礎(chǔ)上，由于目前薄膜晶體管的有源層采用非簡并半導體且厚度只能做到40nm?60nm，這就使得薄膜晶體管的整體厚度無法再進一步降低；另外，其必須使用更多的材料才能制備得到40nm?60nm厚度的有源層，這樣其材料成本也相對較高，因此，本發(fā)明實施例通過將所述有源層的厚度設置為5?20nm,相比于現(xiàn)有技術(shù)中40nm?60nm厚度的有源層，本發(fā)明實施例可以至少將有源層的厚度降低一半，從而使得薄膜晶體管10整體的整體厚度得到降低；由于有源層103的厚度降低了，其所需的材料也相應的減少，因此其材料成本也得到降低。
[0100]優(yōu)選的，為了減少構(gòu)圖工藝的次數(shù)，可以通過同一次構(gòu)圖工藝制備得到所述有源層103、源極104和漏極105。以下分兩種情況進行說明:
[0101]第一種，參考圖1所不，所述源極104和所述漏極105與所述有源層103位于不同層，即:所述源極104和漏極105可以選擇與所述有源層103不同的材料以及不同的厚度，例如金屬材料。
[0102]將源極104和漏極105的材料設為金屬材料，可以降低源極104和漏極105的電阻率，從而降低布線的功耗。
[0103]具體的，以底柵型薄膜晶體管10為例，形成所述有源層103、源極104和漏極105包括如下步驟:
[0104]S101、如圖12a所示，在形成有柵極101、柵絕緣層102的基板上依次形成高簡并半導體薄膜103a、以及金屬薄膜104a，并在所述金屬薄膜上形成光刻膠80。
[0105]其中，所述高簡并半導體薄膜103a的厚度為5?20nm。
[0106]所述金屬薄膜104a的厚度可以大于所述高簡并半導體薄膜103a的厚度。[0107]當所述高簡并半導體薄膜103a的材料為重摻雜的硅薄膜時，可以先形成硅薄膜，然后通過摻雜工藝對硅薄膜進行重摻雜，并進行激活，然后再形成所述金屬薄膜104a。
[0108]這里可以采用化學氣相淀積(Chemical Vapor Deposition, CVD),或分子束外延(Molecular Beam Epitaxy, MBE),或等離子體增強化學氣相沉積法(Plasma EnhancedChemical Vapor Deposition, PECVD),或派射方法(Sputter)形成所述高簡并半導體薄膜。
[0109]S102、如圖12b所示，采用半階掩模板90或灰階掩膜板對形成有所述光刻膠80的基板進行曝光，顯影后形成光刻膠完全保留部分801、光刻膠完全去除部分802和光刻膠半保留部分803 ;其中，所述光刻膠完全保留部分801至少對應待形成的所述源極104和所述漏極105的區(qū)域，所述光刻膠半保留部分803對待形成所述源極104和所述漏極105之間的區(qū)域，所述光刻膠完全去除部分802對應其他區(qū)域。
[0110]參考圖12b所示，所述半階掩膜板90包括完全不透明部分901、完全透明部分902、半透明部分903 ;即:半階掩膜板90是指在透明襯底材料上在某些區(qū)域形成不透光的遮光金屬層，在另外一些區(qū)域形成半透光的遮光金屬層，其他區(qū)域不形成任何遮光金屬層；其中，所述半透光的遮光金屬層的厚度小于所述完全不透光的遮光金屬層的厚度；此外，可以通過調(diào)節(jié)所述半透光的遮光金屬層的厚度來改變所述半透光的遮光金屬層對紫外光的透過率。
[0111]基于此，所述半階掩膜板90工作原理說明如下:通過控制所述半階掩膜板90上不同區(qū)域處遮光金屬層的厚度，使曝光在不同區(qū)域的透過光的強度有所不同，從而使光刻膠80進行有選擇性的曝光、顯影后，形成與所述半階掩膜板90的完全不透明部分901、半透明部分903以及完全透明部分902分別對應的光刻膠完全保留部分801、光刻膠半保留部分803、光刻膠完全去除部分802。
[0112]所述灰階掩膜板的原理與所述半階掩膜板90的原理類似。
[0113]其中，本發(fā)明所有實施例中所指的所述光刻膠80均為正性膠。
[0114]S103、如圖12c所示，采用刻蝕工藝去除所述光刻膠完全去除部分802的所述金屬薄膜104a和所述高簡并半導體薄膜103a。
[0115]S104、如圖12d所示，采用灰化工藝去除所述光刻膠半保留部分803的光刻膠，并刻蝕所述源極104和所述漏極105之間區(qū)域的所述金屬薄膜104a，形成所述源極104和所述漏極105、以及所述有源層103。
[0116]S105、采用剝離工藝去除所述光刻膠完全保留部分801的光刻膠，形成參考圖1所示的陣列基板01。
[0117]通過上述步驟S101-S105，即可在一次構(gòu)圖工藝中使用半階掩模板90或灰階掩膜板來形成所述源極104和所述漏極105、以及所述有源層103，從而節(jié)省構(gòu)圖工藝次數(shù)。
[0118]第二種，參考圖3所示，所述源極104和所述漏極105與所述有源層103位于同層，且所述源極104和漏極105的材料與所述有源層103的材料相同，即:材料均為簡并半導體。當然厚度也可以相同，均為5?20nm。
[0119]具體的，以底柵型薄膜晶體管10為例，形成所述有源層103、源極104和漏極105包括如下步驟:
[0120]S201、如圖13a所示，在形成有柵極101、柵絕緣層102的基板上形成所述高簡并半導體薄膜103a，并在所述高簡并半導體薄膜103a上形成光刻膠80。[0121]S202、如圖13b所示，采用普通掩膜板對形成有所述光刻膠的基板進行曝光，顯影后形成光刻膠完全保留部分801和光刻膠完全去除部分802 ;其中，所述光刻膠完全保留部分801至少對應待形成的所述有源層103、所述源極104和所述漏極105區(qū)域，所述光刻膠完全去除部分802對應其他區(qū)域。
[0122]S203、如圖13c所示，采用刻蝕工藝去除所述光刻膠完全去除部分802的所述高簡并半導體薄膜103a，形成所述源極104和所述漏極105、以及所述有源層103。
[0123]S204、采用剝離工藝去除所述光刻膠完全保留部分801的光刻膠，形成參考圖3所示的陣列基板01。
[0124]通過上述步驟S201-S104，即可在一次構(gòu)圖工藝中使用普通掩膜板來形成所述源極104和所述漏極105、以及所述有源層103，從而既可以節(jié)省構(gòu)圖工藝次數(shù)，又可以簡化制
備工藝。
[0125]基于上述的描述，所述高簡并半導體可以是第IV族元素的高簡并半導體，例如重摻雜的硅(Si)，或者可以是第I1-VKII1- V族等二元化合物的高簡并半導體，例如錫摻雜氧化鋅(ITO)、銦摻雜氧化鋅(IZO)，或者三元及多元化合物的高簡并半導體，例如銦鎵鋅氧化物(IGZO)。
[0126]本發(fā)明實施例還提供了一種陣列基板01的制備方法，包括制備上述薄膜晶體管10的步驟和制備電極結(jié)構(gòu)的步驟。所述電極結(jié)構(gòu)包括與所述薄膜晶體管10的漏極105電連接的第一電極；其中，根據(jù)所述陣列基板01的類型的不同，所述第一電極可以是像素電極20，或是陽極40。
[0127]具體的，當所述陣列基板01為液晶顯示器(Liquid Crystal Display,簡稱LCD)的陣列基板時，參考圖6和圖10所示,所述電極結(jié)構(gòu)包括像素電極20。當然,參考圖7和圖8所示，所述電極結(jié)構(gòu)還可以包括公共電極30。
[0128]當所述陣列基板01為有機電致發(fā)光二極管顯示器的陣列基板時，參考圖9和圖11所示，所述電極結(jié)構(gòu)包括陽極40和陰極50。在此情況下，所述陣列基板01還包括設置于所述陽極40和所述陰極50之間的有機材料功能層60 ;所述有機材料功能層60至少包括:空穴傳輸層、發(fā)光層和電子傳輸層。
[0129]其中，所述空穴傳輸層、發(fā)光層、電子傳輸層、以及陰極50可以在lxlO_5Pa的真空下進行蒸鍍。
[0130]以上所述，僅為本發(fā)明的【具體實施方式】，但本發(fā)明的保護范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應以所述權(quán)利要求的保護范圍為準。
【權(quán)利要求】
1.一種薄膜晶體管，包括設置在襯底基板上的柵極、柵絕緣層、有源層、源極和漏極；其特征在于，所述有源層的材料為高簡并半導體。
2.根據(jù)權(quán)利要求1所述的薄膜晶體管，其特征在于，所述有源層的厚度為5~20nm。
3.根據(jù)權(quán)利要求1所述的薄膜晶體管，其特征在于，所述源極和所述漏極與所述有源層通過同一次構(gòu)圖工藝制備得到，且所述源極和所述漏極與所述有源層不同層設置。
4.根據(jù)權(quán)利要求1所述的薄膜晶體管，其特征在于，所述源極和所述漏極與所述有源層同層且一體設置； 其中，所述源極和所述漏極的材料為高簡并半導體。
5.根據(jù)權(quán)利要求1至4任一項所述的薄膜晶體管，其特征在于，所述高簡并半導體包括第IV族元素的高簡并半導體、或二元化合物的高簡并半導體、或三元及以上化合物的高簡并半導體。
6.—種陣列基板,其特征在于,包括: (1)權(quán)利要求1至5任一項所述的薄膜晶體管； (2)電極結(jié)構(gòu)。
7.根據(jù)權(quán)利要求6所述的陣列基板，其特征在于， 所述電極結(jié)構(gòu)包括與所述薄膜晶體管的漏極電連接的第一電極； 其中，所述第一電極為像素電極，所述陣列基板用于驅(qū)動液晶； 或所述第一電極為陽極，所述陣列基板還包括位于所述陽極上方的有機材料功能層和陰極。
8.根據(jù)權(quán)利要求7所述的陣列基板，其特征在于，在源極和漏極與有源層同層設置，且材料均為高簡并半導體的情況下，所述第一電極與所述薄膜晶體管的源極和漏極同層且一體設置； 其中，所述第一電極的材料為高簡并半導體。
9.根據(jù)權(quán)利要求7所述的陣列基板，其特征在于，在所述第一電極為像素電極的情況下，所述陣列基板還包括公共電極。
10.一種顯示裝置，其特征在于，包括權(quán)利要求6至9任一項所述的陣列基板。
11.一種薄膜晶體管的制備方法，包括在襯底基板上形成柵極、柵絕緣層、有源層、源極和漏極；其特征在于，所述有源層的材料為高簡并半導體。
12.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述有源層的厚度為5~20nm。
13.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述源極和所述漏極與所述有源層通過同一次構(gòu)圖工藝形成，具體包括: 依次形成高簡并半導體薄膜、以及金屬薄膜，并在所述金屬薄膜上形成光刻膠； 采用半階掩模板或灰階掩膜板對形成有所述光刻膠的基板進行曝光，顯影后形成光刻膠完全保留部分、光刻膠半保留部分和光刻膠完全去除部分；其中，所述光刻膠完全保留部分至少對應待形成的所述源極和所述漏極的區(qū)域，所述光刻膠半保留部分對待形成所述源極和所述漏極之間的區(qū)域，所述光刻膠完全去除部分對應其他區(qū)域； 采用刻蝕工藝去除所述光刻膠完全去除部分的所述金屬薄膜和所述高簡并半導體薄膜； 采用灰化工藝去除所述光刻膠半保留部分的光刻膠，并刻蝕所述源極和所述漏極之間區(qū)域的所述金屬薄膜，形成所述源極和所述漏極、以及所述有源層； 采用剝離工藝去除所述光刻膠完全保留部分的光刻膠。
14.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述源極和所述漏極與所述有源層通過同一次構(gòu)圖工藝形成，具體包括: 形成所述高簡并半導體薄膜，并在所述高簡并半導體薄膜上形成光刻膠； 采用普通掩膜板對形成有所述光刻膠的基板進行曝光，顯影后形成光刻膠完全保留部分和光刻膠完全去除部分；其中，所述光刻膠完全保留部分至少對應待形成的所述有源層、所述源極和所述漏極區(qū)域，所述光刻膠完全去除部分對應其他區(qū)域； 采用刻蝕工藝去除所述光刻膠完全去除部分的所述高簡并半導體薄膜，形成所述源極和所述漏極、以及所述有源層； 采用剝離工藝去除所述光刻膠完全保留部分的光刻膠。
15.根據(jù)權(quán)利要求11至14任一項所述的方法，其特征在于，所述高簡并半導體包括第IV族元素的高簡并半導體、或二元化合物的高簡并半導體、或三元及以上化合物的高簡并半 導體。
【文檔編號】H01L29/786GK103972300SQ201410203708
【公開日】2014年8月6日 申請日期:2014年5月14日 優(yōu)先權(quán)日:2014年5月14日
【發(fā)明者】李延釗, 王剛, 崔劍, 方金鋼 申請人:京東方科技集團股份有限公司