專利名稱：臺(tái)面工藝可控硅芯片結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種臺(tái)面工藝可控硅芯片結(jié)構(gòu)，屬于電力半導(dǎo)體器件制造技術(shù)領(lǐng)域。
背景技術(shù)：
功率可控硅等中、高壓電力半導(dǎo)體器件芯片的制造中，至今仍廣泛采用臺(tái)面工藝制造技術(shù)，如

圖1所示，硅圓片正面的溝槽內(nèi)生長了一層30 50um厚的鈍化玻璃膜，由于該玻璃膜的膨脹系數(shù)比硅大很多(一般鈍化玻璃的膨脹系數(shù)為4.4士0.4X10_6 /°C，而硅的膨脹系數(shù)為2.6X10_6 /°C)，玻璃燒結(jié)完成后，正面溝槽內(nèi)的玻璃膜產(chǎn)生了一個(gè)很大的收縮應(yīng)力，拉動(dòng)硅圓片向上彎曲，由于硅圓片的彎曲使得硅片中心區(qū)域和光刻掩膜版不能貼緊而產(chǎn)生縫隙，造成廢品產(chǎn)生，經(jīng)常會(huì)掉片，硅圓片破碎率很高，這種方法只適合于Φ2英寸 Φ4英寸硅圓片的制程，很難將以上技術(shù)用于Φ5英寸 Φ4英寸的硅圓片制程。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是提供一種臺(tái)面工藝可控硅芯片結(jié)構(gòu)。本實(shí)用新型采用的技術(shù)方案是臺(tái)面工藝可控硅芯片結(jié)構(gòu)，包括N+型陰極區(qū)、正面 P型短基區(qū)、玻璃鈍化膜、正面溝槽、SiO2保護(hù)膜、硅單晶片、門極鋁電極和陰極鋁電極，所述硅單晶片正面設(shè)有正面P型短基區(qū)，所述硅單晶片背面設(shè)有背面P型區(qū)，所述正面P型短基區(qū)表面設(shè)有SiA保護(hù)膜、門極鋁電極和陰極鋁電極，所述正面P型短基區(qū)和硅單晶片上設(shè)有正面溝槽，所述正面溝槽位于門極鋁電極和陰極鋁電極兩側(cè)，所述陰極鋁電極和正面P 型短基區(qū)之間設(shè)有N+型陰極區(qū)，所述對(duì)通隔離擴(kuò)散區(qū)底部設(shè)有背面應(yīng)力平衡槽，所述背面應(yīng)力平衡槽頂部和側(cè)壁設(shè)有玻璃膜，所述背面P型區(qū)和玻璃鈍化膜表面上設(shè)有多層金屬電極。所述對(duì)通隔離擴(kuò)散區(qū)深度為50-110um，所述對(duì)通隔離擴(kuò)散區(qū)寬度為50_140um。本實(shí)用新型的優(yōu)點(diǎn)是結(jié)構(gòu)和工藝成熟、制造過程簡單、制造的芯片擊穿電壓特性好、合格率較高、且產(chǎn)品可靠性較高。
以下結(jié)合附圖和具體實(shí)施方式
對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)描述。圖1為背景技術(shù)提到的臺(tái)面工藝可控硅芯片結(jié)構(gòu)示意圖。圖2本實(shí)用新型的臺(tái)面工藝可控硅芯片結(jié)構(gòu)示意圖。其中1、N+型陰極區(qū)，2、正面P型短基區(qū)，3、玻璃鈍化膜，4正面溝槽，5、SiO2保護(hù)膜，6、硅單晶片，7、門極鋁電極，8、陰極鋁電極，9、金屬電極，10、背面P型區(qū)，11、玻璃膜， 12、對(duì)通隔離擴(kuò)散區(qū)，13、背面應(yīng)力平衡槽。
具體實(shí)施方式
[0011] 如圖2所示，本實(shí)用新型的臺(tái)面工藝可控硅芯片結(jié)構(gòu)，包括N+型陰極區(qū)1、正面P 型短基區(qū)2、玻璃鈍化膜3、正面溝槽4、SiO2保護(hù)膜5、硅單晶片6、門極鋁電極7和陰極鋁電極8，硅單晶片6正面設(shè)有正面P型短基區(qū)2，硅單晶片6背面設(shè)有背面P型區(qū)10，正面P 型短基區(qū)2表面設(shè)有S^2保護(hù)膜5、門極鋁電極7和陰極鋁電極8，正面P型短基區(qū)2和硅單晶片6上設(shè)有正面溝槽4，正面溝槽4位于門極鋁電極7和陰極鋁電極8兩側(cè)，陰極鋁電極8和正面P型短基區(qū)2之間設(shè)有N+型陰極區(qū)1，對(duì)通隔離擴(kuò)散區(qū)12底部設(shè)有背面應(yīng)力平衡槽13，對(duì)通隔離擴(kuò)散區(qū)12深度為50-1 IOum,對(duì)通隔離擴(kuò)散區(qū)12寬度為50_140um，背面應(yīng)力平衡槽13頂部和側(cè)壁設(shè)有玻璃膜11，背面P型區(qū)10和玻璃鈍化膜3表面上設(shè)有多層金屬電極9。
權(quán)利要求1.臺(tái)面工藝可控硅芯片結(jié)構(gòu)，包括N+型陰極區(qū)、正面P型短基區(qū)、玻璃鈍化膜、正面溝槽、SiO2保護(hù)膜、硅單晶片、門極鋁電極和陰極鋁電極，所述硅單晶片正面設(shè)有正面P型短基區(qū)，所述硅單晶片背面設(shè)有背面P型區(qū)，所述正面P型短基區(qū)表面設(shè)有SiO2保護(hù)膜、門極鋁電極和陰極鋁電極，所述正面P型短基區(qū)和硅單晶片上設(shè)有正面溝槽，所述正面溝槽位于門極鋁電極和陰極鋁電極兩側(cè)，所述陰極鋁電極和正面P型短基區(qū)之間設(shè)有N+型陰極區(qū)， 其特征在于所述對(duì)通隔離擴(kuò)散區(qū)底部設(shè)有背面應(yīng)力平衡槽，所述背面應(yīng)力平衡槽頂部和側(cè)壁設(shè)有玻璃膜，所述背面P型區(qū)和玻璃鈍化膜表面上設(shè)有多層金屬電極。
2.根據(jù)權(quán)利要求1所述的臺(tái)面工藝可控硅芯片結(jié)構(gòu)，其特征在于所述對(duì)通隔離擴(kuò)散區(qū)深度為50-110um，所述對(duì)通隔離擴(kuò)散區(qū)寬度為50-140um。
專利摘要本實(shí)用新型涉及臺(tái)面工藝可控硅芯片結(jié)構(gòu)，包括N+型陰極區(qū)、正面P型短基區(qū)、玻璃鈍化膜、正面溝槽、SiO2保護(hù)膜、硅單晶片、門極鋁電極和陰極鋁電極，所述硅單晶片正面設(shè)有正面P型短基區(qū)，所述硅單晶片背面設(shè)有背面P型區(qū)，所述正面P型短基區(qū)表面設(shè)有SiO2保護(hù)膜、門極鋁電極和陰極鋁電極，所述正面P型短基區(qū)和硅單晶片上設(shè)有正面溝槽，所述正面溝槽位于門極鋁電極和陰極鋁電極兩側(cè)，所述陰極鋁電極和正面P型短基區(qū)之間設(shè)有N+型陰極區(qū)，其特征在于所述對(duì)通隔離擴(kuò)散區(qū)底部設(shè)有背面應(yīng)力平衡槽。本實(shí)用新型的優(yōu)點(diǎn)是結(jié)構(gòu)和工藝成熟、制造過程簡單、制造的芯片擊穿電壓特性好、合格率較高、且產(chǎn)品可靠性較高。
文檔編號(hào)H01L29/74GK202167494SQ20112027038
公開日2012年3月14日 申請(qǐng)日期2011年7月28日 優(yōu)先權(quán)日2011年7月28日
發(fā)明者周榕榕, 沈怡東, 王成森, 黎重林 申請(qǐng)人:江蘇捷捷微電子股份有限公司