專利名稱：銅互連結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別涉及一種銅互連結(jié)構(gòu)及其制作方法。
背景技術(shù)：
現(xiàn)在社會(huì)信息量急劇增加，對(duì)信息的處理、傳輸和存儲(chǔ)提出越來越高的要求。作為信息產(chǎn)業(yè)的支柱，半導(dǎo)體產(chǎn)業(yè)尤其是CMOS技術(shù)在這一需求的推動(dòng)下，一直按摩爾定律高速發(fā)展，成為近50年發(fā)展最迅猛的產(chǎn)業(yè)。隨著CMOS技術(shù)的高速發(fā)展，芯片上器件的集成度不斷提高，芯片速度也越來越快。為了滿足器件集成度和速度的需求，Cu互連逐漸取代傳統(tǒng)Al互連成為主流，同時(shí)互連的線寬也不斷減小，布線密度也越來越高，線間間距也越來越小，引起寄生電容急劇增大。器件的延遲和互連的延遲共同決定著電路的最高工作頻率。隨著器件尺寸的不斷縮小，互連延遲已經(jīng)超越了器件級(jí)延遲，成為影響電路工作頻率的主要因素；low-k介質(zhì)的使用可以降低互連引入的寄生電容，然而其應(yīng)用也帶來很多其它問題，如集成問題、可靠性問題等等，同時(shí)low-k材料介電常數(shù)也將在1. 5左右達(dá)到極限。預(yù)計(jì)CVD法淀積low-k材料的應(yīng)用可以繼續(xù)到2020年，但后Cu互連技術(shù)(包括光互連、碳納米材料互連、空腔隔離等技術(shù))的研發(fā)已刻不容緩。應(yīng)用到后道互連的低k材料可以極大地降低互連延遲，改善芯片性能。然而業(yè)界向低k(大致定義為體材料k < 3. 0)材料的轉(zhuǎn)變所花的時(shí)間比以前預(yù)計(jì)的時(shí)間要長(zhǎng)，這是因?yàn)榈蚹介質(zhì)固有較差的機(jī)械和化學(xué)穩(wěn)定性導(dǎo)致其裝配性能較差，同時(shí)帶來嚴(yán)峻的可靠性問題。為了改善互連性能，早在1998年就已引入銅和二氧化硅的互連工藝，然而降低后道絕緣體介電常數(shù)的要求卻一直難以實(shí)現(xiàn)。摻氟的二氧化硅(k = 3. 7)直到ISOnm技術(shù)代才被引入，而到90nm技術(shù)代k = 2. 7 3. 0的絕緣材料還沒有被廣泛使用，這是因?yàn)槔秒p大馬士革銅工藝對(duì)這些材料的集成中產(chǎn)生的可靠性和成品率問題比實(shí)際預(yù)測(cè)的更具挑戰(zhàn)性。現(xiàn)有先進(jìn)CMOS技術(shù)中一般將互連定義為3個(gè)類型層次，分別是局部互連 (local interconnect)、中間互連(intermediate interconnect)禾口全局互連(global interconnect)，其中局部互連為布線密度最高、線間間距尺寸最小的層次，處于互連結(jié)構(gòu)的底層，包括contact、metall、Vial、metal2、Via2等層次，因其尺寸較小布線密度較高，更容易受到寄生電容引起的性能和可靠性影響；而中間互連和全局互連尺寸比較大，布線密度較低，故而受到小尺寸效應(yīng)的影響相對(duì)較小。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種銅互連結(jié)構(gòu)及其制作方法，通過在介質(zhì)層中形成空腔， 以降低介質(zhì)層的介電常數(shù)，從而降低互連RC延遲，提高芯片性能。本發(fā)明提供一種銅互連結(jié)構(gòu)，包括襯底上的互連介質(zhì)層，所述互連介質(zhì)層自下而
4上包括第一互連介質(zhì)層和第二互連介質(zhì)層，還包括貫穿第一互連介質(zhì)層和第二互連介質(zhì)層的多個(gè)通孔或溝槽，所述通孔和溝槽內(nèi)填充銅，形成銅互連，所述通孔或溝槽之間的第一互連介質(zhì)層中包含空腔，所述空腔頂部為第二互連介質(zhì)層，所述空腔底部為襯底。作為優(yōu)選所述空腔上半部分呈梯形，下半部分呈矩形。作為優(yōu)選所述空腔頂部的寬度小于底部的寬度，所述空腔頂部的寬度為 10nm-300nmo本發(fā)明還提供一種銅互連的制作方法，該方法包括以下步驟在襯底上沉積犧牲層；涂覆光刻膠，光刻形成多個(gè)第一窗口，刻蝕第一窗口內(nèi)的犧牲層，形成多個(gè)第一溝槽或通孑L ；采用光刻膠縮減工藝，形成多個(gè)第二窗口，每個(gè)所述第二窗口大于第一窗口 ；刻蝕第二窗口內(nèi)的犧牲層，形成頂部呈倒梯形的多個(gè)溝槽或通孔，去除光刻膠；在上述結(jié)構(gòu)表面填充第一互連介質(zhì)層，覆蓋犧牲層；化學(xué)機(jī)械研磨犧牲層上的第一互連介質(zhì)層，同時(shí)去除部分犧牲層，形成釋放口 ；去除犧牲層；在上述結(jié)構(gòu)表面沉積第二互連介質(zhì)層封住釋放口，在第一互連介質(zhì)層之間形成密閉空腔； 在第二互連介質(zhì)層上涂覆光刻膠，光刻形成多個(gè)第三窗口，每個(gè)所述第三窗口與第一窗口對(duì)應(yīng)且小于第一窗口；刻蝕第三窗口內(nèi)的第二互連介質(zhì)層和第一互連介質(zhì)層形成第二溝槽或通孔；在第二溝槽或通孔內(nèi)濺射沉積金屬勢(shì)壘層和銅的籽晶層，采用電鍍工藝進(jìn)行銅填充淀積，化學(xué)機(jī)械研磨停止在第二互連介質(zhì)層上，形成銅的互連層。作為優(yōu)選在光刻形成多個(gè)第一窗口的步驟和光刻形成多個(gè)第三窗口的步驟中采用同一光刻板，且當(dāng)所述光刻形成多個(gè)第一窗口采用過曝光時(shí)，所述光刻形成多個(gè)第三窗口采用正常曝光或欠曝光；當(dāng)所述光刻形成多個(gè)第一窗口采用正常曝光時(shí)，所述光刻形成多個(gè)第三窗口采用欠曝光。作為優(yōu)選所述光刻膠縮減工藝為用化離子體將光刻膠去除一部分，使第一窗口橫向增大，在光刻膠中形成第二窗口。作為優(yōu)選所述犧牲層的材料為非晶硅或聚酰胺。作為優(yōu)選所述犧牲層材料為非晶硅，用XeF2去除。作為優(yōu)選所述第一互連介質(zhì)層和第二互連介質(zhì)層的材料為Si02、SI0N、SiN、SiC、 摻有F、C、H、B或P雜質(zhì)的硅基介質(zhì)或低介電常數(shù)薄膜。作為優(yōu)選所述金屬勢(shì)壘層的材料為Ta、TaN, Ti、TiN或CoWP。作為優(yōu)選所述釋放口的寬度為10nm-300nm。與現(xiàn)有技術(shù)相比，本發(fā)明采用犧牲層在介質(zhì)層中形成空腔，降低了介質(zhì)層的介電常數(shù)，從而降低了銅互連RC延遲，提高了芯片性能，且所述制作方法中在介質(zhì)層中形成空腔的步驟中的圖形化工藝與后續(xù)用于形成銅互連的溝槽或通孔的圖形化工藝采用同一張光刻板來完成，生產(chǎn)成本低。


圖1是本發(fā)明銅互連的制作方法的流程圖。圖2a_21是本發(fā)明第一實(shí)施例制作方法中各個(gè)工藝步驟的剖面圖。圖3k_3o是本發(fā)明第二實(shí)施例制作方法中與第一實(shí)施例不同的工藝步驟的剖面圖。
具體實(shí)施例方式本發(fā)明下面將結(jié)合附圖作進(jìn)一步詳述在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施的限制。其次，本發(fā)明利用示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說明，表示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，而且所述示意圖只是實(shí)例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。請(qǐng)參閱圖21所示，該銅互連結(jié)構(gòu)，包括襯底200上的互連介質(zhì)層，所述互連介質(zhì)層自下而上包括第一互連介質(zhì)層204和第二互連介質(zhì)層206，所述銅互連結(jié)構(gòu)還包括貫穿第一互連介質(zhì)層204和第二互連介質(zhì)層206的多個(gè)通孔或溝槽，所述通孔或溝槽內(nèi)填充銅，形成銅互連210，所述通孔或溝槽之間的第一互連介質(zhì)層204中包括空腔207，所述空腔207 頂部為第二互連介質(zhì)層206，所述空腔207底部為襯底200，所述空腔207的上半部分呈梯形，所述空腔207的下半部分呈矩形。所述空腔207頂部的寬度小于底部的寬度，所述空腔 207頂部的寬度為10nm-300nm。所述襯底200可以預(yù)先制作有器件層和/或互連層。圖1示出了本發(fā)明銅互連的制作方法的流程圖。請(qǐng)參閱圖1所示，在本發(fā)明第一實(shí)施例中，銅互連的制作方法，包括以下步驟在步驟101中，如圖加所示，在襯底200上沉積犧牲層201 ；在步驟102中，如圖2b所示，在犧牲層201上涂覆光刻膠202，采用一光刻板，通過光刻形成多個(gè)第一窗口 202a，接著如圖2c所示，刻蝕第一窗口 20 內(nèi)的部分犧牲層201， 形成多個(gè)第一溝槽203，所述犧牲層的材料為非晶硅或聚酰胺，根據(jù)犧牲層材料的不同，去除犧牲層有用干法釋放、濕法刻蝕或熱分解工藝，在本實(shí)施例中所述犧牲層201為非晶硅， 用XeF2去除；在步驟103中，如圖2d所示，采用光刻膠縮減(PR trim)工藝，在光刻膠202內(nèi)形成多個(gè)第二窗口 202b，每個(gè)所述第二窗口 202b大于第一窗口 20 ，所述光刻膠縮減工藝為用O2離子體將光刻膠202去除一部分，使第一窗口 20 橫向增大，形成第二窗口 202b。在步驟104中，如圖加所示，刻蝕第二窗口 202b內(nèi)的犧牲層201，形成頂部呈倒梯形的多個(gè)第二溝槽203’，由于犧牲層201頂角接受角度為270度(見圖2d)，能夠接受來自各個(gè)方向的刻蝕氣體的作用，從而形成頂部呈倒梯形的第二溝槽203’，然后去除光刻膠 202。在理想的工藝條件下，在步驟102中，刻蝕第一窗口 20 內(nèi)的犧牲層201，形成多個(gè)第一溝槽203，可以不保留部分犧牲層201，也能達(dá)到形成頂部呈倒梯形的第二溝槽203’的效果；在步驟105中，如圖2f所示，在上述結(jié)構(gòu)表面，即第二溝槽203，內(nèi)及犧牲層201上沉積第一互連介質(zhì)層204 ；在步驟106中，如圖2g所示，化學(xué)機(jī)械研磨犧牲層201上的第一互連介質(zhì)層204， 同時(shí)去除部分犧牲層201，形成釋放口 205，所述釋放口 205的寬度為10nm-300nm ；在步驟107中，如圖池所示，去除犧牲層201 ；在步驟108中，如圖2i所示，在上述結(jié)構(gòu)表面沉積第二互連介質(zhì)層206封住釋放口 205，由于釋放口 205尺寸小，在沉積第二互連介質(zhì)層206時(shí)易封住，第一互連介質(zhì)層204 之間形成空腔(air gap) 207，所述第一互連介質(zhì)層204和第二互連介質(zhì)層206的材料為 SiO2, SION、SiN, SiC、摻有F、C、H、B或P雜質(zhì)的硅基介質(zhì)或低介電常數(shù)薄膜；在步驟109中，如圖2j所示，在第二互連介質(zhì)層206上涂覆光刻膠208，利用步驟 102中所采用的光刻板，通過光刻形成多個(gè)第三窗口 208a，每個(gè)所述第三窗口 208a與第一窗口 20 對(duì)應(yīng)且小于第一窗口 202a，其中，當(dāng)步驟102形成第一窗口 20 采用過曝光時(shí)， 所述第三窗口 208a采用正常曝光或欠曝光形成；當(dāng)步驟102形成第一窗口 20 采用正常曝光時(shí)，所述第三窗口 208a采用欠曝光形成；在步驟110中，如圖業(yè)所示，刻蝕所述第三窗口 208a內(nèi)的第二互連介質(zhì)層206和第一互連介質(zhì)層204形成第三溝槽209，去除光刻膠208 ；在步驟111中，如圖21所示，在第三溝槽209內(nèi)濺射沉積金屬勢(shì)壘層和銅的籽晶層，采用電鍍工藝進(jìn)行銅填充淀積，化學(xué)機(jī)械研磨停止在第二互連介質(zhì)層206上，形成銅的互連層210，所述銅的勢(shì)壘層的材料為Ta、TaN、Ti、TiN或CoWP。第二實(shí)施例，制作通孔和溝槽的銅互連結(jié)構(gòu)，包括以下步驟第二實(shí)施例的前續(xù)步驟與第一實(shí)施例從步驟101至步驟110相同，如圖3k所示， 已在第一互連介質(zhì)層304之間形成空腔307，并形成貫穿第二、第一互連介質(zhì)層306、304的通孔309。不同之處在于，在后續(xù)步驟，如圖31所示，在上述結(jié)構(gòu)上涂覆光刻膠310，如圖: 所示，光刻形成第四窗口 310a，再如圖3η所示，刻蝕第四窗口 310a內(nèi)的部分第二互連介質(zhì)層306形成溝槽311，去除光刻膠310 ；如圖3ο所示，在通孔309和溝槽311內(nèi)濺射沉積金屬勢(shì)壘層和銅的籽晶層，采用電鍍工藝進(jìn)行銅填充淀積，化學(xué)機(jī)械研磨停止在第二互連介質(zhì)層306上，形成銅的互連層 312。實(shí)施例二中采用雙大馬士革形成通孔309和溝槽311的步驟可以互換。本發(fā)明通過采用犧牲層來在互連介質(zhì)層之間形成空腔，降低了介質(zhì)層的介電常數(shù)，從而降低了銅互連RC延遲，提高了芯片性能，且所述制作方法中在介質(zhì)層中形成空腔的步驟中的圖形化工藝與后續(xù)用于形成銅互連的溝槽或通孔的圖形化工藝采用同一張光刻板來完成，生產(chǎn)成本低。以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明權(quán)利要求的涵蓋范圍。
權(quán)利要求
1.一種銅互連結(jié)構(gòu)，包括襯底上的互連介質(zhì)層，其特征在于所述互連介質(zhì)層自下而上包括第一互連介質(zhì)層和第二互連介質(zhì)層，所述銅互連結(jié)構(gòu)還包括貫穿第一互連介質(zhì)層和第二互連介質(zhì)層的多個(gè)通孔或溝槽，所述通孔和溝槽內(nèi)填充銅，形成銅互連，所述通孔或溝槽之間的第一互連介質(zhì)層中包含空腔，所述空腔頂部為第二互連介質(zhì)層，所述空腔底部為襯底。
2.根據(jù)權(quán)利要求1所述的銅互連結(jié)構(gòu)，其特征在于所述空腔的上半部分呈梯形，所述空腔的下半部分呈矩形。
3.根據(jù)權(quán)利要求1所述的銅互連結(jié)構(gòu)，其特征在于所述空腔頂部的寬度小于底部的寬度，所述空腔頂部的寬度為10nm-300nm。
4.一種銅互連的制作方法，其特征在于，包括以下步驟 在襯底上沉積犧牲層；涂覆光刻膠，光刻形成多個(gè)第一窗口，刻蝕第一窗口內(nèi)的犧牲層，形成多個(gè)第一溝槽或通孔；采用光刻膠縮減工藝，形成多個(gè)第二窗口，每個(gè)所述第二窗口大于第一窗口 ； 刻蝕第二窗口內(nèi)的犧牲層，形成頂部呈倒梯形的多個(gè)溝槽或通孔，去除光刻膠； 在上述結(jié)構(gòu)表面填充第一互連介質(zhì)層，覆蓋犧牲層；化學(xué)機(jī)械研磨犧牲層上的第一互連介質(zhì)層，同時(shí)去除部分犧牲層，形成釋放口 ； 去除犧牲層；在上述結(jié)構(gòu)表面沉積第二互連介質(zhì)層封住釋放口，在第一互連介質(zhì)層之間形成密閉空腔；在第二互連介質(zhì)層上涂覆光刻膠，光刻形成多個(gè)第三窗口，每個(gè)所述第三窗口與第一窗口對(duì)應(yīng)且小于第一窗口；刻蝕第三窗口內(nèi)的第二互連介質(zhì)層和第一互連介質(zhì)層形成第二溝槽或通孔； 在第二溝槽或通孔內(nèi)濺射沉積金屬勢(shì)壘層和銅的籽晶層，采用電鍍工藝進(jìn)行銅填充淀積，化學(xué)機(jī)械研磨停止在第二互連介質(zhì)層上，形成銅的互連層。
5.根據(jù)權(quán)利要求4所述的銅互連的制作方法，其特征在于在光刻形成多個(gè)第一窗口的步驟和光刻形成多個(gè)第三窗口的步驟中采用同一光刻板，且當(dāng)所述光刻形成多個(gè)第一窗口采用過曝光時(shí)，所述光刻形成多個(gè)第三窗口采用正常曝光或欠曝光；當(dāng)所述光刻形成多個(gè)第一窗口采用正常曝光時(shí)，所述光刻形成多個(gè)第三窗口采用欠曝光。
6.根據(jù)權(quán)利要求4所述的銅互連的制作方法，其特征在于所述光刻膠縮減工藝為用 O2離子體將光刻膠去除一部分，使第一窗口橫向增大，在光刻膠中形成第二窗口。
7.根據(jù)權(quán)利要求4所述的銅互連的制作方法，其特征在于所述犧牲層的材料為非晶硅或聚酰胺。
8.根據(jù)權(quán)利要求7所述的銅互連的制作方法，其特征在于所述犧牲層材料為非晶硅， 用XeF2去除。
9.根據(jù)權(quán)利要求4所述的銅互連的制作方法，其特征在于所述第一互連介質(zhì)層和第二互連介質(zhì)層的材料為Si02、SION、SiN, SiC、摻有F、C、H、B或P雜質(zhì)的硅基介質(zhì)或低介電常數(shù)薄膜。
10.根據(jù)權(quán)利要求4所述的銅互連的制作方法，其特征在于所述金屬勢(shì)壘層的材料為Ta, TaN, Ti, TiN ^ CoffPo
11.根據(jù)權(quán)利要求4所述的銅互連的制作方法，其特征在于所述釋放口的寬度為 10nm-300nmo
全文摘要
本發(fā)明涉及一種銅互連結(jié)構(gòu)及其制作方法，該銅互連結(jié)構(gòu)，包括襯底上的互連介質(zhì)層，所述互連介質(zhì)層自下而上包括第一互連介質(zhì)層和第二互連介質(zhì)層，還包括貫穿第一互連介質(zhì)層和第二互連介質(zhì)層的多個(gè)通孔或溝槽，所述通孔或溝槽之間的第一互連介質(zhì)層中包含空腔，所述空腔頂部為第二互連介質(zhì)層，所述空腔底部為襯底。所述銅互連的制作方法與CMOS工藝兼容，通過采用犧牲層來在互連介質(zhì)層之間形成空腔，降低了介質(zhì)層的介電常數(shù)，從而降低了銅互連RC延遲，提高了芯片性能，且所述制作方法中在介質(zhì)層中形成空腔的步驟中的圖形化工藝與后續(xù)用于形成銅互連的溝槽或通孔的圖形化工藝采用同一張光刻板來完成，生產(chǎn)成本低。
文檔編號(hào)H01L23/522GK102376684SQ201110383348
公開日2012年3月14日 申請(qǐng)日期2011年11月25日 優(yōu)先權(quán)日2011年11月25日
發(fā)明者康曉旭, 趙宇航 申請(qǐng)人:上海集成電路研發(fā)中心有限公司