專利名稱：銅互連結(jié)構(gòu)的形成方法及用于該方法的cmp設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件制造方法，具體地說，涉及可改善器件穩(wěn)定性的多層銅互 連結(jié)構(gòu)的形成方法。本發(fā)明還涉及用于實施該方法的CMP設(shè)備。
背景技術(shù)：
隨著集成電路制造工藝的發(fā)展，對于半導(dǎo)體器件的集成密度的要求日益增高。隨 著上個世紀(jì)70年代將多層金屬化技術(shù)引入到集成電路制造工藝中，半導(dǎo)體晶片的垂直空 間得到了有效的利用，并顯著提高了器件的集成度。金屬化是芯片制造過程中在絕緣介質(zhì) 薄膜上淀積金屬薄膜以及隨后刻印圖形以便形成互連金屬線和集成電路的孔填充塞的過 程。對于例如硅、鋁和鎢等傳統(tǒng)的金屬，一般采用干法刻蝕來刻印圖形。為了減少金屬互連的電阻率以降低信號延遲，業(yè)界已使用銅來替代鋁作為基本的 導(dǎo)電金屬。但由于銅的刻蝕非常困難，無法用普通的刻蝕方法進(jìn)行處理，業(yè)界開發(fā)了(單或 雙)大馬士革法來形成銅互連。一種簡單的大馬士革法是先在硅襯底上形成介質(zhì)層(例 如通過PEVCD形成的SiO2)，再對介質(zhì)層進(jìn)行平坦化，通過光刻形成圖形，然后在介質(zhì)層上刻 蝕用于通孔或連接金屬線的孔或溝，再在溝中淀積金屬層，對該金屬層進(jìn)行平坦化直至其 平面與介質(zhì)層表面齊平以形成金屬互連。其中，介質(zhì)層和金屬層的平坦化一般采用化學(xué)機(jī) 械研磨(CMP)方法。在形成金屬互連時，一般還需要在介質(zhì)層與金屬層之間設(shè)置擴(kuò)散阻擋 層(例如使用Ta)，以阻止硅與金屬之間的擴(kuò)散而導(dǎo)致結(jié)短路，并作為研磨阻擋層。在對金 屬層進(jìn)行平坦化時，需要同時研磨去除介質(zhì)層上的該阻擋層。在目前的集成電路制造工藝中，CMP技術(shù)是最常用的一種全面平坦化技術(shù)。CMP技 術(shù)需要使用具有研磨性和腐蝕性的研磨漿液，并配合使用研磨墊和支撐環(huán)，通過綜合利用 化學(xué)作用和機(jī)械作用，對半導(dǎo)體硅片進(jìn)行研磨。CMP設(shè)備是采用將一個研磨墊設(shè)置在轉(zhuǎn)盤的 表面，通過硅片與研磨墊之間的相對運動來平坦化硅片表面。大多數(shù)的生產(chǎn)性CMP設(shè)備都 有多個轉(zhuǎn)盤和研磨墊，以適應(yīng)研磨不同材料的需要。在研磨時，該設(shè)備在硅片與研磨墊之間 供應(yīng)磨料，并同時對襯底的背面施加壓力，以將襯底壓在研磨墊上進(jìn)行相對運動。圖1表示了一個典型的銅CMP工藝中包括的三個步驟，其中10表示硅襯底，其表 面具有介質(zhì)層12，該介質(zhì)層12上具有開口向上的互連槽和/或通孔，14表示擴(kuò)散阻擋層， 16表示填充在互連槽和/或通孔內(nèi)并覆蓋在整個硅片表面上的銅金屬層，6表示初始的硅 片整體結(jié)構(gòu)。首先，在第一轉(zhuǎn)盤上以比較高的研磨速率(即材料被去除的速度)除去大塊 的銅，以使銅厚度達(dá)到目標(biāo)值(例如2000 3000埃)，即獲得圖1中的第二種層結(jié)構(gòu)，其 次，在第二轉(zhuǎn)盤上以低研磨速率對銅金屬層16進(jìn)行研磨，以除去擴(kuò)散阻擋層14上不希望有 的銅金屬，從而露出擴(kuò)散阻擋層14，即獲得圖中的第三種層結(jié)構(gòu)；最后，在第三轉(zhuǎn)盤上對擴(kuò) 散阻擋層14進(jìn)行研磨，以除去擴(kuò)散阻擋層14而露出硅襯底10上的介質(zhì)層12，即獲得圖1 中的硅片8 (銅互連結(jié)構(gòu))，該硅片8具有硅襯底10和覆蓋在該硅襯底10上的層間介質(zhì)層 12，該層間介質(zhì)層12具有開口向上的互連槽和/或通孔，且所述互連槽和/或通孔內(nèi)鑲嵌 有銅金屬18，所述銅金屬18與所述層間介質(zhì)層12之間具有擴(kuò)散阻擋層14。圖2顯示了一種典型的CMP設(shè)備，其中，1、2和3分別表示以上所用的第一轉(zhuǎn)盤、第二轉(zhuǎn)盤和第三轉(zhuǎn)盤。在獲得圖1中第四種層結(jié)構(gòu)之后，可以在硅襯底10的上表面(包括介質(zhì)層12和 銅金屬18以及局部的擴(kuò)散阻擋層14)上依次形成例如SiN層等阻擋層和鈍化層，然后在上 表面上繼續(xù)實施新一輪的介質(zhì)淀積和銅互連工藝，如此重復(fù)上述步驟，即可以在不同層次 上用銅線連通芯片上的各器件。其中，由于層間介質(zhì)內(nèi)存在的移動銅離子會引起場閾值電 壓的改變，導(dǎo)致絕緣失效，因此有必要在銅金屬層上形成上述阻擋層以防止銅向上層的介 質(zhì)層擴(kuò)散。除了使用以上的銅互連工藝以外，在制造深亞微米(例如65nm以下的邏輯器件) 的線寬時，由于關(guān)鍵尺寸不斷縮小，還需要以低介電常數(shù)(κ )層間介質(zhì)(ILD)來代替κ值 較高的SiO2 (PECVD SiO2W κ值約為4. 1-4.3)作為介質(zhì)層的材料，以減少因寄生電容而導(dǎo) 致的信號延遲(阻容延遲)。因此，大馬士革工藝中由鑲嵌有銅金屬的低κ薄膜組成的多 層互連結(jié)構(gòu)已被確認(rèn)為是下一代技術(shù)。該技術(shù)中所用的低κ材料主要分為無機(jī)和聚合物兩類，其中，例如摻雜二氧化 硅、納米二氧化硅等無機(jī)材料因半導(dǎo)體加工兼容性(例如熱穩(wěn)定性)較好，已被廣泛應(yīng)用。然而，在目前的由銅/低κ材料構(gòu)成的多層互連結(jié)構(gòu)中，仍然存在例如擊穿電壓 低等可靠性方面的問題，其器件穩(wěn)定性仍有待進(jìn)一步改善，因而仍有必要對由銅/低κ材 料構(gòu)成的多層互連結(jié)構(gòu)的形成方法進(jìn)行改進(jìn)。

發(fā)明內(nèi)容
在本申請的發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式
部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技 術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。為了解決上述問題，本發(fā)明提供了一種經(jīng)改進(jìn)的銅互連結(jié)構(gòu)形成方法，該方法可 以有效改善銅/低K材料組成的多層互連結(jié)構(gòu)的可靠性，從而有效提高成品率和器件穩(wěn)定 性。本發(fā)明還提供了用于實施該方法的設(shè)備。本發(fā)明的第一方案是一種銅互連結(jié)構(gòu)的形成方法，該方法包括以下步驟提供由銅化學(xué)機(jī)械研磨法獲得的硅片8，所述硅片8具有硅襯底10和覆蓋在該硅 襯底10上的層間介質(zhì)層12，該層間介質(zhì)層12具有開口向上的互連槽和/或通孔，且所述互 連槽內(nèi)和/或通孔鑲嵌有銅金屬18，所述銅金屬18與所述層間介質(zhì)層12之間具有擴(kuò)散阻 擋層14，其中，所述層間介質(zhì)層12由介電常數(shù)為2. 2-2. 75的介電材料構(gòu)成；對所述硅片8進(jìn)行退火；和冷卻后，形成所述銅互連結(jié)構(gòu)；其中，所述退火的條件是溫度為300-450°C，時間為10_25秒，腔室壓力為3_8 托。本發(fā)明的第二方案是如第一方案所述的方法，其中，所述擴(kuò)散阻擋層14由Ta、 TiN、TaN 或 WN 構(gòu)成。本發(fā)明的第三方案是如第一或第二方案所述的方法，其中，所述介電材料為黑鉆 石、摻碳二氧化硅、納米孔二氧化硅或氟碳化合物。
4
本發(fā)明的第四方案是如第一至第三方案中任一方案所述的方法，其中，所述銅化 學(xué)機(jī)械研磨法包括以下步驟a)提供未經(jīng)化學(xué)機(jī)械研磨的初始硅片6，該硅片6具有硅襯底10、層間介質(zhì)層12、 覆蓋在層間介質(zhì)層12及其互連槽和/或通孔的表面上的擴(kuò)散阻擋層14和填充在所述互連 槽和/或通孔內(nèi)并構(gòu)成硅片6的整個上表面的銅金屬層16，而且所述擴(kuò)散阻擋層14設(shè)置在 所述層間介質(zhì)層12與所述銅金屬層16之間；b)對所述硅片6進(jìn)行退火，然后冷卻；和c)對經(jīng)過退火的所述硅片6進(jìn)行化學(xué)機(jī)械研磨，以獲得硅片8，其中，所述退火的條件是溫度為130-220°C，時間為10_25秒，腔室壓力為3_8 托。本發(fā)明的第五方案提供了用于實施上述方案中任一方案所述的方法的化學(xué)機(jī)械 研磨設(shè)備，其特征在于，該設(shè)備具有至少一個退火腔。根據(jù)本發(fā)明的第一方案，可以提高該硅片的層間介質(zhì)層的擊穿電壓，延長器件的 使用壽命，從而改善器件穩(wěn)定性。根據(jù)本發(fā)明的第二方案，可以改善器件穩(wěn)定性，同時，可阻止銅擴(kuò)散進(jìn)行硅襯底或 層間介質(zhì)，提高銅金屬與層間介質(zhì)之間的附著性。根據(jù)本發(fā)明的第三方案，可改善層間介質(zhì)層的熱穩(wěn)定性，改善層間介質(zhì)與后續(xù)退 火步驟的相容性，從而有利于器件穩(wěn)定性的進(jìn)一步提高。根據(jù)本發(fā)明的第四方案，可以進(jìn)一步改善化學(xué)機(jī)械研磨的均勻性，消除銅金屬層 內(nèi)部可能存在的空隙，從而有利于器件穩(wěn)定性的進(jìn)一步改善。根據(jù)本發(fā)明的第五方案，可以獲得經(jīng)改進(jìn)的化學(xué)機(jī)械研磨設(shè)備，從而在取得上述 效果的同時，提高上述方法的實施效率。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖1顯示了一種典型的銅CMP工藝，其包括三個步驟；圖2顯示了一種典型的CMP設(shè)備；
具體實施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然 而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以 實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn) 行描述。為了徹底了解本發(fā)明，將在下列的描述中提出具體的實施方案，以便說明本發(fā)明 如何改進(jìn)現(xiàn)有技術(shù)中存在的問題。顯然，本發(fā)明的實施并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員 所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明 還可以具有其他實施方式。本發(fā)明的銅互連結(jié)構(gòu)形成方法中，硅襯底10上具有層間介質(zhì)層12。該介質(zhì)層由介電常數(shù)為2. 2-2. 75的介電材料構(gòu)成，換言之，其為低κ材料層。它可在不降低布線密度 的條件下，有效減小互連電容值，加快芯片工作速度，并降低功耗。低κ材料的實例包括: 新型的摻碳氧化物，它可提高芯片內(nèi)信號傳輸速度并降低功耗，該氧化物通過簡單的雙層 堆疊來設(shè)置，易于制作；硅低κ絕緣介質(zhì)，其可由旋涂形成；多孔硅低κ絕緣介質(zhì)；黑鉆石 (Black Diamond，由應(yīng)用材料公司生產(chǎn)的設(shè)備所獲得的一種碳摻雜氧化硅)；超薄氟化氮化 物，它加上由有機(jī)層構(gòu)成的隔離薄膜，使得銅擴(kuò)散減少一個數(shù)量級或更多，從而增強(qiáng)多層互 連芯片工作的可靠性。所述低κ材料的優(yōu)選實例為黑鉆石、納米孔二氧化硅或氟碳化合 物。該層間介質(zhì)層12可利用公知的設(shè)備，通過旋轉(zhuǎn)涂覆(SOD)或化學(xué)氣相淀積(CVD)來形 成。就擴(kuò)散阻擋層14來說，可根據(jù)具體工藝的需要而使用各種材料。例如，擴(kuò)散阻擋 層14可使用Ti、W、Ta、Mo、Co和Pt等具有高熔點的難熔金屬及含有這些金屬元素的其他 阻擋層材料，例如TiW、TiN, TaN和TaSiN等。毫無疑問，擴(kuò)散阻擋層14與層間介質(zhì)層12 之間還可以根據(jù)需要而具有其他層，本領(lǐng)域技術(shù)人員可基于具體工藝的要求來設(shè)置這些 層。無論是否設(shè)置其他層，只要該硅片具有以下特征，即可適用于本發(fā)明的方法具有硅襯 底10和覆蓋在該硅襯底10上的層間介質(zhì)層12，該層間介質(zhì)層12具有開口向上的互連槽 和/或通孔，且所述互連槽和/或通孔肉鑲嵌有銅金屬18，所述銅金屬18與所述層間介質(zhì) 層12之間具有擴(kuò)散阻擋層14，其中，所述層間介質(zhì)層12由介電常數(shù)為2. 2-2. 75的介電材 料構(gòu)成。從有利于阻擋銅金屬層的擴(kuò)散和阻擋層附著性的角度考慮，擴(kuò)散阻擋層14優(yōu)選包 含Ta、TiN, TaN或WN等。該擴(kuò)散阻擋層14可通過公知的高密度等離子體CVD (HDPCVD)或 離子化了的金屬等離子體物理氣相來淀積形成。至于用于獲得硅片8的化學(xué)機(jī)械研磨設(shè)備，可采用具有例如圖2所示的結(jié)構(gòu)的市 售設(shè)備，例如Applied Materials公司生產(chǎn)的各種設(shè)備。本發(fā)明的第一方案中所述的“由銅化學(xué)機(jī)械研磨法獲得的硅片8”具有例如如圖1 所示的第四層結(jié)構(gòu)。該銅化學(xué)機(jī)械研磨法可以依情況分步實施，如圖1所示。除此之外，還 可以在各步驟之間增加相應(yīng)的過研磨步驟，以獲得理想的結(jié)果。此外，該化學(xué)機(jī)械研磨法還 可以包括清洗、漂洗和烘干等常用的步驟。總之，對于用于獲得硅片8的銅化學(xué)機(jī)械研磨方 法并沒有特別限制，只要其所獲得的硅片具有以下特征即可具有硅襯底10和覆蓋在該硅 襯底10上的層間介質(zhì)層12，該層間介質(zhì)層12具有開口向上的互連槽和/或通孔，且所述 互連槽和/或通孔內(nèi)鑲嵌有銅金屬18，所述銅金屬18與所述層間介質(zhì)層12之間具有擴(kuò)散 阻擋層14，其中，所述層間介質(zhì)層12由介電常數(shù)為2. 2-2. 75的介電材料構(gòu)成。能夠獲得 具有這樣的層結(jié)構(gòu)的硅片的銅化學(xué)機(jī)械研磨方法是本領(lǐng)域技術(shù)人員已知的，且存在諸多變 型，在此不再贅述。如上所述，在現(xiàn)有技術(shù)中，在通過化學(xué)機(jī)械研磨法獲得硅片8以后，為了獲得多層 互連結(jié)構(gòu)，一般還需要在一定的等待時間Ohtime)之后在硅片8的上表面上依次形成例如 SiN層等阻擋層和鈍化層，然后在上表面上繼續(xù)實施新一輪的介質(zhì)淀積和銅互連工藝，如此 重復(fù)上述步驟，即可以在不同層次上用銅線連通芯片上的各器件。發(fā)明人發(fā)現(xiàn)，具有上述構(gòu)造的硅片的器件穩(wěn)定性特別是擊穿電壓和使用壽命不能 令人滿意。由于低κ材料的失效機(jī)理比較復(fù)雜，其原因目前尚不清楚，但據(jù)發(fā)明人推測，由 此類低κ材料構(gòu)成的層間介質(zhì)與銅金屬的附著性和相容性可能不足。為解決此問題，在不斷縮小關(guān)鍵尺寸的同時，業(yè)界正致力于尋找與銅金屬具有良好的界面性質(zhì)的低κ材料。然 而，新材料的開發(fā)必然需要耗費大量的成本和精力，且成功率不高。由此，發(fā)明人期望在現(xiàn) 有低κ材料的基礎(chǔ)上通過工藝步驟的改進(jìn)來改善器件穩(wěn)定性，從而找到了一種有效改善 低K材料/銅金屬多層互連結(jié)構(gòu)的可靠性的形成方法。本發(fā)明通過對上述硅片8進(jìn)行適當(dāng)?shù)耐嘶鸲鴮崿F(xiàn)了上述目的。具體地說，所述退 火的條件是溫度為300-450°C，時間為10-25秒，腔室壓力為3_8托(Torr)。而且，優(yōu)選的 退火溫度為350-400°C，更優(yōu)選為360-380°C。優(yōu)選的時間為12-22秒，更優(yōu)選為15-18秒。 優(yōu)選的腔室壓力為4-7托，更優(yōu)選為4. 5-5. 5托。本領(lǐng)域技術(shù)人員知曉，上述工藝條件范圍 可以根據(jù)所采用的低κ材料的特性作適當(dāng)調(diào)整，例如，當(dāng)該低κ材料的熱穩(wěn)定性較差時， 可以適當(dāng)?shù)卦谏鲜鰷囟确秶鷥?nèi)選擇較低的溫度，并選擇較短的退火時間。但無論如何，只要 所選擇的工藝條件在上述范圍內(nèi)，均可獲得一定的改善效果。例如，當(dāng)選擇的退火條件是溫度為350_400°C、時間為15秒且腔室壓力為5托時， 發(fā)明人通過線對線擊穿電壓測試發(fā)現(xiàn)低κ材料層的擊穿電壓有明顯提高。具體地說，該擊 穿電壓測試采用公知的恒定電壓法，即在柵極上加恒定的電壓，使器件處于積累狀態(tài)，即進(jìn) 行所謂的TDDB(timecbpendent dielectric breakdown 經(jīng)時擊穿)測試。所述器件是采用 由本發(fā)明的方法獲得的銅金屬/黑鉆石互連的梳狀結(jié)構(gòu)，測試溫度為125°C。在測得三個高 于使用電壓的電壓下的壽命后，以公知的E模型將所有的失效時間外推至3. 63V(125°C )， 進(jìn)而將數(shù)據(jù)通過Weibull分布分析，外推獲得擊穿電壓。而且，對由本發(fā)明的方法獲得的六層銅金屬互連結(jié)構(gòu)(銅金屬層之間的SiN層均 為400埃，使用κ值為2. 55-2. 75的黑鉆石作為層間介質(zhì))的電遷移(EM)測試也表明， Weibull斜率明顯變大，且壽命顯著延長。其結(jié)果和工藝條件如下表所示表 權(quán)利要求
1.一種銅互連結(jié)構(gòu)的形成方法，該方法包括以下步驟提供由銅化學(xué)機(jī)械研磨法獲得的硅片(8)，所述硅片(8)具有硅襯底(10)和覆蓋在該 硅襯底(10)上的層間介質(zhì)層(12)，該層間介質(zhì)層(1 具有開口向上的互連槽和/或通孔， 且所述互連槽和/或通孔內(nèi)鑲嵌有銅金屬(18)，所述銅金屬(18)與所述層間介質(zhì)層(12) 之間具有擴(kuò)散阻擋層(14)，其中，所述層間介質(zhì)層(1 由介電常數(shù)為2. 2-2. 75的介電材料 構(gòu)成；對所述硅片(8)進(jìn)行退火；和冷卻后，形成所述銅互連結(jié)構(gòu)；其中，所述退火的條件是溫度為300-450°C，時間為10-25秒，腔室壓力為3_8托。
2.如權(quán)利要求1所述的方法，其中，所述擴(kuò)散阻擋層(14)由Ta、TiN、TaN或WN構(gòu)成。
3.如權(quán)利要求1或2所述的方法，其中，所述介電材料為黑鉆石、納米孔二氧化硅或氟 碳化合物。
4.如權(quán)利要求1所述的方法，其中，所述退火溫度為350-400°C。
5.如權(quán)利要求1所述的方法，其中，所述退火時間為12-22秒。
6.如權(quán)利要求1所述的方法，其中，所述腔室壓力為4-7托。
7.如權(quán)利要求1所述的方法，其中，所述銅化學(xué)機(jī)械研磨法包括以下步驟a)提供未經(jīng)化學(xué)機(jī)械研磨的初始硅片(6)，該硅片(6)具有硅襯底(10)、層間介質(zhì)層 (12)、覆蓋在層間介質(zhì)層(1 及其互連槽和/或通孔的表面上的擴(kuò)散阻擋層(14)和填充 在所述互連槽和/或通孔內(nèi)并構(gòu)成硅片(6)的整個上表面的銅金屬層(16)，而且所述擴(kuò)散 阻擋層(14)設(shè)置在所述層間介質(zhì)層(1 與所述銅金屬層(16)之間；b)對所述硅片(6)進(jìn)行退火，然后冷卻；和c)對經(jīng)過退火的所述硅片(6)進(jìn)行化學(xué)機(jī)械研磨，以獲得硅片(8)，其中，步驟b)中所述退火的條件是溫度為130-220°C，時間為10-25秒，腔室壓力為 3-8 托。
8.如權(quán)利要求7所述的方法，其中，步驟b)中所述退火溫度為150-200°C，時間為 12-20秒，腔室壓力為4-7托。
9.一種化學(xué)機(jī)械研磨設(shè)備，該設(shè)備用于實施上述權(quán)利要求中任一項所述的方法，其特 征在于，該設(shè)備具有至少一個退火腔。
全文摘要
本發(fā)明提供了一種銅互連結(jié)構(gòu)的形成方法及用于該方法的CMP設(shè)備，該方法包括以下步驟提供由銅化學(xué)機(jī)械研磨法獲得的硅片(8)，所述硅片(8)具有硅襯底(10)和覆蓋在該硅襯底(10)上的層間介質(zhì)層(12)，該層間介質(zhì)層(12)具有開口向上的互連槽和/或通孔，且所述互連槽和/或通孔內(nèi)鑲嵌有銅金屬(18)，所述銅金屬(18)與所述層間介質(zhì)層(12)之間具有擴(kuò)散阻擋層(14)，其中，所述層間介質(zhì)層(12)由介電常數(shù)為2.2-2.75的介電材料構(gòu)成；對所述硅片(8)進(jìn)行退火；冷卻后，形成所述銅互連結(jié)構(gòu)。
文檔編號H01L21/768GK102136452SQ20101010245
公開日2011年7月27日 申請日期2010年1月27日 優(yōu)先權(quán)日2010年1月27日
發(fā)明者鄧武鋒 申請人:中芯國際集成電路制造(上海)有限公司