專利名稱：一種存儲(chǔ)器柵極結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制程，尤其涉及存儲(chǔ)器柵極結(jié)構(gòu)的制造方法。
背景技術(shù)：
隨著超大規(guī)模集成電路工藝的發(fā)展，半導(dǎo)體工藝現(xiàn)已經(jīng)進(jìn)入了超深亞微米時(shí)代。 工藝的發(fā)展使得將包括處理器、存儲(chǔ)器、模擬電路、接口邏輯甚至射頻電路集成到一個(gè)大規(guī) 模的芯片上，形成所謂的SoC (片上系統(tǒng))。作為SoC重要組成部分的嵌入式存儲(chǔ)器，在SoC 中所占的比重逐漸增大。用于存儲(chǔ)數(shù)據(jù)的半導(dǎo)體存儲(chǔ)器分為易失性存儲(chǔ)器和非易失性存儲(chǔ) 器(NVM)，易失性存儲(chǔ)器在電源中斷時(shí)不保存其數(shù)據(jù)，而非易失性存儲(chǔ)器即使在供電電源關(guān) 閉后仍能保持片內(nèi)信息。在很多諸如嵌入式存儲(chǔ)器的設(shè)備中包括NVM介質(zhì)，用于在設(shè)備斷 電后存儲(chǔ)數(shù)據(jù)以備設(shè)備重新啟動(dòng)后使用。NVM介質(zhì)包括電可編程只讀存儲(chǔ)器(EPR0M)、電可 擦除可編程只讀存儲(chǔ)器(EEPROM)、閃存(FLASH)等。其中閃存是NVM產(chǎn)品中的重要一種，通常使用的U盤、手機(jī)、數(shù)碼相機(jī)里均需要閃 存的配套使用。閃存有許多種類型，從結(jié)構(gòu)上分主要有AND、NAND、N0R、DiN0R等。其中NOR 閃存是目前最通用的閃存，其在存儲(chǔ)格式和讀寫方式上都與常用的內(nèi)存相近，支持隨機(jī)讀 寫，具有較高的速度，這樣使其非常適合存儲(chǔ)程序及相關(guān)數(shù)據(jù)。圖1是傳統(tǒng)的NOR閃存的存儲(chǔ)單元100的示意圖。其中可以看出NOR閃存的每 個(gè)存儲(chǔ)單元100通常包括兩個(gè)疊柵110和120，每個(gè)疊柵包括由多晶硅(poly)制造以用 來(lái)存儲(chǔ)電子的浮柵!^(Floating Gate) 101，以及用來(lái)控制數(shù)據(jù)存取的控制柵CG(Contrc)I Gate) 102。浮柵101位于控制柵102下方，且通常處于“浮置”狀態(tài)，沒(méi)有和任何線路相連 接。根據(jù)構(gòu)成浮柵101的多晶硅中是否有電子儲(chǔ)存，表示這個(gè)單元存儲(chǔ)的信息是“0”還 是“1”。而控制柵102通常與字線(Word Line) 103相連接。存儲(chǔ)單元100包括兩個(gè)字線 103，分別設(shè)置在存儲(chǔ)單元100的兩側(cè)。分開設(shè)置的字線103用以防止存儲(chǔ)單元100的過(guò)擦 除(over-erase)。此外，在兩個(gè)疊柵110和120之間，存儲(chǔ)單元100還包括擦除柵(Erase Gate) 104。通過(guò)施加適當(dāng)?shù)碾妷?，浮?01中的電子能通過(guò)浮柵101和擦除柵104之間的 通道流向擦除柵104，從而對(duì)存儲(chǔ)單元100進(jìn)行擦除操作。另外，存儲(chǔ)單元100還包括其他 結(jié)構(gòu)，比如氧化層、間隙絕緣層等，這些結(jié)構(gòu)是本領(lǐng)域的技術(shù)人員公知的，因此并未一一圖1 中標(biāo)示出。同時(shí)，對(duì)于存儲(chǔ)單元100的其他一些結(jié)構(gòu)，也會(huì)結(jié)合其他附圖在下面做一說(shuō)明。擦除效率是衡量存儲(chǔ)單元的一個(gè)重要指標(biāo)。對(duì)于存儲(chǔ)單元100的擦除來(lái)說(shuō)，如果 位于浮柵101和擦除柵104之間的浮柵101的角(即圖1中的角A)越尖，那么擦除效率就 越高。這是由于該角越尖，形成的局部電場(chǎng)越強(qiáng)，浮柵101上的電子通過(guò)浮柵101和擦除柵 104之間的通道流向擦除柵104，也就越容易實(shí)現(xiàn)擦除；反之，該角越鈍，存儲(chǔ)單元的擦除效 率也就越低。并且越尖的角A能降低電子從擦除柵104到浮柵101的反向隧穿的可能性。 但是如何制造更尖的角A是現(xiàn)有技術(shù)中的一個(gè)瓶頸。圖2A至2D示出了現(xiàn)有技術(shù)中制造存儲(chǔ)單元的柵極結(jié)構(gòu)的方法。如圖2A所示，首 先提供一具有淺溝槽(未示出)的前端器件層201。該前端器件層201可以指襯底或者具有元器件結(jié)構(gòu)的襯底。然后在前端器件層201上形成一層氧化層202用做絕緣層。該氧化層 202可以采用例如熱氧化法形成，其厚度可以例如在100埃以下。優(yōu)選的厚度可以在10-20 埃。然后在氧化層202上沉積第一多晶硅層203，厚度大約為300-500埃。該第一多晶硅 層的沉積可以采用化學(xué)氣相沉積(CVD)法或者采用其他合適的方法形成。該第一多晶硅層 203形成上面提到的浮柵。在本文中該第一多晶硅層也稱為浮柵層。然后在第一多晶硅層 203上形成氧化層-氮化物層-氧化層(0N0層)204，該ONO層204的材料可以選擇為氧化 硅-氮化硅-氧化硅，厚度大約為135-165埃。該ONO層204作為介電層。接著，在ONO層 204上面沉積第二多晶硅層205，厚度大約為600-800埃。該第二多晶硅層205的沉積同樣 可以采用化學(xué)氣相沉積(CVD)法或者采用其他方法。該第二多晶硅層205形成上面提到的 控制柵。在本文中該第二多晶硅層也稱為控制柵層。在該第二多晶硅層205上面沉積一層 氮化物層_氧化層_氮化物層(Ν0Ν層)206，該NON層206的材料可以選擇氮化硅-氧化 硅-氮化硅，厚度為1300-1600埃。該NON層206用作硬掩膜層。除了上面提到的結(jié)構(gòu)外， 在實(shí)際的光刻工藝中在NON層206上還會(huì)沉積一層底部抗反射涂層(DARC層)，用于減小或 消除反射光在曝光過(guò)程中的影響。在DARC層上面還涂敷一層具有圖案的光刻膠層。DARC 層和光刻膠層的形成以及作用都是本領(lǐng)域技術(shù)人員所了解的，在此不再贅述。接下來(lái)，如圖2Β所示，首先進(jìn)行控制柵的刻蝕。這種刻蝕可以采用濕法刻蝕或者 干法刻蝕來(lái)進(jìn)行，相應(yīng)地可以采用硫酸等溶液或者四氟化碳等氣體進(jìn)行刻蝕工藝，刻蝕依 次移除部分NON層206、部分第二多晶硅層205、部分ONO層204，以此來(lái)形成上述的控制 柵。經(jīng)過(guò)刻蝕后，形成兩個(gè)疊柵210Α和220Β，在該兩個(gè)疊柵210Α和220Β上分別包括NON 層206Α和206Β、控制柵205Α和205Β以及ONO層204Α和204Β。當(dāng)然可以理解的是，疊柵 210Α和220Β具有相同的結(jié)構(gòu)，在這里對(duì)其進(jìn)行區(qū)分僅僅是為了描述的方便。從對(duì)圖2Β的描述中可以看出，現(xiàn)有技術(shù)中在形成控制柵時(shí)是直接刻蝕到第一多 晶硅層203，即浮柵層。這樣刻蝕產(chǎn)生的一個(gè)問(wèn)題是會(huì)造成浮柵層的損失，一般來(lái)說(shuō)會(huì)造成 浮柵層大約100埃的損失。由于浮柵層很薄，大約有400埃的厚度，所以由于該厚度的損失， 經(jīng)過(guò)控制柵的刻蝕后，浮柵層會(huì)形成如圖2Β所示的形狀。該形狀使得最終形成的角A是一 個(gè)鈍角而非尖角。另外，對(duì)該厚度損失的控制是不容易的，因此還又可能造成基底的損壞。接著如圖2C所示，在第一疊柵210Α以及第二疊柵220Β的側(cè)壁上分別形成間隙壁 絕緣層207Α、207Α，、207Β以及207Β，，然后在間隙壁絕緣層207Α、207Α，、207Β以及207Β，的 側(cè)壁上形成間隙壁208Α、208Α，以及208Β、208Β，。間隙壁絕緣層和間隙壁可以采用CVD方 法形成或者熱氧化法形成，當(dāng)然也可以采用其他方法形成。然后如圖2D所示，進(jìn)行第一多晶硅層203刻蝕以形成浮柵203Α和203Β?？梢圆?用上述的方法對(duì)第一多晶硅層203進(jìn)行刻蝕。對(duì)第一多晶硅層203的刻蝕停止于氧化層 202。然后經(jīng)過(guò)其他步驟形成如圖1所示的存儲(chǔ)單元。如圖2Ε所示，是按照上述傳統(tǒng)的方法制造的存儲(chǔ)單元的浮柵尖角部位的示意圖。 其中只示出了存儲(chǔ)單元的部分。從圖中可以看出，浮柵203Β與擦除柵209之間的角A是鈍 角，其角度大概為128度。如上所述，在這樣的角度下，存儲(chǔ)單元的擦除效率會(huì)比較低，并且 有可能造成從電子從擦除柵209到浮柵203Β的反向隧穿的可能性。因此，現(xiàn)有技術(shù)中需要 一種存儲(chǔ)器柵極結(jié)構(gòu)的制造方法，以使浮柵和擦除柵之間的角度更尖，以提高擦除的效率。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)的存儲(chǔ)器中的浮柵和擦除柵之間的角度過(guò)大而造成擦除效率 較低的問(wèn)題，本發(fā)明公開了一種存儲(chǔ)器柵極結(jié)構(gòu)的制造方法，該方法包括a)提供前端器 件層；b)在前端器件層上沉積第一多晶硅層；c)在第一多晶硅層上沉積多晶硅層間介質(zhì) 體；d)在多晶硅層間介質(zhì)體上沉積第二多晶硅層；e)對(duì)第二多晶硅層進(jìn)行刻蝕以形成控 制柵，且對(duì)第二多晶硅層的刻蝕停止于第一多晶硅層之上；f)對(duì)多晶硅層間介質(zhì)體進(jìn)行刻 蝕；g)對(duì)第一多晶硅層進(jìn)行刻蝕以形成浮柵。較佳地，該第二多晶硅層上沉積有硬掩膜層。較佳地，硬掩膜層為氮化物層-氧化 層-氮化物層。較佳地，多晶硅層間介質(zhì)體為氧化層-氮化物層-氧化層。進(jìn)一步地，該方法還包括擦除柵的形成。較佳地，對(duì)第二多晶硅層的刻蝕停止于多晶硅層間介質(zhì)體的上表面。進(jìn)一步地，在步驟e)和步驟f)之間還包括以下步驟在控制柵的側(cè)壁上形成間隙 壁絕緣層；在間隙壁絕緣層的側(cè)壁上形成間隙壁。通過(guò)本發(fā)明的存儲(chǔ)器柵極結(jié)構(gòu)的制造方法，可以使浮柵和擦除柵之間的角度更 尖，提高了存儲(chǔ)單元的擦除效率。本發(fā)明進(jìn)一步公開了一種包含通過(guò)根據(jù)以上方法制造的半導(dǎo)體器件的集成電路， 其中集成電路選自隨機(jī)存取存儲(chǔ)器、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、同步隨機(jī)存取存儲(chǔ)器、靜態(tài)隨機(jī) 存取存儲(chǔ)器、只讀存儲(chǔ)器、可編程邏輯陣列、專用集成電路、掩埋式DRAM和射頻電路。本發(fā)明還公開了一種包含通過(guò)根據(jù)以上方法制造的半導(dǎo)體器件的電子設(shè)備，其中 電子設(shè)備選自個(gè)人計(jì)算機(jī)、便攜式計(jì)算機(jī)、游戲機(jī)、蜂窩式電話、個(gè)人數(shù)字助理、攝像機(jī)和數(shù) 碼相機(jī)。在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式
部分中進(jìn) 一步詳細(xì)說(shuō)明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的 關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。在附圖中，圖1是傳統(tǒng)的NOR閃存的存儲(chǔ)單元的示意圖；圖2A至圖2D是傳統(tǒng)的存儲(chǔ)器柵極結(jié)構(gòu)的制造方法；圖2E是按照傳統(tǒng)的方法制造的存儲(chǔ)器的存儲(chǔ)單元的局部放大示意圖；圖3A至圖3D是根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器柵極結(jié)構(gòu)的制造方法；圖3E是根據(jù)本發(fā)明實(shí)施例的方法制造的存儲(chǔ)器的存儲(chǔ)單元的局部放大示意圖；圖4是根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器柵極結(jié)構(gòu)的制造方法的流程圖。
具體實(shí)施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然 而，對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)顯而易見的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn) 行描述。圖3A至圖3D是根據(jù)本發(fā)明實(shí)施例的制造存儲(chǔ)單元柵極結(jié)構(gòu)的方法。如圖3A所 示，提供一具有淺溝槽(未示出)的前端器件層301。該前端器件層301可以是半導(dǎo)體襯 底，也可以是其他適于在其上實(shí)施本發(fā)明的其他器件。在該前端器件層301上形成有一層 氧化層302用做絕緣層。該氧化層也稱作柵極氧化層。該氧化層302可以采用例如熱氧化 法形成，其厚度可以例如在100埃以下。較佳地，該氧化層302可以為10-20埃。該氧化層 302的材料可以有多種選擇，例如氧化硅、氧化鍺等。需要說(shuō)明的是，該氧化層302可以包括 在該前端器件層301中。然后在氧化層302上沉積第一多晶硅層303，厚度大約為300-500 埃。該第一多晶硅層303的沉積可以采用化學(xué)氣相沉積(CVD)法或者熱氧化法形成，或者 采用其他適合的方法形成。該第一多晶硅層303用于形成上面提到的浮柵，因此該第一多 晶硅層303也稱為浮柵層。此后在第一多晶硅層303上形成多晶硅層間介質(zhì)體。在本發(fā)明 實(shí)施例的例子中，該多晶硅層間介質(zhì)體可以是氧化層_氮化物層_氧化層(0N0層)304，但 可以理解的是，該多晶硅層間介質(zhì)體也可以是其他的結(jié)構(gòu)。在本發(fā)明的實(shí)施例中結(jié)合ONO 層304來(lái)描述。該ONO層304的材料可以選擇為氧化硅-氮化硅-氧化硅，厚度可以大約 為135-165埃。需要說(shuō)明的是，雖然該ONO層為三層結(jié)構(gòu)，但為了描述方便，在說(shuō)明書及附 圖中均用ONO層304表示。接著，在ONO層304上面沉積第二多晶硅層305，厚度大約為 600-800埃。該第二多晶硅層305形成上面提到的控制柵。該第二多晶硅層305同樣可以 采用化學(xué)氣相沉積(CVD)法或者熱氧化法形成，或者采用其他方法形成。較佳地，可以在該 第二多晶硅層305上面沉積氮化物層-氧化層-氮化物層(Ν0Ν層)306，該NON層306的材 料可以選擇氮化硅-氧化硅-氮化硅，厚度可以為1300-1600埃。該NON層306用作硬掩 膜層，當(dāng)然該硬掩膜層也可以由其他結(jié)構(gòu)構(gòu)成，不限于本發(fā)明中提到的NON層。同樣需要說(shuō) 明的是，雖然該NON層為三層結(jié)構(gòu)，但為了描述方便，在說(shuō)明書及附圖中均用NON層306表 示。另外，下面對(duì)本發(fā)明的實(shí)施例的描述均結(jié)合該NON層306進(jìn)行，但其并非用于限制本發(fā) 明的范圍。除了上面提到的結(jié)構(gòu)外，光刻工藝中在NON層306上還會(huì)沉積一層底部抗反射 涂層(DARC層)，用于減小或消除反射光在曝光過(guò)程中的影響。在DARC層上面還涂敷一層 具有圖案的光刻膠層。DARC層和光刻膠層的形成以及作用都是本領(lǐng)域技術(shù)人員所了解的， 在此不再贅述。在此需要說(shuō)明的是，上述以及下面即將提到的各層的材料、各層的厚度以及各層 的形成方式，僅僅是本發(fā)明的實(shí)施例的一個(gè)例子，在不同的情況中可以采用不同的材料、不 同的厚度以及不同的形成方式。這些都不應(yīng)當(dāng)構(gòu)成對(duì)本發(fā)明的限制。接下來(lái)，如圖3Β所示，首先對(duì)第二多晶硅層305進(jìn)行刻蝕以形成控制柵?？梢岳斫?的是，對(duì)第二多晶硅層305的刻蝕以及下面提到的對(duì)第一多晶硅層303的刻蝕，可以采用本 領(lǐng)域內(nèi)的多種方法來(lái)完成。比如可以采用濕法刻蝕法或干法刻蝕法進(jìn)行刻蝕，相應(yīng)的可以 使用硫酸等溶液或者四氟化碳等氣體進(jìn)行刻蝕。在上述的本發(fā)明的實(shí)施例的可選例子中， 對(duì)第二多晶硅層305的刻蝕通過(guò)依次移除部分NON層306、部分第二多晶硅層305來(lái)完成， 以此形成上述的控制柵。在這個(gè)過(guò)程中，也可采用等離子體刻蝕工藝，刻蝕的方向性可以通 過(guò)控制等離子體源的偏置功率和陰極偏壓功率來(lái)實(shí)現(xiàn)?？涛g方法的選擇并不限制本發(fā)明的 范圍。經(jīng)過(guò)刻蝕后，部分地形成兩個(gè)疊柵310Α和320Β，該兩個(gè)疊柵310Α和320Β分別包括部分NON層306A和306B、控制柵305A和305B。當(dāng)然可以理解的是，疊柵310A和320B具 有相同的結(jié)構(gòu)，在這里對(duì)其進(jìn)行區(qū)分僅僅是為了描述的方便。另外，此處的部分地形成的疊 柵310A和320B指的是已經(jīng)刻蝕完成的柵極部分。與現(xiàn)有技術(shù)中直接刻蝕到第一多晶硅層303不同的是，本發(fā)明的實(shí)施例在對(duì)第二 多晶硅層305進(jìn)行刻蝕以形成控制柵時(shí)，只刻蝕到多晶硅層間介質(zhì)體，也即本實(shí)施例中的 ONO層304。換句話說(shuō)，對(duì)第二多晶硅層305的刻蝕進(jìn)行到第一多晶硅層303之上。即在完 成第二多晶硅層305的刻蝕后，在需要刻蝕的第一多晶硅層303之上還有多晶硅層間介質(zhì) 體或者部分的多晶硅層間介質(zhì)體。由于只刻蝕到多晶硅層間介質(zhì)體而不是直接刻蝕到第一 多晶硅層303(即浮柵層)，因此不會(huì)對(duì)浮柵層造成任何的破壞，不會(huì)產(chǎn)生現(xiàn)有技術(shù)中的浮 柵層厚度損失的情況。這樣可以對(duì)最終形成的浮柵的形狀進(jìn)行良好的控制。本發(fā)明是通過(guò) 對(duì)工藝進(jìn)行改善來(lái)實(shí)現(xiàn)的，因此可以適用于其他的刻蝕方法。對(duì)于本發(fā)明的實(shí)施例來(lái)說(shuō)，對(duì) 控制柵的刻蝕不限于只刻蝕到ONO層304。只要刻蝕到第一多晶硅層303之上，就可以保 證第一多晶硅層303在控制柵刻蝕時(shí)不受損害。并且能在隨后的熱處理中對(duì)第一多晶硅層 303進(jìn)行保護(hù)，這將在下面詳細(xì)描述。接著如3C所示，在部分NON層306A和控制柵305A以及部分NON層306B和控制 柵305B的側(cè)壁上分別形成間隙壁絕緣層307A、307A，、307B以及307B，，然后在間隙壁絕緣 層307A、307A’、307B以及307B，的側(cè)壁上形成間隙壁308A、308A，以及308B、308B’。間隙 壁絕緣層和間隙壁可以采用CVD方法或其它方法形成。同樣此處的沉積方法的選擇也不限 制本發(fā)明的范圍。然后對(duì)多晶硅層間介質(zhì)體進(jìn)行刻蝕，并在對(duì)多晶硅層間介質(zhì)體進(jìn)行刻蝕后對(duì)第一 多晶硅層303刻蝕以形成浮柵，如圖3D所示。同樣可以采用合適的方法對(duì)多晶硅層間介質(zhì) 體和第一多晶硅層303進(jìn)行刻蝕。通過(guò)對(duì)多晶硅層間介質(zhì)體(0N0層304)和第一多晶硅層 303的刻蝕，分別形成部分ONO層304Α和304Β和浮柵303Α和30!3Β。其中移除的部分ONO 層對(duì)應(yīng)于移除的部分第一多晶硅層。即，分別移除圖3D中兩個(gè)疊柵310Α和320Β之間的 ONO層部分和第一多晶硅部分。由于在進(jìn)行控制柵刻蝕時(shí)只刻蝕到了 ONO層304，優(yōu)選地刻 蝕到ONO層304的上表面，因此在對(duì)第一多晶硅層303刻蝕前，第一多晶硅層303沒(méi)有任何 損失，第一多晶硅層303的形狀可以很好的保持。另外由于沒(méi)有第一多晶硅層303厚度的 損失，最后形成的浮柵和擦除柵309之間的角A的角度基本上成直角。在實(shí)際中，通過(guò)本發(fā) 明實(shí)施例的方法得到的角A的角度可以達(dá)到86度，如圖3Ε所示。通過(guò)這樣的尖角，提高了 存儲(chǔ)單元的擦除效率。進(jìn)一步地，控制柵形成后該ONO層304的存在可以更好地保護(hù)浮柵 層不受隨后熱處理時(shí)產(chǎn)生的“微笑效應(yīng)”的影響。該“微笑效應(yīng)”指的是較薄的材料在受熱 時(shí)產(chǎn)生的兩端翹起的效應(yīng)。該效應(yīng)會(huì)進(jìn)一步使最后形成的浮柵形狀不可控，因此也是需要 避免的。而由于在浮柵之上還有ONO層304的存在，因此大大減少了微笑效應(yīng)的不利影響， 使得最終形成的角A更尖。在形成浮柵后，再通過(guò)一系列的步驟形成如圖1所示的存儲(chǔ)單元，比如擦除柵形 成、字線形成等。這些步驟已為本領(lǐng)域的技術(shù)人員所熟知，在此不再贅述。圖4是根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)單元的柵極結(jié)構(gòu)的制造方法400的流程圖。在步 驟402，提供前端器件層。該前端器件層可以是半導(dǎo)體襯底，也可以是其他適于在其上實(shí)施 本發(fā)明的其他器件。在步驟404，在前端器件層上沉積第一多晶硅層。該第一多晶硅層用于形成上面提到的浮柵。比如第一多晶硅層303。在步驟406，在第一多晶硅層上沉積多晶硅 層間介質(zhì)體。比如可以為上面提到的ONO層304。在步驟408，在多晶硅層間介質(zhì)體上沉積 第二多晶硅層。該第二多晶硅層用于形成上面提到的控制柵。比如第二多晶硅層305。可 選的，在步驟409，在第二多晶硅層上沉積硬掩膜層。較佳的，該硬掩膜層為氮化物層_氧化 層-氮化物層。在步驟410，對(duì)第二多晶硅層進(jìn)行刻蝕以形成控制柵。對(duì)該第二多晶硅層的 刻蝕進(jìn)行到第一多晶硅層之上。較佳地，對(duì)該第二多晶硅層的刻蝕進(jìn)行到多晶硅層間介質(zhì) 體的上表面。但是也可以進(jìn)行到多晶硅層間介質(zhì)體之內(nèi)。比如刻蝕掉部分的多晶硅層間介 質(zhì)體?？蛇x的在步驟411，在控制柵的側(cè)壁上形成間隙壁絕緣層，以及在間隙壁絕緣層的側(cè) 壁上形成間隙壁。在步驟412，對(duì)多晶硅層間介質(zhì)體進(jìn)行刻蝕。即對(duì)在第一多晶硅層之上的 多晶硅層間介質(zhì)體進(jìn)行刻蝕。在步驟414，對(duì)第一多晶硅層進(jìn)行刻蝕以形成浮柵。上面已經(jīng) 對(duì)各層做了詳細(xì)的描述，在此不再贅述。表1示出了利用本發(fā)明實(shí)施例的方法制造的存儲(chǔ)單元的電性參數(shù)。
權(quán)利要求
1.一種存儲(chǔ)器柵極結(jié)構(gòu)的制造方法，所述方法包括a)提供前端器件層；b)在所述前端器件層上沉積第一多晶硅層；c)在所述第一多晶硅層上沉積多晶硅層間介質(zhì)體；d)在所述多晶硅層間介質(zhì)體上沉積第二多晶硅層；e)對(duì)所述第二多晶硅層進(jìn)行刻蝕以形成控制柵，且所述對(duì)所述第二多晶硅層的刻蝕停 止于所述第一多晶硅層之上；f)對(duì)所述多晶硅層間介質(zhì)體進(jìn)行刻蝕；g)對(duì)所述第一多晶硅層進(jìn)行刻蝕以形成浮柵。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器柵極結(jié)構(gòu)的制造方法，其特征在于，所述第二多晶硅 層上沉積有硬掩膜層。
3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器柵極結(jié)構(gòu)的制造方法，其特征在于，所述硬掩膜層為 氮化物層-氧化層-氮化物層。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器柵極結(jié)構(gòu)的制造方法，其特征在于，所述多晶硅層間 介質(zhì)體為氧化層-氮化物層-氧化層。
5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器柵極結(jié)構(gòu)的制造方法，其特征在于，所述方法還包括 擦除柵的形成。
6.根據(jù)權(quán)利要求1所述的存儲(chǔ)器柵極結(jié)構(gòu)的制造方法，其特征在于，所述對(duì)所述第二 多晶硅層的刻蝕停止于所述多晶硅層間介質(zhì)體的上表面。
7.根據(jù)權(quán)利要求1所述的存儲(chǔ)器柵極結(jié)構(gòu)的制造方法，其特征在于，在所述步驟e)和 所述步驟f)之間還包括以下步驟在所述控制柵的側(cè)壁上形成間隙壁絕緣層；在所述間隙壁絕緣層的側(cè)壁上形成間隙壁。
8.一種包含通過(guò)根據(jù)權(quán)利要求1所述的方法制造的半導(dǎo)體器件的集成電路，其中所述 集成電路選自隨機(jī)存取存儲(chǔ)器、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、同步隨機(jī)存取存儲(chǔ)器、靜態(tài)隨機(jī)存取 存儲(chǔ)器、只讀存儲(chǔ)器、可編程邏輯陣列、專用集成電路、掩埋式DRAM和射頻電路。
9.一種包含通過(guò)根據(jù)權(quán)利要求1所述的方法制造的半導(dǎo)體器件的電子設(shè)備，其中所述 電子設(shè)備選自個(gè)人計(jì)算機(jī)、便攜式計(jì)算機(jī)、游戲機(jī)、蜂窩式電話、個(gè)人數(shù)字助理、攝像機(jī)和數(shù) 碼相機(jī)。
全文摘要
一種存儲(chǔ)器柵極結(jié)構(gòu)的制造方法，該方法包括提供前端器件層；在前端器件層上沉積第一多晶硅層；在第一多晶硅層上沉積多晶硅層間介質(zhì)體；在多晶硅層間介質(zhì)體上沉積第二多晶硅層；對(duì)第二多晶硅層進(jìn)行刻蝕以形成控制柵，且對(duì)第二多晶硅層的刻蝕停止于第一多晶硅層之上；對(duì)多晶硅層間介質(zhì)體進(jìn)行刻蝕；對(duì)第一多晶硅層進(jìn)行刻蝕以形成浮柵。通過(guò)本發(fā)明的存儲(chǔ)器柵極結(jié)構(gòu)的制造方法，可以使形成的浮柵和擦除柵之間的角度更尖，提高了擦除的效率。
文檔編號(hào)H01L21/8247GK102136456SQ20101010241
公開日2011年7月27日 申請(qǐng)日期2010年1月27日 優(yōu)先權(quán)日2010年1月27日
發(fā)明者劉艷, 周儒領(lǐng), 李勇 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司