專利名稱：包括鋁-硅氮化物鈍化的用于形成iii-v半導體結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及基于III-V族元素的半導體結(jié)構(gòu)和半導體器件。更具體地，本發(fā)明涉及在基于III-V族元素的半導體結(jié)構(gòu)和半導體器件內(nèi)的介質(zhì)鈍化。
背景技術(shù)：
與基于硅的半導體結(jié)構(gòu)和半導體器件相比，基于III-V族元素的半導體結(jié)構(gòu)和半導體器件常常在某些應用中提供優(yōu)越的性能。例如，砷化鎵III-V族元素半導體結(jié)構(gòu)和半導體器件在微波應用內(nèi)特別常見。另外，基于第III族元素氮化物的半導體結(jié)構(gòu)和半導體器件，特別是第III族元素氮化物晶體管，是高功率電路應用所期望的，因為第III族元素氮化物晶體管能夠在高工作電場強度下(例如，大于幾兆伏/厘米)承載大電流(例如，歸一化到柵極外緣時大于 1.5安/毫米)。第III族元素氮化物晶體管包括至少一種第III族元素氮化物作為活性半導體材料。由于通常的第III族元素氮化物包括鋁、銦和鎵的氮化物，第III族元素氮化物晶體管存在幾種二元、三元和四元組合物。通常第III族元素氮化物晶體管包括基底，其上有連續(xù)分層為具有不同帶隙特性的至少兩個第III族元素氮化物材料層。緩沖層被布置成更靠近基底，阻擋層被布置在緩沖層上并通常具有更寬的帶隙。由于帶隙的差異，在緩沖層與阻擋層的交界面處導致二維的電子氣體0DEG)。二維電子氣體典型地高度集中在異質(zhì)結(jié)交界面附近，但大部分在具有較小帶隙的緩沖層內(nèi)。雖然包括第III族元素氮化物晶體管在內(nèi)的III-V晶體管提供了許多性能優(yōu)點， 但無論如何，III-V晶體管也不是完全沒有問題的。就此而言，III-V晶體管像其它晶體管一樣，都需要改進工作性能。由于III-V晶體管似乎在要首先考慮增強III-V晶體管的工作特性的一些應用中仍舊流行，期望有具有增強性能的其他III-V晶體管和用于制作這種III-V晶體管的方法。

發(fā)明內(nèi)容
本發(fā)明部分意在提供III-V半導體結(jié)構(gòu)和用于制作III-V半導體結(jié)構(gòu)的方法。上述的III-V半導體結(jié)構(gòu)和相關(guān)方法中的每一種均利用鋁-硅氮化物層，該鋁-硅氮化物層被布置和形成在III-V半導體結(jié)構(gòu)內(nèi)的至少一部分III-V半導體層表面上。III-V半導體結(jié)構(gòu)可包括第III族元素氮化物晶體管結(jié)構(gòu)，諸如但不限于，高電子遷移率晶體管(HEMT) 結(jié)構(gòu)?？商鎿Q地，III-V半導體結(jié)構(gòu)可包括砷化鎵晶體管結(jié)構(gòu)。與用氮化硅層代替鋁-硅氮化物層作為鈍化層的III-V半導體結(jié)構(gòu)相比較，通過把鋁-硅氮化物層布置和形成在III-V半導體結(jié)構(gòu)內(nèi)的至少一部分III-V半導體層表面上，在包括III-V半導體層的半導體器件內(nèi)改進了工作特性。無需受任何本發(fā)明的工作原理約束，據(jù)信由于與氮化硅相比具有更高的帶隙和更低的介電常數(shù)，鋁-硅氮化物層而非氮化硅層的存在為優(yōu)越的III-V半導體表面鈍化提供了條件。就此而言，圖1顯示被沉積在根據(jù)本發(fā)明的AWaN/GaN HEMT結(jié)構(gòu)(鎵面)上的 AlSiN介質(zhì)的能帶圖。為了與實驗觀察結(jié)果一致，除了固定的正界面電荷(被表示為στ)以外，還在 AlSiN介質(zhì)內(nèi)引入固定的體積負電荷(被表示為Nin)。對于LPCVD SiN薄膜，界面電荷等于在AlGaN表面上出現(xiàn)的極化電荷(被表示為σρ1)并且與該極化電荷極性相反，對于合理厚度的介質(zhì)涂層(典型地大于250埃(A))而言，這有效地消除了通道電子電荷(被表示為 ση)的表面損耗。對于AlSiN薄膜，固定的正界面電荷減少多達50%，并且在介質(zhì)內(nèi)存在其他的負電荷，這二者通過存在于AWaN表面上的介質(zhì)來重新確立表面損耗(與SiN涂覆的HEMT結(jié)構(gòu)相反)，由此減小AlGaN介質(zhì)下方區(qū)域內(nèi)的通道電荷。通過使用這種帶結(jié)構(gòu)以及簡單的量子力學和靜電學，圖2Α的方程可被使用來預測存在于AWaN/GaN異質(zhì)結(jié)處的電子片電荷，在該AlGaN/GaN異質(zhì)結(jié)處存在AlSiN鈍化。在這些方程內(nèi)，ε in、ε GaN和ε A1GaN分別是AlSiN絕緣體、Ga緩沖層和AlGaN阻擋層的介電常數(shù)。AlSiN絕緣體、Ga緩沖層和AWaN阻擋層的厚度分別以tin、tGaN和tAleaN給出。電位ΦB是表面勢壘高度(surface barrier height)，以及電位和^ 分別是 GaN/AlGaN交界面和AWaN/AlSiN交界面的導電帶偏移。介質(zhì)中的AlN摩爾份數(shù)決定引入多少分布的負電荷和固定的正電荷。控制AlSiN 的組分和厚度允許在晶體管通道的閉塞部分(un-gated portion)中建立通道電荷。這又允許器件設(shè)計者大大地減小在一組給定的偏置條件下、在柵極的源極端和漏極端處的縱向電場強度。這些電場強度的急劇減小可以使不想要的器件特性最小化或消除不想要的器件特性，這些不想要的器件特性包括器件源極電阻隨漏電流的非線性增加和DC到RF的耗散，其中DC到RF的耗散導致晶體管放大器的PAE在漏偏壓增加時減小。器件用其中含有 10at%的Al的AlSIN制造，該器件具有約IElScnT3的體積負電荷密度和相當于圖2B所示的 AKiaN極化表面電荷密度的90%的界面正電荷密度，其中測得的SiN鈍化數(shù)據(jù)顯示為深色方形，測得的AlSIN鈍化數(shù)據(jù)顯示為開放的圓形。通過用方程(1)產(chǎn)生平滑曲線(即，SiN 鈍化的標號201和AlSIN的標號20 ，其中ο τ和Nin被調(diào)整成能最好地匹配測量數(shù)據(jù)。按照本發(fā)明的、用于制作半導體結(jié)構(gòu)的一種特定方法包括在基底上形成半導體層。這種特定方法還包括在至少一部分半導體層上形成鈍化層。鈍化層包括鈍化材料，該鈍化材料具有從約4.5到約6eV的帶隙并在從約1到約100GHz的頻率下具有從約6 χ 10_"F/ m到約8 χ KT11FAi的介電常數(shù)。用于制作半導體結(jié)構(gòu)的另一種特定方法包括在基底上形成至少一個III-V半導體層。該另一種特定方法還包括形成位于III-V半導體層上的鈍化層。鈍化層包括鋁-硅氮化物材料。用于形成高電子遷移率晶體管結(jié)構(gòu)的一種特定方法包括在基底上形成緩沖層，該緩沖層包括第一第III族元素氮化物半導體材料。該特定方法還包括在緩沖層上形成阻擋層，該阻擋層包括第二第III族元素氮化物半導體材料。該特定方法還包括形成源極觸點和漏極觸點，該源極觸點和漏極觸點至少部分接觸阻擋層的分開的部分。該特定方法還包括在介于源極觸點和漏極觸點之間的至少部分阻擋層上形成第一介質(zhì)鈍化層。第一介質(zhì)鈍化層包括鋁-硅氮化物材料。該特定方法還包括形成柵極，該柵極介于源極觸點和漏極觸點之間并且接觸阻擋層。用于形成金屬半導體場效應晶體管結(jié)構(gòu)的一種特定方法包括在基底上形成未摻雜的砷化鎵緩沖層。該方法還包括在未摻雜的砷化鎵緩沖層上形成導電的砷化鎵層。該方法還包括形成與導電的砷化鎵層的分開的部分相接觸的源極觸點和漏極觸點。該方法還包括形成第一介質(zhì)鈍化層，該第一介質(zhì)鈍化層位于導電的砷化鎵層的至少一部分上并且介于源極觸點和漏極觸點之間。第一介質(zhì)鈍化層包括鋁-硅氮化物材料。該方法還包括形成柵極，該柵極介于源極觸點和漏極觸點之間，并且接觸導電的砷化鎵層。


通過下面描述的優(yōu)選實施例的內(nèi)容，將理解本發(fā)明的目的、特征和優(yōu)點。通過形成本公開內(nèi)容實質(zhì)部分的附圖的內(nèi)容，將理解優(yōu)選實施例。圖1顯示對于根據(jù)本發(fā)明的鋁-硅氮化物材料鈍化的AlGaN/GaN高電子遷移率晶體管(HEMT)的帶隙圖。圖2A顯示可用于確定按照本發(fā)明的鋁-硅氮化物層與氮化硅層相比較的表面電荷特性的系列方程。圖2B顯示說明按照本發(fā)明的鋁-硅氮化物材料鈍化層與氮化硅鈍化層相比較的表面電荷特性的電荷密度圖。圖3A、圖;3B、和圖3C顯示說明可以按照本發(fā)明的三個實施例制作的三種不同的高電子遷移率晶體管結(jié)構(gòu)的一系列示意性截面圖。圖4A和圖4B顯示說明可以按照本發(fā)明的另外兩個具體實施例制作的兩種不同砷化鎵晶體管結(jié)構(gòu)的兩個示意性截面圖。圖5A到圖5P顯示說明在按照本發(fā)明的另一個具體實施例制作高電子遷移率晶體管時的處理階段的一系列示意性截面圖。圖6顯示與氮化硅層和氮化鋁層相比較的、鋁-硅氮化物層的折射率對波長的曲線圖。圖7顯示與用氮化硅層鈍化的高電子遷移率晶體管相比較的、按照本發(fā)明的實施例的用鋁-硅氮化物層鈍化的高電子遷移率晶體管的源極電阻對漏電流的曲線圖。圖8顯示與用氮化硅層鈍化的高電子遷移率晶體管相比較的、概括按照本發(fā)明的實施例的用鋁-硅氮化物層鈍化的高電子遷移率晶體管的IOGHz負載牽引特性的曲線圖。圖9顯示與用氮化硅層鈍化的高電子遷移率晶體管相比較的、概括按照本發(fā)明的實施例的用鋁-硅氮化物層鈍化的高電子遷移率晶體管的IOGHz功率掃描特性的曲線圖。圖10顯示概括按照本發(fā)明的實施例的、用鋁-硅氮化物層鈍化的高電子遷移率晶體管的35GHz負載牽引特性的曲線圖。圖11顯示概括按照本發(fā)明的實施例的、用鋁-硅氮化物層鈍化的高電子遷移率晶體管的35GHz功率掃描特性的曲線圖。
具體實施例方式本發(fā)明包括多種半導體結(jié)構(gòu)(例如，包括III-V半導體結(jié)構(gòu))和用于制作多種半導體結(jié)構(gòu)的多種相關(guān)方法，其在以下說明的內(nèi)容中被理解。以下說明通過以上描述的附圖內(nèi)容而被理解。由于附圖僅僅用于說明性目的，至少某些附圖無需按比例畫出。雖然優(yōu)選實施例在第III族元素氮化物高電子遷移率晶體管和III-V砷化鎵晶體管背景下來說明本發(fā)明，但本發(fā)明的實施例并不打算局限于此。而是，在廣泛的應用中，就按照本發(fā)明的鋁-硅氮化物材料鈍化層被理解為提供 2DEG在通道的閉塞部分中受控的電荷損耗而言，本發(fā)明被理解為與不提供2DEG的表面損耗并因此導致在通道的閉塞部分中全通道電荷的氮化硅鈍化相比較，為至少III-V半導體器件提供優(yōu)越的性能特性。預期在本發(fā)明的范圍內(nèi)可工作的鈍化材料將在影響帶隙和介電常數(shù)的特定微波頻率范圍內(nèi)，具有(1)比起氮化硅更大的帶隙；以及O)比氮化硅更低的介電常數(shù)。因此， 本發(fā)明把具有以下特性的材料廣泛地看作候選的鈍化介質(zhì)材料(1)具有約4. 5eV到約6eV 的帶隙，更優(yōu)選具有約4. 75eV到約5. 5eV的帶隙，和最優(yōu)選具有約5eV到約5. 25eV的帶隙； 和(2)在約1到約IOOGHz的微波頻率下，具有約6 χ lO—^F/M到約8 χ KTiiFAi的介電常數(shù)，更優(yōu)選具有約6. 25 χ IO-11FAi到約7. 75 χ KTiiFAi的介電常數(shù)，和最優(yōu)選具有約6. 5 χ IO-11FAi到約7. 5 χ KT11FAi的介電常數(shù)。按照本發(fā)明的實施例的、可以用鋁-硅氮化物層鈍化的III-V半導體層包括但不限于(1)基于鎵氮化物的半導體層，包括但不限于，鋁鎵氮化物(AWaN)、氮化鎵(GaN)、氮化鋁銦(AUnN)和氮化鎵銦(fe^nN)層；(2)基于鎵砷化物的半導體層，包括但不限于，砷化鋁鎵(AWaAs)、砷化鎵(GaAs)、磷化鋁鎵銦(AWaInP)、磷化鎵銦(feJnP)層；(3)基于銦磷化物的半導體層，包括砷化鋁銦(AlInAs)、砷化鎵銦(GaInAs)、磷化銦(InP)層；和(4) 基于鎵磷化物的半導體層，包括但不限于，磷化鋁鎵(AWaP)、磷化鎵銦(fe^nP)和磷化鎵 (GaP)層。另外，還考慮按照上述層的假態(tài)(pseudomorphic)或變形態(tài)(metamorphic)的 III-V半導體組合物。圖3A顯示包括本發(fā)明的第一實施例的、按照本發(fā)明的特定實施例的高電子遷移率晶體管(HEMT)的示意性截面圖。 圖3A顯示基底10，其上布置和形成有緩沖層12 ( S卩，被顯示為氮化鎵材料，但不打算局限于此)。阻擋層14被布置和形成在緩沖層12上(即，被顯示為氮化鎵鋁材料，但不打算局限于此)。鋁-硅氮化物層16被布置和形成在阻擋層14上。
圖3A還顯示源極觸點18和漏極觸點18’，它們被布置和嵌入形成在阻擋層16的分開的部分內(nèi)，并且被鋁硅氮化物層16橫向抵接。圖3A最后顯示柵極20，柵極20被布置和形成為被鋁-硅氮化物層橫向抵接，同時穿透鋁-硅氮化物層16并部分進入阻擋層14 中(即，柵極20包括凹入柵極)。包括高電子遷移率晶體管的層和結(jié)構(gòu)均可包括通常在第III族元素氮化物高電子遷移率晶體管設(shè)計和制造技術(shù)中很常見的材料和尺寸，在圖3A中顯示了該高電子遷移率晶體管的示意性截面圖。例如，基底10可包括通常在第III族元素氮化物高電子遷移率晶體管設(shè)計和制造技術(shù)中很常見的幾種基底材料中的任意一種。這些基底材料包括但不限于硅(Si)、碳化硅(SiC)、藍寶石(Al2O3)、氮化鎵(GaN)、氮化鋁(AlN)、鍺(Ge)、砷化鎵(GaAs)、磷化鎵 (GaP)和磷化銦αηΡ)基底材料。可替換地，任何單晶半導體宿主基底也可以用作基底10。被布置和形成在基底10上的絕緣緩沖層也可以被包括作為基底10的表面部分。 這個絕緣緩沖層可包括薄的寬帶隙基底隔離材料(即，例如，用于基于GaN的器件的AlN和用于基于GaAs的器件的AlfeJnP)。緩沖層12和阻擋層14均包括第III族元素氮化物半導體材料，但具有不同的帶隙。通常，緩沖層12的帶隙低于阻擋層14的帶隙。因此，對于用于緩沖層12和阻擋層14 的第III族元素氮化物半導體材料，存在幾種選擇。通常，緩沖層12包括厚度從約100到約3000納米的、氮化鎵第III族元素的氮化物半導體材料，阻擋層14包括厚度從約1到約 100納米的、鋁鎵氮化物第III族元素的氮化物半導體材料。源極觸點18和漏極觸點18’優(yōu)選提供與至少阻擋層14的歐姆接觸，作為這種考慮的結(jié)果，源極觸點18和漏極觸點18’典型地包括金屬材料或金屬材料堆疊體。典型和優(yōu)選地，源極觸點18和漏極觸點18’每個都包括金屬化堆疊體，該金屬化堆疊體包括分層接續(xù)的鉭、鈦、鋁、鉬和金。金屬化堆疊體的厚度允許超過鋁-硅氮化物層16的高度。類似于源極觸點18和漏極觸點18’，柵極20也典型地包括金屬材料或金屬化堆疊體，但柵極20典型地是與源極觸點18和漏極觸點18’不同的金屬材料或金屬化堆疊體。 雖然決非限制實施例，但柵極20可包括連續(xù)分層的金屬化堆疊體，該金屬化堆疊體包括鎳材料，在鎳材料上布置和形成有金材料。最后，圖3Α顯示被布置和形成在緩沖層12和阻擋層14的交界面處的二維電子氣體QDEG)區(qū)域。這個2DEG由緩沖層12和阻擋層14之間的帶隙差異所導致，并且這個二維電子氣體2DEG對于第III族元素氮化物高電子遷移率晶體管的工作是不可或缺的，圖3Α 顯示了該第III族元素氮化物高電子遷移率晶體管的示意性截面圖。本實施例和本發(fā)明是從鋁硅氮化物層16對于圖3Α的高電子遷移率晶體管的工作產(chǎn)生的影響得出的。鋁-硅氮化物層16包括具有以下特性的鋁-硅氮化物材料，(1)具有約4. 5eV到約6eV的帶隙，更優(yōu)選具有約4. 75eV到約5. 5eV帶隙，和最優(yōu)選具有約5eV到約5. 25eV的帶隙；和(2)在約1到約IOOGHz的微波頻率下，具有約6 χ lO—^F/M到約8 χ KTiiFAi的介電常數(shù)，更優(yōu)選有約6. 25 χ IO-11FAi到約7. 75 χ KTiiFAi的介電常數(shù)，和最優(yōu)選具有約 6.5 χ IO-11FAi 到約 7. 5 χ KTiiFAi 的介電常數(shù)。鋁-硅氮化物層16具有約0. 1到約25原子百分數(shù)(at% )的鋁含量、約25到約 55at%的硅含量和約40到約60at%的氮含量。
鋁-硅氮化物層16可以通過使用二氯甲硅烷、氨和三甲基鋁作為硅前體、氮前體和鋁前體的低壓化學蒸汽沉積方法沉積。典型的沉積條件包括(1)約1到約3torr的反應室壓力；⑵約500到約800°C的基底溫度；(3)約500到約20000標準立方厘米/每分鐘的氮載體氣體流中的、約50到約200標準立方厘米/每分鐘的二氯甲硅烷硅前體流；(4) 在約500到約20000標準立方厘米/每分鐘的氮載體氣體流中的、約50到約2000標準立方厘米/每分鐘的氨氮前體流；和(5)在約500到約20000標準立方厘米/每分鐘的氮載體氣體流中的、約1到約500標準立方厘米/每分鐘的三甲基鋁鋁前體流。典型地，鋁-硅氮化物層16具有約2到約2000納米的厚度。為了制作圖3A的高電子遷移率晶體管，可以僅從包括基底10、緩沖層12、阻擋層 14的前體和鋁_硅氮化物層16的前體的分層結(jié)構(gòu)開始。這個分層的第III族元素氮化物半導體結(jié)構(gòu)然后可以在第一光刻處理步驟中形成圖案，以使鋁_硅氮化物材料16的前體形成圖案，并在阻擋層14內(nèi)形成源極和漏極溝槽。該第一光刻方法可以使用圖案光阻掩膜， 在形成源極觸點18和漏極觸點18’時，該掩膜也用作移走掩膜(lift off mask) 0由第一光刻處理步驟得到的第III族元素氮化物半導體結(jié)構(gòu)然后繼續(xù)形成圖案， 同時用第二光刻處理步驟形成鋁-硅氮化物層16和阻擋層14內(nèi)的孔，在所述孔中布置和形成柵極20。不排除用于制作圖3A的高電子遷移率晶體管結(jié)構(gòu)的替代處理序列。圖3B顯示用來說明按照包括本發(fā)明第二實施例的本發(fā)明其他實施例的高電子遷移率晶體管的示意性截面圖。圖3B的高電子遷移率晶體管大致與圖3A的高電子遷移率晶體管對應，但是首要的區(qū)別在于鋁-硅氮化物層16’只覆蓋了一部分阻擋層14并且抵接柵極20 (即，鋁-硅氮化物層16’用作可以位于柵極20的源極觸點18側(cè)或漏極觸點18’側(cè)的場板)，而不是完全覆蓋阻擋層14的介于源極觸點18與漏極觸點18’之間的部分并抵接柵極20。而是，在圖3B內(nèi)，氮化硅層17覆蓋阻擋層14的那些暴露的部分，同時在鋁_硅氮化物材料16’的頂面上方橋接并抵接柵極20。圖3B的高電子遷移率晶體管的制作可以類似于圖3A的高電子遷移率晶體管，但其中鋁-硅氮化物層16的前體在形成源極觸點18與漏極觸點18’之前被進一步形成圖案以形成鋁_硅氮化物層16’。氮化硅層17的前體層也在形成源極觸點18與漏極觸點18’ 之前被形成在鋁-硅氮化物層16’上。圖3C顯示用來說明按照包括本發(fā)明第三實施例在內(nèi)的本發(fā)明其他實施例的高電子遷移率晶體管的示意性截面圖。圖3C的高電子遷移率晶體管大致與圖3B的高電子遷移率晶體管對應，但包括被布置和形成在阻擋層14中的孔基底處的氮化硅柵極介質(zhì)17’，在所述孔中布置和形成柵極 20。因此，如圖3C所示的柵極20具有肖特基特性和金屬_絕緣體_半導體特性，肖特基特性由于柵極20與阻擋層14的側(cè)壁接觸而造成，金屬_絕緣體_半導體特性由于在其中布置和形成有柵極20的孔基底處存在的氮化硅層17’而造成。圖3C顯示了一種高電子遷移率晶體管的示意性截面圖，該高電子遷移率晶體管的制作可以類似于具有圖3B所示的示意性截面圖的高電子遷移率晶體管，但其中在阻擋層14內(nèi)形成用于布置和形成柵極20的孔以沉積氮化硅層17’之后，和在將柵極20布置和形成到該孔中之前，進行附加處理。圖4A顯示用來說明按照包括本發(fā)明第四實施例在內(nèi)的又一個實施例的砷化鎵晶體管的III-V半導體結(jié)構(gòu)的示意性截面圖。如圖4A的示意性截面圖所示，砷化鎵晶體管結(jié)構(gòu)的基本結(jié)構(gòu)特性大致與圖3A的高電子遷移率晶體管的基本結(jié)構(gòu)特性相關(guān)聯(lián)，但如圖3A所示的緩沖層12和阻擋層14現(xiàn)在用未摻雜的砷化鎵層12’和摻雜的導電砷化鎵層14’替代。雖然圖4A顯示η摻雜的砷化鎵層14’，但這個特定實施例和以下的第五實施例也都可以用導電砷化鎵層的任一極性工作。圖4Β顯示用來說明按照本發(fā)明的第五實施例的砷化鎵晶體管的III-V半導體結(jié)構(gòu)的示意性截面圖。圖4Β顯示與圖3Β的高電子遷移率晶體管對應的、III-V砷化鎵晶體管結(jié)構(gòu)，但類似于圖4Α的按照第四實施例的III-V砷化鎵晶體管結(jié)構(gòu)，如圖3Β所示的緩沖層12和阻擋層14現(xiàn)在用未摻雜的砷化鎵層12’和導電的砷化鎵層14’替代。用于制作圖4Α和圖4Β的砷化鎵晶體管結(jié)構(gòu)的處理過程與用于圖3Α和圖3Β的高電子遷移率晶體管的處理序列相當。如圖3Α到圖4Β的示意性截面圖所示，按照實施例的鋁_硅氮化物材料鈍化層 16/16’作為不存在侵入的平面層被布置和形成在阻擋層14(適用于第III族元素氮化物晶體管)或?qū)щ娚榛墝?4’(適用于砷化鎵晶體管)內(nèi)的孔中，柵極20布置和形成在所述孔中。實施例中的鋁硅氮化物材料鈍化層16/16’因此不是被布置和形成在阻擋層14(在圖3Α到圖3C內(nèi))或?qū)щ娚榛墝?4’(在圖4Α和圖4Β內(nèi))內(nèi)凹入的柵極20的最低部分的下面。圖5Α到圖5Ρ顯示說明按照本發(fā)明的特定處理序列制作高電子遷移率晶體管時逐一進行的處理階段結(jié)果的一系列示意性截面圖。圖5Α顯示基底501。緩沖層502被布置和形成在基底501上。阻擋層503被布置和形成在緩沖層502上。臺面掩膜504被布置和形成在阻擋層503上?；?01、緩沖層502和阻擋層503大致與圖3Α到圖3C的高電子遷移率晶體管中的基底10、緩沖層12和阻擋層14相對應。臺面掩膜504可包括但不限于硬掩膜材料、抗蝕掩膜材料、或硬掩膜材料與抗蝕掩膜材料的組合。圖5Α具體顯示了臺面掩膜504被用作為蝕刻掩膜，在使用包括三氯化硼、氯和氬氣體作為活性種的感應耦合的等離子體活性離子刻蝕505的同時，蝕刻分層的堆疊體內(nèi)的臺面(mesa)，該堆疊體包括被布置和形成在圖5A的基底501上的緩沖層502和阻擋層503。 通常，常規(guī)的條件可被使用于感應耦合的活性離子刻蝕505。圖5B顯示包括緩沖層502’和阻擋層503’的臺面，它們被從如圖5A所示的、對應緩沖層502和阻擋層503蝕刻。圖5B還顯示在使用含氧的等離子體506的同時剝除如圖 5A所示的部分臺面掩膜504、以便產(chǎn)生中間等厚度臺面掩膜的結(jié)果。圖5C顯示在完全剝除臺面掩膜504后最終得到的高電子遷移率晶體管結(jié)構(gòu)。圖5D顯示被布置和形成在圖5C的高電子遷移率晶體管結(jié)構(gòu)上的鋁_硅氮化物層 507。鋁-硅氮化物層507導致與具有圖3A到圖3C所示的示意性截面圖的高電子遷移率晶體管內(nèi)所顯示的鋁-硅氮化物層16/16’相對應。圖5E顯示被布置和形成在鋁_硅氮化物層507上的平面化層508。硬掩膜509被布置和形成在平面化層508上，并且孔掩膜510被布置和形成在硬掩膜509上。盡管平面化層508、硬掩膜509和孔徑掩膜510可以使用替代材料，平面化層508典型地包括無定形碳材料。硬掩膜509典型地包括介質(zhì)硬掩膜材料。孔掩膜510典型地包括抗蝕材料。上述的無定形碳材料、介質(zhì)硬掩膜材料和抗蝕材料是通常慣用的，并且通過使用通常慣用的方法和厚度形成。圖5F顯示在使用基于三氟甲烷和氧的活性離子蝕刻等離子體511的同時，將孔圖案從孔掩膜510傳送到硬掩膜509’。除此之外，基于三氟甲烷和氧的活性離子蝕刻等離子體511可以利用通常慣用的蝕刻條件和蝕刻劑參數(shù)。圖5G顯示在使用氧活性離子蝕刻等離子體512的同時，從硬掩膜509’剝除孔掩膜510并通過由平面化層508得到的平面化層508’將孔擴展到鋁-硅氮化物層507。該氧活性離子蝕刻等離子體512通常類似于本實施例所顯示的以前的氧活性離子蝕刻等離子體(例如，見圖4B)。圖5H以聚合體顯示在使用基于六氟化硫、三氯化硼和氬的活性離子蝕刻等離子體513的同時，(1)剝除硬掩膜509’ ； (2)蝕刻平面化層508’，以形成平面化層 508”；(3)蝕刻鋁-硅氮化物層507，以形成鋁-硅氮化物層507’ ；以及(4)過度蝕刻到阻擋層503’中，以形成包含孔(S卩，柵極孔)的阻擋層503”。除此之外，該特定的基于六氟化硫、三氯化硼和氬的活性離子蝕刻等離子體513可以利用通常慣用的處理條件和參數(shù)。圖51顯示在使用含氧等離子體514的同時完全剝除剩余的平面化層508”，以提供中間的高電子遷移率晶體管結(jié)構(gòu)。圖5J顯示被布置和形成在圖51的高電子遷移結(jié)構(gòu)上的雙層蝕刻掩膜和源極/漏極觸點移走掩膜層。雙層掩膜結(jié)構(gòu)包括下層515和上層516，下層515沿橫向各向同性地增大，上層516較窄并具有控制得很好的線寬。下層515通?？砂ㄓ袡C或無機平面化材料， 而上層516典型地可包括抗蝕材料。各向同性蝕刻可以使下層515各向同性地增大。圖5K顯示在使用上述的雙層掩膜作為蝕刻掩膜的同時，結(jié)合基于三氟甲烷和氧的活性離子蝕刻等離子體517，來蝕刻鋁-硅氮化物層507’，以形成鋁-硅氮化物層507”。 以上的蝕刻留下阻擋層503”的暴露部分。圖5L顯示被布置和形成在阻擋層503”的分開的部分上的源極和漏極觸點堆疊體 518，在圖5K所示的蝕刻處理步驟期間，阻擋層503”暴露在外。源極和漏極觸點堆疊體518 在使用作為移走掩膜的雙層掩膜515/516的同時被形成。圖5L還顯示在形成源極和漏極觸點堆疊體518后剝除雙層掩膜515/516的結(jié)果。圖5M顯示與圖5L類似的高電子遷移率晶體管結(jié)構(gòu)，但其中源極和漏極觸點堆疊體518被熱退火，以形成源極和漏極觸點堆疊518’。可以使用的幾種熱退火方法包括但不限于爐內(nèi)退火方法和快速熱退火方法。圖5N顯示包括下層519和覆蓋層520的雙層柵極移走掩膜，它與包括在圖5J顯示的下層515和覆蓋層516的源極和漏極觸點掩膜大致相似。圖50顯示了柵極521，該柵極521被布置和形成在阻擋層503”內(nèi)的柵極孔中， 并且橫跨在鋁_硅氮化物層507”的頂面上。在使用作為移走掩膜的雙層柵極移走掩膜 519/520同時，形成如圖50所示的柵極521，除此之外是通常慣用的，并且還類似于源極和
11漏極觸點堆疊體518。最后，圖5P顯示被布置和被形成為部分地封裝源極和漏極觸點堆疊體518的源極和漏極觸點墊522。雖然在圖5P的示意性截面圖內(nèi)沒有具體地顯示，但類似地，源極和漏極觸點墊522也通過使用移走處理過程形成。圖5P還顯示關(guān)于柵極521的尺寸，這些尺寸被表示為L，其中s是源極，d是漏極，g是柵極和ol是重疊部分。圖5A到圖5P顯示了一系列示意性截面圖，這些圖說明按照本發(fā)明的、用特定方法制作鋁_硅氮化物材料/氮化鎵高電子遷移率晶體管時的進展過程步驟。這個特定方法使用用于形成柵極521、以及源極與漏極觸點堆疊體518和源極與漏極接觸墊522的幾個移走處理步驟。實驗為了說明本發(fā)明的價值，通過使用等同的或相同的處理序列和尺寸制作按照圖3A 的HEMT結(jié)構(gòu)的樣本晶體管，但使用如圖3A所示的鋁-硅氮化物層16鈍化或可替換地使用
氮化硅層鈍化。為此，AlxSiyNz和SiyNz的薄膜(30nm)被用來鈍化器件(逐側(cè)制作)，在小信號和大信號測量環(huán)境中比較它們的性能。通過電容-電壓測量對于具有每種介質(zhì)的MIS結(jié)構(gòu)的檢測揭示，AlxSiyNz提供凈負固定電荷密度(net negative fixed charge density)，允許二維電子氣體(2DEG)在通道的閉塞區(qū)域中受控制地消耗。這與SiyNz鈍化相反，在SiyNz 鈍化中，2DEG的表面損耗幾乎完全被消除，這導致在通道的閉塞部分中存在全通道電荷。減少在通道的閉塞部分中的電荷可以被用來在源極和漏極接入電阻小幅增加時減小在高的漏偏壓下的電場。使用MIS柵極擴展(場板)減小通道電荷現(xiàn)在通常被使用來提高在大漏偏壓下的器件性能。這里描述的充電介質(zhì)方法允許消除場板(及其相關(guān)聯(lián)的寄生電容量)， 同時對于具有0. 2微米柵極長度的器件，在高達55V的漏偏壓下保持當前技術(shù)水平的性能。由于AlxSiyNz的較大帶隙和在微波頻率下更低的預期介電常數(shù)，探索將 AlxSiyNz用作AlGaN HEMT的鈍化層。通過如由橢圓測量術(shù)測量的、與SiyNz相比較低的 IR折射率(即，參看圖6，其中AlxSiyNz折射率601介于SiyNz折射率602與AlN折射率 603之間)證實了帶隙的增加。AlxSiyNz和SiyNz薄膜在修正的低壓化學蒸汽沉積(LPCVD)系統(tǒng)中被沉積在臺面-隔離的AlGaN/GaN HEMT結(jié)構(gòu)上，該AlGaN/GaN HEMT結(jié)構(gòu)具有在半絕緣SiC上成長的 250AA10. 30Ga0. 70N阻擋部。在750°C、2Torr的壓力下，用三甲基鋁、二氯甲硅烷和氨作為前體執(zhí)行介質(zhì)沉積。通過X射線光電子光譜儀測量的沉積介質(zhì)的鋁含量為約12at%。SiyNz 鈍化的結(jié)構(gòu)具有約1.6 χ IO13CnT2的全通道電荷，具有約450歐姆/平方的對應片電阻。利用電子束平板印刷術(shù)，通過分別使用CF4的介質(zhì)和SF6/BC13/Ar RIE蝕刻將Ta/Ti/Al/Mo/ Au源極/漏極和Ni/Au柵極觸點置入蝕刻窗口中。在柵極長度從0. 075到0. 25微米的雙柵極“U”形配置的裝置上，使用共面波導探針接觸Ti/Au探測墊來測量直流和小信號RF。SiyNz和AlxSiyNz器件的夾斷電壓分別是-2. 5V和-1. 5V，表明阻擋層通過柵極窗口蝕刻而下凹。這兩種介質(zhì)在高達約30V的漏偏壓下產(chǎn)生10 μ A/mm的數(shù)量級的標稱反向柵極電流，在超過30V的漏偏壓下，AlxSiyNz器件的柵極電流低于SiyNz器件的柵極電流。fT在75nm的柵極長度下被最佳化，以及fmax 在200nm的柵極長度下被最佳化，分別具有87GHz和150GHz的最大的外在數(shù)值。對于相同的柵極足跡，由于來自較低的介電常數(shù)的關(guān)鍵寄生電容量減小，AlxSiyNz涂覆的器件一貫具有比起這些器件帶寬度量高約10%的數(shù)值。對于SiyNz鈍化的器件，提取的源極-柵極電阻表現(xiàn)出對漏電流的高非線性依賴性。這個效應歸因于在源極-柵極區(qū)域之間存在的大的縱向電場。在閉塞區(qū)域具有減小的通道電荷的器件顯示幾乎與漏電流無關(guān)的源極電阻 (即，參看圖7，其中標號701對應于AlxSiyNz數(shù)據(jù)，標號702對應于SiyNz數(shù)據(jù))。大信號測量是在10和35GHz下執(zhí)行的。在IOGHz，在范圍從20到55V的漏極偏壓下執(zhí)行一系列功率掃描(對于PAE進行最佳化)(S卩，參看圖8，其中標號801對應于AlxSiyNz 數(shù)據(jù)，以及標號802對應于SiyNz數(shù)據(jù))。漏極上20V時，測得的最大值PAE為82%，表明在所使用的諧波負載牽引臺上實現(xiàn)C級工作。在漏極上40V時(超過這個電壓，SiyNz器件失效)，AlxSiyNz與SiyNz器件分別產(chǎn)生68%與48%的PAE以及12. 7W/mm和7. 9ff/mm的輸出功率(參看圖9，其中標號901對應于AlxSiyNz數(shù)據(jù)，標號902對應于SiyNz數(shù)據(jù))。 在漏極上55V時SiyNz器件失效，而AlxSiyNz鈍化的器件產(chǎn)生61 %的PAE以及17. 6ff/mm 的功率密度，這表示在IOGHz下報告的AlGaN/GaN HEMT的最高性能值。在35GHz下測試了 AlxSiyNz器件，對應的結(jié)果被顯示在圖10 (參看對于AlxSiyNz 數(shù)據(jù)的標號1001)和圖11 (參看對于AlxSiyNz數(shù)據(jù)的標號1101)中。實驗與輸出功率匹配，并且功率掃描是在范圍從20到40V的漏偏壓下執(zhí)行的。器件在20V的漏偏壓下具有 35%的最大PAE和在40V的漏偏壓下具有7. 6ff/mm的最大輸出功率密度。按照本發(fā)明的優(yōu)選實施例和實驗數(shù)據(jù)意在說明本發(fā)明，而不是限制本發(fā)明?？梢詫Π凑諆?yōu)選實施例的半導體結(jié)構(gòu)和方法做出修訂和變化，同時仍提供按照本發(fā)明、進一步按照所附權(quán)利要求的實施例。
權(quán)利要求
1.一種用于制作半導體結(jié)構(gòu)的方法，包括在基底上形成半導體層；以及在至少一部分的半導體層上形成鈍化層，其中所述鈍化層包括鈍化材料，該鈍化材料具有約4. 5到約6eV的帶隙，在約1到約 IOOGHz的頻率下，該鈍化材料具有約6 χ IO-11FAi到約8 χ KTiiFAi的介電常數(shù)。
2.如權(quán)利要求1所述的方法，其中所述鈍化層包含鋁-硅氮化物材料。
3.一種用于制作半導體結(jié)構(gòu)的方法，包括在基底上形成至少一個III-V半導體層；以及在所述III-V半導體層上形成鈍化層，所述鈍化層包含鋁-硅氮化物材料。
4.如權(quán)利要求3所述的方法，其中所述III-V半導體層包含的III-V半導體材料選自第III族元素氮化物半導體材料和砷化鎵半導體材料所組成的組。
5.如權(quán)利要求3所述的方法，其中所述III-V半導體層包含的III-V半導體材料選自基于氮化鎵的半導體材料、基于砷化鎵的半導體材料、基于磷化銦的半導體材料和基于磷化鎵的半導體材料所組成的組。
6.一種用于制作高電子遷移率晶體管結(jié)構(gòu)的方法，包括在基底上形成緩沖層，該緩沖層包含第一第III族元素氮化物半導體材料；在所述緩沖層上形成阻擋層，該阻擋層包含第二第III族元素氮化物半導體材料；形成源極觸點和漏極觸點，所述源極觸點和漏極觸點至少部分接觸所述阻擋層的分開的部分；在介于所述源極觸點和漏極觸點之間的至少部分阻擋層上形成第一介質(zhì)鈍化層，所述第一介質(zhì)鈍化層包含鋁-硅氮化物材料；以及形成柵極，所述柵極介于所述源極觸點和漏極觸點之間，并且接觸所述阻擋層。
7.如權(quán)利要求6所述的方法，其中所述基底包含的材料選自硅、碳化硅、藍寶石、氮化鎵、氮化鋁、鍺、砷化鎵、磷化鎵和磷化銦材料所組成的組。
8.如權(quán)利要求6所述的方法，其中所述緩沖層與阻擋層的交界面包括二維電子氣體。
9.如權(quán)利要求6所述的方法，其中所述柵極包括凹下柵極，所述凹下柵極穿透至少一部分阻擋層。
10.如權(quán)利要求9所述的方法，還包括形成在所述阻擋層的、沒有被所述第一介質(zhì)鈍化層覆蓋的部分上的第二介質(zhì)鈍化層，所述第二介質(zhì)鈍化層包含氮化硅材料，所述第一介質(zhì)鈍化層作為從所述柵極向所述源極觸點與漏極觸點中的至少一個延伸一定距離的柵極延伸部。
11.如權(quán)利要求10所述的方法，其中所述第二介質(zhì)鈍化層還在所述第一介質(zhì)鈍化層柵極延伸部的上方延伸。
12.如權(quán)利要求9所述的方法，其中所述凹入柵極選自肖特基型柵極和金屬-絕緣體-半導體(MIQ型柵極所組成的組。
13.如權(quán)利要求9所述的方法，其中所述凹入柵極包括肖特基型柵極特性和金屬-絕緣體-半導體型柵極特性。
14.如權(quán)利要求6所述的方法，其中使用第一移走方法形成所述源極觸點和漏極觸點；以及使用第二移走方法形成所述柵極觸點。
15.如權(quán)利要求6所述的方法，其中形成所述第一介質(zhì)鈍化層形成平面的第一介質(zhì)鈍化層。
16.一種用于形成金屬半導體場效應晶體管結(jié)構(gòu)的方法，包括 在基底上形成未摻雜的砷化鎵緩沖層；在未摻雜砷化鎵緩沖層上形成導電砷化鎵層； 在所述導電砷化鎵層的分開的部分上形成源極觸點和漏極觸點； 形成第一介質(zhì)鈍化層，該第一介質(zhì)鈍化層在導電砷化鎵層的至少一部分上并且介于所述源極觸點和漏極觸點之間，所述第一介質(zhì)鈍化層包含鋁-硅氮化物材料；以及形成柵極，該柵極介于所述源極觸點與漏極觸點之間，并接觸所述導電砷化鎵層。
17.如權(quán)利要求16所述的方法，其中所述柵極包括凹入柵極，該凹入柵極介于所述源極觸點與漏極觸點之間，并延伸通過所述第一介質(zhì)鈍化層和通過至少一部分的導電砷化鎵層。
18.如權(quán)利要求16所述的方法，還包括形成第二介質(zhì)鈍化層，該第二介質(zhì)鈍化層包含氮化硅材料，所述氮化硅材料在所述導電砷化鎵層的、沒有被所述第一介質(zhì)鈍化層覆蓋的部分上，所述第一介質(zhì)鈍化層作為從所述柵極向所述源極觸點與漏極觸點中的至少一個延伸一定距離的柵極延伸部。
19.如權(quán)利要求18所述的方法，其中所述第二介質(zhì)鈍化層還在所述第一介質(zhì)鈍化層柵極延伸部的上方延伸。
20.如權(quán)利要求17所述的方法，其中所述凹入柵極是肖特基型柵極。
全文摘要
一種用于制作半導體結(jié)構(gòu)的方法，包括把半導體層形成在基底上和把鋁-硅氮化物層形成在半導體層上。當半導體層特別包括諸如第III族元素氮化物半導體材料或氮化鎵半導體材料那樣的III-V半導體材料時，與氮化硅材料相比較，鋁-硅氮化物材料提供優(yōu)越的鈍化。
文檔編號H01L21/336GK102484067SQ201080037985
公開日2012年5月30日 申請日期2010年6月28日 優(yōu)先權(quán)日2009年6月26日
發(fā)明者J·R·席利, R·布朗 申請人:康奈爾大學