專利名稱：形成在體襯底上的雙柵極與三柵極晶體管及形成該晶體管的方法
技術(shù)領(lǐng)域：
一般而言，本發(fā)明系關(guān)于制造包含具有雙柵極(鰭形場(chǎng)效晶體管(FinFET))或三 柵極架構(gòu)之高微縮晶體管組件的高度精密的集成電路。
背景技術(shù)：
先進(jìn)集成電路(如CPU、儲(chǔ)存器件、特殊應(yīng)用集成電路(ASIC)等)之制造必須根 據(jù)特定電路布局(circuit layout)于給定芯片區(qū)域上形成大量的電路組件，其中場(chǎng)效晶體 管代表了實(shí)質(zhì)決定該集成電路效能之一種重要的電路組件類(lèi)型。一般而言，目前實(shí)際使用 有復(fù)數(shù)種制造方法技術(shù)，其中，對(duì)于許多復(fù)雜的電路系統(tǒng)類(lèi)型(包含場(chǎng)效晶體管)而言，由 于MOS技術(shù)在操作速度及/或功率消耗及/或成本效益上之優(yōu)越特性，使得MOS技術(shù)系目 前最具前景之其中一種制造方法技術(shù)。在利用例如MOS技術(shù)制造復(fù)雜之集成電路的期間， 于包含結(jié)晶半導(dǎo)體層之襯底上形成數(shù)百萬(wàn)個(gè)晶體管，例如N通道晶體管及/或P通道晶體 管。場(chǎng)效晶體管(不論是N溝道晶體管或P溝道晶體管)典型上包括所謂的PN接面(PN junction)，其系由高度摻雜區(qū)(稱作為漏極和源極區(qū))與輕微摻雜或無(wú)摻雜區(qū)(例如溝道 區(qū))之接口所形成，其中，該輕微摻雜或無(wú)摻雜區(qū)系配置成鄰接所述高度摻雜區(qū)。在場(chǎng)效 晶體管中，該通道區(qū)之導(dǎo)電性(亦即導(dǎo)電溝道的電流驅(qū)動(dòng)能力)系由鄰接該通道區(qū)而形成 之柵極電極所控制，且該柵極電極系通過(guò)薄絕緣層(insulating layer)與該通道區(qū)分隔 開(kāi)。在因?yàn)槭┘舆m當(dāng)控制電壓至該柵極電極而形成導(dǎo)電溝道時(shí)，該溝道區(qū)之導(dǎo)電性取決于 摻雜物濃度、電荷載子移動(dòng)率以及(對(duì)于平面晶體管架構(gòu)而言)該漏極和源極區(qū)之間的距 離(又稱作為通道長(zhǎng)度)。目前，由于硅幾乎能夠無(wú)限量的取得、硅和相關(guān)材料和制造方法之習(xí)知特性、以及 在過(guò)去50年期間所累積之經(jīng)驗(yàn)，所以絕大多數(shù)的集成電路系以硅為基礎(chǔ)。因此，硅很可能 仍將是未來(lái)電路世代用以量產(chǎn)的材料選擇。硅在半導(dǎo)體器件之制造上具有主導(dǎo)性地位的一 個(gè)原因系硅/ 二氧化硅接口之優(yōu)越特性，使得半導(dǎo)體不同區(qū)彼此之間能夠具有可靠的電性 絕緣(electrical insulation) 0該硅/ 二氧化硅接口在高溫下相當(dāng)穩(wěn)定，而因此(如果需 要的話)能夠接著實(shí)施高溫制造方法，例如，實(shí)施退火循環(huán)(anneal cycle)以活化摻雜物 并且修復(fù)晶體損傷而不會(huì)犧牲該接口之電性特性。對(duì)于上文中所指出之原因，二氧化硅較佳系用在場(chǎng)效晶體管中作為柵極絕緣層來(lái) 將該柵極電極(通常由多晶硅或其它含金屬材料所組成)與該硅通道區(qū)分隔開(kāi)。在不斷 地改善場(chǎng)效晶體管器件效能的過(guò)程中，該通道區(qū)長(zhǎng)度持續(xù)地縮減以改善切換速度和電流驅(qū) 動(dòng)能力。由于該晶體管效能系由施加至該柵極電極之電壓所控制，其中，該電壓系用以將該 溝道區(qū)表面反轉(zhuǎn)(invert)成為夠高的電荷密度(charge density)以針對(duì)給定供應(yīng)電壓 提供所期望之驅(qū)動(dòng)電流，所以必須要維持某種程度之電容耦合(該電容耦合系由以該柵極 電極、該溝道區(qū)及配置于兩者間之二氧化硅所形成之電容所提供者)。而情況是，對(duì)于平面 晶體管組構(gòu)縮減其通道長(zhǎng)度需要增加電容耦合，以避免于晶體管操作期間發(fā)生所謂的短通道行為(short channel behavior)。該短通道行為可能導(dǎo)致漏電流增加并導(dǎo)致臨限電壓 (threshold voltage)對(duì)于該通道長(zhǎng)度的依賴。大幅微縮尺寸且具有相對(duì)較低之供應(yīng)電壓 及因此降低之臨限電壓的晶體管器件可能會(huì)面對(duì)漏電流呈指數(shù)增加的問(wèn)題，而必須增強(qiáng)該 柵極電極至該溝道區(qū)之電容耦合。因此，該二氧化硅層的厚度必須相對(duì)應(yīng)地縮減，以提供 該柵極和該通道區(qū)之間所需之電容。舉例而言，大約0. 08 μ m之通道長(zhǎng)度可能需要厚度大 約1. 2nm之二氧化硅制成的柵極介電質(zhì)。雖然，一般而言，具有極短溝道之高速晶體管組件 可能較佳用于高速應(yīng)用，反之具較長(zhǎng)溝道之晶體管組件可用于較不具關(guān)鍵性之應(yīng)用(如儲(chǔ) 存晶體管組件)，惟電荷載子直接穿隧(tunneling)通過(guò)極薄二氧化硅柵極絕緣層所造成 之相對(duì)高之漏電流對(duì)于厚度范圍1至2nm之氧化物而言可能達(dá)到無(wú)法符合效能驅(qū)動(dòng)電路 (performance driven circuit)之需求之?dāng)?shù)值。因此，已經(jīng)考慮取代二氧化硅作為柵極絕緣層的材料，特別是對(duì)于極薄二氧化硅 柵極層而言?？赡艿奶娲牧习@現(xiàn)出明顯較高介電常數(shù)的材料，使得實(shí)際上相對(duì)應(yīng) 地形成之具有較大厚度之柵極絕緣層能夠提供極薄二氧化硅層所得到之電容耦合。一 般而言，以二氧化硅達(dá)到特定電容耦合所需的厚度稱作為電容等效厚度(capacitance equivalent thickness ；CET)0因此已經(jīng)有建議以具有高介電常數(shù)的材料來(lái)代替二氧化硅，如k值大約25之氧 化鉭(tantalum oxide) (Ta2O5) > k 值大約 150 之氧化銀鈦(strontium titanium oxide) (SrTiO3)、氧化鉿(hafnium oxide) (HfO2)、HfSiO2、氧化鋯(zirconium oxide) (ZrO2)等。雖然基于上述特定策略之精密平面晶體管架構(gòu)可于效能和可控制性上得到 明顯優(yōu)勢(shì)，但是有鑒于進(jìn)一步的器件微縮，已提出新的晶體管組構(gòu)，其中可設(shè)置”三維 (three-dimensional)”架構(gòu)以試圖在得到所期望之通道寬度的同時(shí)，維持對(duì)于流過(guò)該通道 區(qū)之電流之良好可控制性。為此目的，已提出所謂的FinFET，其中硅之薄片(sliver)或鰭 (fin)可形成于絕緣體上硅(silicon-on-insulator ；S0I)襯底之薄主動(dòng)層(thin active layer)中，其中，柵極介電材料和柵極電極材料可設(shè)置于兩側(cè)壁上，藉此實(shí)現(xiàn)雙柵極晶體 管，其通道區(qū)可被完全空乏化(fully cbpleted)。典型上，在精密應(yīng)用中，該硅鰭之寬度系 IOnm的等級(jí)而該硅鰭的高度系30nm等級(jí)。在基本雙柵極晶體管架構(gòu)的修改版本中，也可于 該鰭的頂部表面上形成柵極介電材料和柵極電極，藉此實(shí)現(xiàn)三柵極晶體管架構(gòu)。參考圖Ia 至圖lb，可進(jìn)一步詳述傳統(tǒng)FinFET的基本組構(gòu)及有關(guān)于傳統(tǒng)制造技術(shù)之特性。圖Ia示意地描繪包括傳統(tǒng)之雙柵極或鰭形場(chǎng)效晶體管(FinFET) 150的半導(dǎo)體器 件100之透視圖。如圖中所描繪，該器件100可包括具有形成于其上之埋置絕緣層(buried insulating layer) 102 (例如以二氧化硅材料之形式)之襯底101 (如硅襯底)。此外，在 圖Ia中，所描繪的鰭110代表形成于該埋置絕緣層102上之硅層(未顯示)之殘留部位， 藉此定義SOI組構(gòu)。該鰭110可包括漏極和源極區(qū)111之丨部分以及溝道區(qū)(未顯示)， 該溝道區(qū)可被柵極電極結(jié)構(gòu)120A、120B覆蓋，所述柵極電極結(jié)構(gòu)120A、120B可分別形成于 該鰭110的側(cè)壁110A、110B上并且可包括適當(dāng)之柵極介電材料(如二氧化硅)以及電極材 料(如多晶硅)。該鰭110的頂部表面可被罩蓋層(cap layer) 112覆蓋，該罩蓋層112可 能由氮化硅和類(lèi)似材料所組成。如圖中所描繪，可通過(guò)形成于該罩蓋層112上之電極材料 連接?xùn)艠O電極結(jié)構(gòu)120A、120B兩者。該鰭110可具有對(duì)應(yīng)于該總體器件需求的高度111H、 寬度IllW及長(zhǎng)度111L，其中該鰭110內(nèi)的有效通道長(zhǎng)度大致上可由該柵極電極結(jié)構(gòu)120A、20B沿著該鰭110的長(zhǎng)度方向之延伸所決定。典型上，包括該FinFET 150的半導(dǎo)體器件100系通過(guò)對(duì)形成于該埋置絕緣層102 上之主動(dòng)硅層進(jìn)行圖案化所形成，且之后實(shí)施經(jīng)過(guò)適當(dāng)設(shè)計(jì)之制造程序以形成該柵極電極 結(jié)構(gòu)120A、120B及定義漏極和源極區(qū)111和通道區(qū)之適當(dāng)?shù)膿诫s物分布，接著形成適當(dāng)?shù)?接觸層(contact layer)。于操作期間，可通過(guò)施加適當(dāng)之供應(yīng)電壓并且也施加適當(dāng)之控制電壓至所述柵極 電極120A、120B來(lái)建立由漏極至源極之電流。因此，可自該鰭110之兩側(cè)控制該通道區(qū)(亦 即，該鰭110被所述柵極電極結(jié)構(gòu)120A、120B所包圍之部位)，藉此得到預(yù)期可提供增強(qiáng)的 通道控制之完全空乏組構(gòu)。圖Ib示意地描繪該器件100的頂部視圖，其中該器件100設(shè)置有三個(gè)FET晶體 管150。如圖中所描繪，可通過(guò)磊晶再生長(zhǎng)之硅材料(印itaxially re-grown silicon material)來(lái)連接所述晶體管150之漏極區(qū)和源極區(qū)，藉此分別于該漏極側(cè)和該源極側(cè)形 成硅層130。典型上，于該漏極側(cè)和該源極側(cè)之硅材料可通過(guò)選擇性磊晶生長(zhǎng)技術(shù)來(lái)形成， 因此也需要間隔件組件104以提供對(duì)于各種雙柵極結(jié)構(gòu)120A、120B之柵極電極材料所需 之偏移(offset)。雖然所述半導(dǎo)體層103可設(shè)置于該漏極側(cè)和該源極側(cè)，作為個(gè)別晶體管 單元150之漏極和源極區(qū)，不過(guò)由于存在有該間隔件組件104，因此可能必須設(shè)置該漏極 和源極區(qū)之一部分(如所述區(qū)111)(如圖Ia所示者)，因此，由于所述鰭中有限之硅容積 (silicon volume)和由于摻雜物向外擴(kuò)散(out-diffusion)進(jìn)入該埋置氧化物而產(chǎn)生普 通高的串聯(lián)電阻(series resistance)。因此，雖然這些晶體管由于該通道之完全空乏化及 由于來(lái)自兩個(gè)或三個(gè)柵極的控制而提供優(yōu)越的短通道行為，但是當(dāng)省略罩蓋層112并且以 柵極介電材料代替該罩蓋層112(如圖Ia所示)時(shí)，驅(qū)動(dòng)電流會(huì)受到每一個(gè)個(gè)別晶體管150 的鰭110中之漏極和源極區(qū)之高串聯(lián)電阻所限制，使得此技術(shù)目前無(wú)法與可設(shè)置于塊體組 構(gòu)(bulk configuration)或局部空乏SOI組構(gòu)中的標(biāo)準(zhǔn)平面晶體管架構(gòu)競(jìng)爭(zhēng)。本發(fā)明系有關(guān)于可避免或至少減少上述問(wèn)題所產(chǎn)生之一個(gè)或多個(gè)影響之各種方 法和器件。

發(fā)明內(nèi)容
為了提供對(duì)于本發(fā)明某些態(tài)樣的基本了解，下文中描述本發(fā)明之簡(jiǎn)化概要。此發(fā) 明內(nèi)容并非本發(fā)明之徹底概觀。而此發(fā)明內(nèi)容并非意圖識(shí)別本發(fā)明之重要或關(guān)鍵組件，或 者描述本發(fā)明之范疇。此發(fā)明內(nèi)容之唯一目的系以簡(jiǎn)化的形式來(lái)提出某些概念，作為稍后 所討論之更詳細(xì)之說(shuō)明書(shū)內(nèi)容之前言。一般而言，本發(fā)明系關(guān)于半導(dǎo)體器件和用以形成該半導(dǎo)體器件之技術(shù)，其中在硅 材料中形成晶體管單元之對(duì)應(yīng)鰭之后可利用廣為接受之常見(jiàn)” 二維”制造方法技術(shù)于硅體 襯底上形成雙柵極或三柵極晶體管。因此，可于所述鰭中設(shè)置增加的硅量，同時(shí)在形成所述 鰭之后可采用廣為接受之二維制造方法技術(shù)，藉此提供有效率降低總體串聯(lián)電阻之方法， 同時(shí)提供高效率之總體制造流程，其出發(fā)點(diǎn)系成本明顯較低之襯底材料。本文中所揭示之一個(gè)例示方法包括于半導(dǎo)體器件的半導(dǎo)體層上方形成層堆棧，其 中該層堆棧包括形成于該半導(dǎo)體層上方的蝕刻停止層以及形成于該蝕刻停止層上方的第 一掩膜層。該方法進(jìn)一步包括圖案化該第一掩膜層以得到掩膜特征，以及于該掩膜特征的側(cè)壁上形成間隔件組件。此外，相對(duì)于該側(cè)壁間隔件組件選擇性地去除該掩膜特征，并且設(shè) 置具有暴露該側(cè)壁間隔件組件之一部分的第一開(kāi)口的第二掩膜層，以便定義溝道區(qū)域和漏 極和源極區(qū)域。該方法進(jìn)一步包括利用該側(cè)壁間隔件組件和該第二掩膜層作為蝕刻掩膜從 而于該半導(dǎo)體層中形成溝槽，以于該半導(dǎo)體層中形成鰭，其中該鰭對(duì)應(yīng)于該溝道區(qū)域。再 者，至少于該鰭的側(cè)壁上形成柵極電極結(jié)構(gòu)，并且于該漏極和源極區(qū)域中形成漏極和源極 區(qū)，其中該漏極和源極區(qū)連接至該鰭。本文中進(jìn)一步揭示之例示方法系關(guān)于形成晶體管。該方法包括于半導(dǎo)體層上方形 成掩膜特征，其中該掩膜特征定義欲形成于該半導(dǎo)體層中的鰭的側(cè)向尺寸。該方法另外包 括形成具有第一開(kāi)口和第二開(kāi)口的掩膜層，其中該第一開(kāi)口定義該鰭的長(zhǎng)度，而該第二開(kāi) 口定義隔離結(jié)構(gòu)的側(cè)向尺寸和位置。再者，利用該掩膜層作為蝕刻掩膜而以共同的蝕刻制 造方法于該半導(dǎo)體層中形成該鰭和隔離溝槽。該方法進(jìn)一步包括于該鰭的第一側(cè)壁之一部 分上形成第一柵極電極結(jié)構(gòu)，以及于該鰭的第二側(cè)壁之一部分上形成第二柵極電極結(jié)構(gòu)。 最終，該方法包括于鄰接該鰭的末端部位之該半導(dǎo)體層中形成漏極和源極區(qū)。本文中所揭示之一個(gè)例示半導(dǎo)體器件包括半導(dǎo)體層以及形成于該半導(dǎo)體層中的 第一凹陷和第二凹陷，其中該第一凹陷和第二凹陷具有共同的邊界，以便定義高度小于該 半導(dǎo)體層厚度的鰭。該半導(dǎo)體器件進(jìn)一步包括形成于該鰭的第一側(cè)壁上的第一柵極電極結(jié) 構(gòu)以及形成于該鰭的第二側(cè)壁上的第二柵極電極結(jié)構(gòu)。最終，該半導(dǎo)體器件包括連接至該 鰭之漏極和源極區(qū)。


本發(fā)明所揭示之內(nèi)容可通過(guò)參考以下說(shuō)明并配合附加圖式而了解，其中相同的組 件符號(hào)識(shí)別類(lèi)似的組件，且其中圖Ia至圖Ib分別示意地描繪包括以SOI襯底為基礎(chǔ)之傳統(tǒng)FinFET晶體管單元 的半導(dǎo)體器件之透視圖和頂部視圖；圖加根據(jù)例示實(shí)施例示意地描繪包含形成于體襯底中之”三維”晶體管組構(gòu)之透 視圖，其中該漏極和源極區(qū)和該鰭可通過(guò)提供相對(duì)于該柵極電極結(jié)構(gòu)之自我校準(zhǔn)制造方法 技術(shù)而于共同制造方法中形成；圖2b至圖2i根據(jù)例示實(shí)施例示意地描繪，于用以在體半導(dǎo)體層中形成多個(gè)鰭之 各種制造階段期間，包含復(fù)數(shù)個(gè)FinFET晶體管單元的半導(dǎo)體器件之透視圖；圖2j根據(jù)例示實(shí)施例示意地描繪在實(shí)施井注入制造方法前該鰭之剖面圖；圖業(yè)至圖21分別示意地描繪在井注入制造方法之后之透視圖和剖面圖；圖an至圖2ο根據(jù)例示實(shí)施例示意地描繪，于形成自我校準(zhǔn)之柵極電極結(jié)構(gòu)之各 種制造階段期間，該半導(dǎo)體器件之透視圖；圖2ρ示意地描繪沿著該鰭之方向之剖面圖；圖2q示意地描繪該半導(dǎo)體器件的頂部視圖；圖2r至圖2v根據(jù)例示實(shí)施例示意地描繪，于各種制造階段期間，沿著該鰭的長(zhǎng)度 方向之透視剖面圖；圖2w根據(jù)例示實(shí)施例示意地描繪具有金屬替代柵極和高k介電材料沿著該鰭之 寬度方向之剖面圖；以及
圖3a至圖3c根據(jù)所描繪之其它實(shí)施例分別示意地描繪包含復(fù)數(shù)個(gè)雙溝道晶體管 單元的半導(dǎo)體器件之剖面圖和透視圖。雖然本文中所提出之發(fā)明內(nèi)容能夠容許各種修改和替代形式，但是其特定實(shí)施例 已通過(guò)范例之方式顯示于附加圖式中，并且詳述于本文中。然而，應(yīng)了解到，本說(shuō)明書(shū)中之 特定實(shí)施例并非意圖限制本發(fā)明為所揭示之特殊形式，相反地，系意圖涵蓋所有落于如本 發(fā)明附加申請(qǐng)專利范圍所定義之精神與范疇中之修改、等效及替代態(tài)樣。
具體實(shí)施例方式本發(fā)明之各種例示實(shí)施例系描述于下文中。為了清楚起見(jiàn)，并未在本說(shuō)明書(shū)中描 述實(shí)際實(shí)作之所有特征。當(dāng)然將體會(huì)到在任何此類(lèi)實(shí)際實(shí)施例之發(fā)展中，必須做出許多實(shí) 作特定之決定以達(dá)到研發(fā)人員所期望之特定目標(biāo)(如符合與系統(tǒng)相關(guān)及與商業(yè)相關(guān)的約 束)，而這些目標(biāo)將隨著不同實(shí)作而變化。此外，將體會(huì)到此類(lèi)研發(fā)所做之努力可能相當(dāng)復(fù) 雜且耗時(shí)，但是這對(duì)于獲益于本揭示內(nèi)容之熟習(xí)本領(lǐng)域者而言仍將只是例行工作。本發(fā)明現(xiàn)在將參考附加圖式進(jìn)行描述。各種結(jié)構(gòu)、系統(tǒng)及器件僅為了說(shuō)明且避免 以熟習(xí)本領(lǐng)域者所熟知之細(xì)節(jié)模糊本發(fā)明而示意地描述于所述圖式中。但是，所包含之所 述附加圖式系用以描述并說(shuō)明本發(fā)明所描繪之范例。本文中所使用之字詞和措辭應(yīng)該了解 并解釋成為與熟習(xí)本領(lǐng)域者所了解之字詞和措辭具有相同之意義。未有特別定義之字詞和 措辭(亦即，具有不同于熟習(xí)本領(lǐng)域者所習(xí)知且慣用之意義者)被意指與本文中所使用者 之字詞和措辭一致。在一定程度上，字詞和措辭系意圖具有特別定義(亦即，不同于熟習(xí)本 領(lǐng)域之技藝者所了解之意義者)，此特別定義將特別于本說(shuō)明書(shū)中以定義模式提出，直接且 明確地提供該字詞和措辭之特別定義。一般而言，本發(fā)明系關(guān)于方法和半導(dǎo)體器件，其中雙柵極晶體管(亦可稱作為 FinFET)或三柵極晶體管可形成于體襯底(bulk substrate)上。也就是說(shuō)，用以容置所述 晶體管之溝道區(qū)的鰭組件可形成于半導(dǎo)體層內(nèi)，其中所述鰭的高度系小于對(duì)應(yīng)的半導(dǎo)體層 的厚度。因此，意思是說(shuō)，可于實(shí)際鰭組件之下設(shè)置額外半導(dǎo)體容積(如硅容積)的任何晶 體管組構(gòu)均可認(rèn)為是體組構(gòu)，不論任何另外的埋置絕緣層是否可設(shè)置于該體半導(dǎo)體層之” 深度(cbpth) ”中。在完成所述鰭和該兩個(gè)或三個(gè)柵極電極結(jié)構(gòu)以及所述低電阻漏極和源極 區(qū)域之基本結(jié)構(gòu)(在一些例示實(shí)施例中，可以自我校準(zhǔn)(self-aligned)制造順序來(lái)完成) 之后，可利用廣為接受的平面制造方法技術(shù)(planar process technique)，例如通過(guò)施加 應(yīng)變引發(fā)(strain-inducing)機(jī)制等，來(lái)調(diào)整該漏極和源極的摻雜物分布、增強(qiáng)該通道區(qū) 之總體串聯(lián)電阻。因此，可在維持三維晶體管組構(gòu)優(yōu)點(diǎn)之同時(shí)，明顯地降低傳統(tǒng)FinFET或 三柵極晶體管之驅(qū)動(dòng)電流限制，同時(shí)提供高效率之總體制造流程。圖加示意地描繪半導(dǎo)體器件200之透視圖，該半導(dǎo)體器件200可包括襯底201 (如 硅襯底或用以于其上形成半導(dǎo)體層203之其它任何適當(dāng)載體材料)，該襯底201可代表 可能包括額外組成物(如鍺、碳等)之硅層，同時(shí)在其它案例中可使用其它任何適當(dāng)?shù)陌?導(dǎo)體化合物。在一個(gè)例示實(shí)施例中，該半導(dǎo)體層203可代表一硅基材料(silicon-based material)，其可代表該襯底201之實(shí)質(zhì)結(jié)晶材料之一部分，其至少局部位于器件區(qū)域中， 且其中將形成復(fù)數(shù)個(gè)雙柵極或三柵極晶體管250。應(yīng)了解到，視總體需求而定，該半導(dǎo)體器 件200可于其它器件區(qū)域中具有SOI組構(gòu)。如圖中所描繪，該一個(gè)或多個(gè)晶體管250可具有形成于該半導(dǎo)體層203中之共同漏極區(qū)211D和共同源極區(qū)211S，其中該漏極和源極區(qū) 211D、211S可通過(guò)個(gè)別鰭210連接，所述個(gè)別鰭210之每一者均可代表所述晶體管250之其 中一者之通道區(qū)。因此，所述鰭210也可通過(guò)在鄰接鰭210之間設(shè)置個(gè)別凹陷203R而形成 于該半導(dǎo)體層203中，藉此定義所述鰭210之三維尺寸(dimension)，如高度、寬度及長(zhǎng)度。 再者，所述凹陷203R也可至少于所述鰭210的側(cè)壁上定義欲形成之個(gè)別柵極電極結(jié)構(gòu)的位 置，在一些例示實(shí)施例中，也可定義于所述鰭210的頂部表面上。如同將于稍后詳述者，該 漏極和源極區(qū)211D、211S、所述鰭210以及所述凹陷203R中和所述鰭210上方之個(gè)別電極 結(jié)構(gòu)可利用自我校準(zhǔn)的方式而與個(gè)別隔離結(jié)構(gòu)(未顯示)一起設(shè)置，所述個(gè)別隔離結(jié)構(gòu)可 包圍該一個(gè)或多個(gè)晶體管250且亦可針對(duì)欲形成于所述凹陷內(nèi)之柵極電極材料提供所述 凹陷之絕緣，如將于稍后所詳述者。圖2b示意地描繪于較早制造階段的半導(dǎo)體器件200。如圖中所描繪，層堆棧204可 形成于該半導(dǎo)體層203上，且可由形成于于該半導(dǎo)體層203上的蝕刻停止層204A及形成于 該蝕刻停止層204A上的掩膜層204B所組成。舉例而言，該蝕刻停止層204A可以二氧化硅 材料的形式設(shè)置，而該掩膜層204B可由硅所組成。再者，光阻劑特征(resist feature) 205 可依據(jù)所考慮之技術(shù)標(biāo)準(zhǔn)以具有寬度和間距之線狀結(jié)構(gòu)(line-like feature)形式來(lái)設(shè) 置。也就是說(shuō)，所述光阻劑特征205所定義之寬度和間距可代表對(duì)應(yīng)技術(shù)標(biāo)準(zhǔn)之關(guān)鍵尺寸， 其可基于對(duì)應(yīng)之微影技術(shù)而一致且可重復(fù)產(chǎn)生地進(jìn)行圖案化。如圖2b中所示的半導(dǎo)體器件200可基于下列制造方法而形成?？梢岳绻梵w襯底 形式來(lái)設(shè)置包括該半導(dǎo)體層203之襯底201，同時(shí)如先前所說(shuō)明，在其它案例中，對(duì)于該襯 底201和該層203可采用不同之組構(gòu)。其后，可通過(guò)例如基于廣為接受之技術(shù)生長(zhǎng)具有適 當(dāng)厚度(如大約2至5nm)之氧化物層來(lái)形成該蝕刻停止層204A。其后，可利用廣為接受之 電漿輔助或者熱活化沉積配方(thermally activated deposition recipe)以(例如)硅 材料之形式來(lái)沉積厚度(例如)大約60至SOnm的掩膜層MOB。通過(guò)在該層堆棧204中使 用二氧化硅材料和硅，當(dāng)形成適當(dāng)硬掩膜以提供掩膜特征，而用于將被形成在半導(dǎo)體層203 中的鰭時(shí)，可使用用于圖案化該堆棧204之廣為接受的配方(recipe)。應(yīng)體會(huì)到，只要能 夠于進(jìn)一步制造方法期間得到所需要的蝕刻停止能力，則可將其它材料用于該層堆棧204。 當(dāng)該蝕刻停止層204A系由二氧化硅所組成時(shí)，其可設(shè)置有適當(dāng)?shù)暮穸?，以便?dāng)例如該掩膜 層204B罩蓋該層204A時(shí)，避免因接觸濕式化學(xué)蝕刻藥劑(如氫氟酸(HF))所造成的側(cè)向 蝕刻(lateral etching)。以此方式，可抑制個(gè)別特征于個(gè)別濕式化學(xué)蝕刻制造方法期間所 不希望的任何蝕刻不足(under-etching)。另一方面，由于這些鰭可基于在稍后制造階段中 將以共形方式形成在掩膜特征的側(cè)壁上(該掩膜特征系將從掩膜層204B所形成)的側(cè)壁 間隔件組件而形成，所以該掩膜層204B的厚度可設(shè)置成相等于或大于所述鰭210所期望之 最終寬度。再者，在設(shè)置該層堆棧204之后，可基于廣為接受之微影技術(shù)設(shè)置該光阻劑特征 205。圖2c示意地描繪具掩膜特征204M的半導(dǎo)體器件200，該掩膜特征204M于其側(cè)向 尺寸大致上可對(duì)應(yīng)于所述光阻劑特征205(圖2b)，同時(shí)所述特征204M的高度系由該掩膜 層204B(圖2b)之初始厚度所定義。所述特征204M可基于經(jīng)適當(dāng)設(shè)計(jì)的蝕刻制造方法而 形成，其中，在一些例示實(shí)施例中，當(dāng)所述層204B、204A分別系由硅和二氧化硅所組成時(shí)， 可使用廣為接受且用于圖案化多晶硅柵極電極的蝕刻配方來(lái)作為基礎(chǔ)。其后，可基于任何適當(dāng)之技術(shù)將所述光阻劑特征205去除。圖2d示意地描繪具有形成于該掩膜特征204M之暴露側(cè)壁部位上的側(cè)壁間隔件 組件206之器件200。舉例而言，所述間隔件組件206可由氮化硅所組成，同時(shí)只要可確認(rèn) 所期望的蝕刻選擇性程度以及與后續(xù)制造方法之兼容性，則可使用其它適當(dāng)?shù)牟牧?如碳 化硅、含氮碳化硅等)?？赏ㄟ^(guò)沉積氮化硅材料(例如通過(guò)熱活化化學(xué)氣相沉積(CVD)技 術(shù))來(lái)形成所述間隔件206，同時(shí)控制該沉積厚度，其中，該沉積厚度大致上對(duì)應(yīng)于基于所 述間隔件206而將形成的鰭的期望之最終寬度。在沉積該間隔件材料之后，可實(shí)施非等向 性蝕刻制造方法(anisotropic etch process)，其對(duì)于該蝕刻停止層204A具有選擇性。在 一些例示實(shí)施例中，可使用對(duì)所述掩膜特征204M具有選擇性的蝕刻配方，且可利用習(xí)知之 制造方法技術(shù)來(lái)完成，而在其它案例中，只要維持該層204A的高度蝕刻停止能力，則亦可 使用對(duì)該間隔件材料和該掩膜特征204M未具有選擇性的蝕刻配方。圖2e示意地描繪在選擇性去除所述掩膜特征204M之后的器件200，其可通過(guò)適 當(dāng)?shù)剡x擇可針對(duì)該蝕刻停止層204A和該間隔件組件206提供夠高的選擇性的蝕刻化學(xué)藥 劑來(lái)完成。舉例而言，可使用基于溴化氫(hydrogen bromide)之復(fù)數(shù)種電漿輔助蝕刻配 方，而在其它案例中可采用濕式化學(xué)蝕刻技術(shù)，例如當(dāng)使用二氧化硅、氮化硅及硅作為蝕 刻停止材料層204A、間隔件206及掩膜特征204M的材料時(shí)，可使用基于氫氧化四甲基銨 (Tetra Methyl Ammonium Hydroxide) (TMAH)的蝕刻配方。氫氧化四甲基銨對(duì)于氧化物 (2000-3000 1)和氮化物(10000 1)具有高度選擇性，藉此有效率地去除暴露的掩膜特 征204M，同時(shí)避免過(guò)度地消耗所述間隔件206的材料，其中所述間隔件206代表用以在該半 導(dǎo)體層203中形成所述鰭之硬掩膜組件。例如基于TMAH之濕式化學(xué)蝕刻制造方法也可結(jié) 合電漿輔助制造方法，用以去除可能形成于所述掩膜特征204M之暴露表面部分上之天然 氧化物。圖2f示意地描繪在進(jìn)一步之制造階段中的半導(dǎo)體器件200，該進(jìn)階之制造階段形 成用以于溝道區(qū)域的半導(dǎo)體層203中形成鰭之另外的掩膜，同時(shí)定義個(gè)別漏極和源極區(qū)域 (如圖加所示)。如圖中所描繪，掩膜層207可包括可對(duì)應(yīng)于漏極和源極區(qū)域(如圖加 中所描繪之漏極和源極區(qū)211D、211Q的掩膜組件207A、207B。再者，掩膜組件207C可代 表溝道區(qū)域和其中欲形成用于雙柵極或三柵極晶體管之柵極電極結(jié)構(gòu)之區(qū)，同時(shí)，掩膜特 征207D可代表其中欲形成在半導(dǎo)體層203中之隔離溝槽之個(gè)別區(qū)域。一方面的掩膜特征 207A.207B和另一方面的掩膜特征207C、207D可由不同材料所組成，以便能夠在稍后的制 造階段中選擇性去除所述掩膜組件207C、207D。舉例而言，所述特征207A、207B可由氮化硅 所組成，而所述特征207C、207D可由硅材料所組成。該掩膜層207可通過(guò)沉積適當(dāng)?shù)牟牧蠈?如硅)而形成，其厚度可選擇為大于或 等于必要的最終柵極高度，其中該必要之最終柵極高度系為了從所述鰭(其系將形成于該 半導(dǎo)體層203內(nèi))頂部阻擋源極/漏極注入種類(lèi)所必需者。舉例而言，該掩膜層207的厚 度可為大約70至90nm。其后，可通過(guò)微影制造方法圖案化該層207，其中可同時(shí)定義所述 掩膜特征207C、207D的位置，也藉此以自我校準(zhǔn)的方式提供該漏極和源極區(qū)域、所述柵極 電極及隔離結(jié)構(gòu)的側(cè)向尺寸和位置。在實(shí)施對(duì)應(yīng)之微影制造方法后，可利用廣為接受的蝕 刻配方非等向性蝕刻該掩膜層207，如先前所說(shuō)明，例如，相對(duì)于二氧化硅而言選擇性地蝕 刻硅。其后，可沉積用以形成所述掩膜組件207A、207B之適當(dāng)填充材料(例如以氮化硅的形式)，其中通過(guò)實(shí)施平面化制造方法(如化學(xué)機(jī)械研磨(CMP))可平面化對(duì)應(yīng)產(chǎn)生的表面 形貌(topography)，其中，殘留的掩膜特征207C、207D可使用為化學(xué)機(jī)械研磨停止層以提 供該平面化制造方法之增強(qiáng)控制。接下來(lái)，可選擇性地去除對(duì)應(yīng)于所述柵極電極和溝道區(qū) 域和所述隔離結(jié)構(gòu)的掩膜組件207C、207D，例如利用如先前所述之類(lèi)似制造方法技術(shù)。舉例 而言，為了選擇性地相對(duì)于氮化物和氧化物而有效率地去除硅，可使用TMAH。圖2g示意地描繪在上述制造方法順序結(jié)束之后的半導(dǎo)體器件200。因此，個(gè)別開(kāi) 口 207N、207M形成于該掩膜層207中，藉此定義溝道區(qū)域(亦即于其中將形成所述鰭之區(qū) 域)和隔離溝槽區(qū)域，而殘留的掩膜組件207A、207B可代表將形成之漏極和源極區(qū)域?？苫?于所述開(kāi)口 207N、207M實(shí)施非等向性蝕刻制造方法，以便首先蝕刻通過(guò)該蝕刻停止層204A 并且蝕刻進(jìn)入該半導(dǎo)體層203達(dá)期望之深度，如形成隔離溝槽所需之深度。舉例而言，可使 用大約250至350nm的蝕刻深度，其中可基于廣為接受之電漿輔助配方實(shí)施蝕刻制造方法。 其后，可通過(guò)適當(dāng)介電材料(如二氧化硅)來(lái)填充形成于該半導(dǎo)體層200中之對(duì)應(yīng)溝槽，其 中亦可填充所述開(kāi)口 207N、207M。另外，為了密實(shí)(densify)該介電填充材料，可實(shí)施退火 制造方法(anneal process)，并且可通過(guò)CMP去除任何過(guò)量的材料，藉此提供平面化表面 形貌，其中所述掩膜組件207A、207B可作為CMP停止層。圖池示意地描繪在上述制造方法順序結(jié)束之后的半導(dǎo)體器件200。如圖中所描 繪，于對(duì)應(yīng)于所述開(kāi)口 207M(如圖2g中所示)之該半導(dǎo)體層203中可形成隔離結(jié)構(gòu)208，其 中，在此制造階段中，所述隔離結(jié)構(gòu)208的介電材料可向上延伸至所述掩膜組件207A、207B 所定義的表面。同樣地，由于在基于該掩膜層207所實(shí)施之先前的溝槽蝕刻制造方法中，所 述間隔件組件206(如圖加所示)亦可作為所述開(kāi)口 207N中之硬掩膜，故隔離結(jié)構(gòu)208A 可形成為鄰接于將形成之所述鰭之個(gè)別下側(cè)部位210L，藉此提供所述”深”鰭210L。圖2i示意地描繪在進(jìn)一步之制造階段中的半導(dǎo)體器件200。如圖中所描繪，可去 除形成于所述隔離結(jié)構(gòu)208上方及所述隔離結(jié)構(gòu)208A和所述深鰭210L上方的介電材料 (參照?qǐng)D2h)，同時(shí)亦通過(guò)定義所述結(jié)構(gòu)208、208A中介電材料之凹陷程度，而于所述隔離結(jié) 構(gòu)208、208A中產(chǎn)生為了實(shí)際形成鰭210之期望之凹陷208R。利用經(jīng)高度稀釋之氫氟酸溶 液，可完成對(duì)應(yīng)受控的材料去除，其中，對(duì)于給定的蝕刻速率，為了調(diào)整所述鰭210的高度 210H(其代表所述深鰭210L之上側(cè)部位)，可調(diào)整凹陷208R之深度。此外，在一些例示實(shí) 施例中，為了暴露所述鰭210之上側(cè)表面，可基于(例如)選擇性非等向性蝕刻制造方法來(lái) 去除該”罩蓋層”(亦即，如圖2e所示之所述間隔件組件206)。在此案例中，所述鰭210可 代表三柵極晶體管組件之溝道區(qū)。圖2j示意地描繪沿著該開(kāi)口 207C(如圖2i中所示)之剖面圖。如圖中所描繪， 所述隔離區(qū)208A形成于該半導(dǎo)體層203內(nèi)，以便延伸達(dá)到如所述隔離結(jié)構(gòu)208(如圖2i中 所示)所需之特定深度，其中所述深鰭210A將各個(gè)隔離區(qū)208A分隔開(kāi)。再者，在一些例示 實(shí)施例中，定義所述鰭210的有效高度之凹陷208R可選擇成為大約20至30nm，視總體器 件需求而定。另一方面，所述間隔件組件206(如圖2i中所示)可決定所述鰭210之寬度 210W，其中所述間隔件組件206可于所述凹陷208R之形成期間作為蝕刻掩膜。另一方面， 所述開(kāi)口 207C之寬度(如圖2i中所示)可決定所述鰭210的長(zhǎng)度(亦即，圖2j中垂直于 圖示平面之尺寸)。再者，在此制造階段中，所殘留的蝕刻停止層204A仍然可設(shè)置于所述鰭 210的頂部表面上。因此，可以所述鰭210之形式設(shè)置所述晶體管組件之基本組構(gòu)，其中應(yīng)體會(huì)到的是，與圖加所描繪之基本組構(gòu)不同的是，所述凹陷208R可設(shè)置于個(gè)別隔離區(qū)208A 中，而非設(shè)置于該半導(dǎo)體材料層203中。圖業(yè)示意地描繪在進(jìn)一步之制造階段中的半導(dǎo)體器件200，其中可應(yīng)用經(jīng)適當(dāng)設(shè) 計(jì)之”平面”制造方法技術(shù)以完成該三柵極晶體管組構(gòu)。在圖業(yè)中，為了定義N溝道晶體 管和P溝道晶體管之基本晶體管特性，可實(shí)施注入順序209。對(duì)于N通道晶體管而言，可引 進(jìn)P型摻雜物種類(lèi)以避免擊穿(punch through)，其可通過(guò)在0°傾斜角度下實(shí)施該注入 209來(lái)完成，其中可依據(jù)廣為接受之微影技術(shù)以光阻劑掩膜作為其它類(lèi)型晶體管的掩膜。 在一些例示實(shí)施例中，該注入制造方法209可包含傾斜注入步驟(tilted implantation step) 209A，其中該離子束(ion beam)可對(duì)應(yīng)于大致上平行于所述鰭210寬度方向之轉(zhuǎn)動(dòng) 軸而傾斜。因此，于該傾斜注入步驟209A期間，可將代表N通道晶體管之逆摻雜物(counter dopant)之P型摻雜物混入該漏極和源極區(qū)域211D、211S的暴露側(cè)壁211F。另一方面，可利 用5至10°之傾斜角度和利用適當(dāng)之注入掃描方式(implantation scan regime)來(lái)抑制 摻雜物種類(lèi)明顯混入所述鰭210。同樣地，可將N型摻雜物種類(lèi)引入P通道晶體管，同時(shí)掩 膜對(duì)應(yīng)之N通道晶體管。于該漏極和源極區(qū)域211D、211S的暴露側(cè)壁部位211F混合所述 逆摻雜物種類(lèi)可因此針對(duì)可在稍后制造階段中形成于所述凹陷208R內(nèi)之柵極介電材料和 柵極電極材料提供增加之”隔離區(qū)域”，使得所增加之隔離區(qū)域可提供縮減之寄生柵極-源 1 / (parasitic gate-source/drain capgicitifflce)。@]ft，^1^( 入IlJit^ti 209和209A之劑量(dose)和能量適當(dāng)?shù)剡m應(yīng)于將于稍后制造階段中實(shí)施之對(duì)應(yīng)源極/漏 極注入制造方法。圖21示意地描繪該器件200在該注入制造方法209后之剖面圖。如圖中所描繪， 可將所述井注入種類(lèi)(如209W所指示者)依據(jù)該器件之需求而混入該深鰭210L中，并且向 下達(dá)到所期望之深度。應(yīng)體會(huì)到，也可將對(duì)應(yīng)之井注入209W引入該隔離區(qū)208A。接下來(lái)， 該器件200可通過(guò)實(shí)施廣為接受之清潔制造方法(cleaning processes)而準(zhǔn)備形成柵極 介電材料(如柵極氧化物)，并接著進(jìn)行該介電材料之沉積及/或氧化(如于所述鰭210之 暴露表面部位上生長(zhǎng)二氧化硅材料)。其后，可基于廣為接受之”平面”制造方法配方(以 例如多晶硅之形式)來(lái)沉積柵極電極材料。圖ail示意地描繪在上述制造方法順序之后、在通過(guò)去除任何過(guò)量柵極電極材料 (例如基于CMP)和利用掩膜組件207A、207B作為CMP停止材料來(lái)平面化所產(chǎn)生的表面形貌 之后的半導(dǎo)體器件200。因此，可包括復(fù)數(shù)個(gè)個(gè)別柵極電極結(jié)構(gòu)(未顯示)之柵極電極結(jié)構(gòu) 220可形成于掩膜組件207A、207B之間，同時(shí)所述個(gè)別犧牲”柵極電極結(jié)構(gòu)”220S可形成于 所述隔離結(jié)構(gòu)208上方。應(yīng)體會(huì)到，在一些例示實(shí)施例中，該柵極電極結(jié)構(gòu)220可代表結(jié)合 柵極介電質(zhì)(dielectrics)之實(shí)際柵極電極，并且可選擇關(guān)于該介電材料和類(lèi)似材料厚度 之適當(dāng)參數(shù)。在其它案例中，如圖an所示之柵極電極結(jié)構(gòu)220可用以作為定位件(place holder)，并且可在稍后之制造階段中以基于含金屬電極材料和高k介電材料的精密柵極 電極結(jié)構(gòu)來(lái)代替柵極電極結(jié)構(gòu)220。圖2η示意地描繪在進(jìn)一步之階段中的半導(dǎo)體器件200，其中掩膜材料230可以例 如氧化物層(其可基于氧化和類(lèi)似制造方法產(chǎn)生)之形式形成于個(gè)別電極材料220、220S 上。再者，為了保護(hù)暴露部位(其中將不形成柵極電極結(jié)構(gòu))，可于該器件200上方形成蝕 刻掩膜231。也就是說(shuō)，該蝕刻掩膜231可暴露對(duì)應(yīng)于所述犧牲結(jié)構(gòu)220S之部位，并且可覆蓋結(jié)構(gòu)220。其后，可利用例如用以去除暴露的掩膜材料230之氫氟酸(hydrofluoric acid)來(lái)實(shí)施經(jīng)適當(dāng)設(shè)計(jì)的蝕刻順序，并且在這之后為了選擇性地去除所述結(jié)構(gòu)220S的材 料(例如為多晶硅之形式)，可實(shí)施選擇性電漿輔助蝕刻制造方法，其選擇性系針對(duì)氮化 物和氧化物。再者，在此案例中，可使用類(lèi)似平面晶體管組構(gòu)所使用之技術(shù)的蝕刻策略。在 其它案例中，如先前所說(shuō)明者，可使用濕式化學(xué)蝕刻藥劑。圖2ο示意地描繪在上述制造方法順序和去除該蝕刻掩膜231之后的半導(dǎo)體器 件200。因此，在暴露隔離結(jié)構(gòu)208的同時(shí)，所述掩膜組件207Α、207Β仍然可覆蓋該漏極和 源極區(qū)域211D、211S。其后，可針對(duì)該掩膜材料230和所述隔離結(jié)構(gòu)208選擇性地去除所 述掩膜組件207A、207B。當(dāng)所述掩膜組件207A、207B系由氮化硅所組成時(shí)，可利用熱磷酸 (phosphoric acid)來(lái)完成。圖2p示意地描繪在去除所述掩膜組件207A、207B之后沿著所述鰭210之寬度方 向之剖面圖。因此，如圖中所描繪，該柵極電極結(jié)構(gòu)220形成于所述凹陷208R中和上方以 及所述鰭210周?chē)蜕戏?，同時(shí)各個(gè)柵極介電質(zhì)221A、221B、221C系設(shè)置于所述鰭210的表 面上。也就是說(shuō)，在所示之實(shí)施例中，可設(shè)置有三柵極組構(gòu)，其中所述鰭210之兩個(gè)側(cè)壁上 可形成有所述柵極介電質(zhì)221A、221C，同時(shí)所述鰭210的頂部表面上亦可形成有該柵極介 電材料221B。再者，該掩膜材料230仍然可形成于該柵極電極結(jié)構(gòu)220上，亦即，其柵極電 極材料222 (如多晶硅材料)上。圖2q示意地描繪如圖2p中所示該器件200的頂部視圖。因此，該隔離結(jié)構(gòu)208側(cè) 向地包圍著包括該漏極和源極區(qū)域211D、211S和形成為該鰭210之形式之各個(gè)通道區(qū)的三 柵極晶體管250。如圖中所描繪，先前所實(shí)施的掩膜方式(masking regime)可定義所述溝 道(亦即，鰭210)的長(zhǎng)度，并因此定義該柵極電極結(jié)構(gòu)220的長(zhǎng)度，藉此亦提供該漏極和源 極211D、211S和該隔離結(jié)構(gòu)208之自我校準(zhǔn)圖案化(patterning)和定位(positioning)。圖2r于左手側(cè)示意地描繪沿著圖2q II左線之剖面圖，同時(shí)于右手側(cè)示意地描繪 沿著圖2q II右線之剖面圖。因此，如同圖2r左手側(cè)所描繪者，柵極電極材料222結(jié)合形 成于鰭210頂部上之柵極介電材料221B和結(jié)合該漏極和源極211D、211S可具有非常類(lèi)似 于平面晶體管架構(gòu)之組構(gòu)。于圖2r之右手側(cè)，”缺口”區(qū)域(亦即，如圖2q中所示相鄰的 鰭210之間的區(qū)域)之個(gè)別剖面圖描繪了下述基本概念，亦即，所述鰭210的高度(如圖2r 左手側(cè)所示)系由所述隔離區(qū)之凹陷程度所定義。因此，如圖2r左手側(cè)所示之晶體管250 之組構(gòu)可采用廣為接受之平面制造方法技術(shù)，藉此除了于該鰭210中提供高硅容積之外還 提供用以適當(dāng)?shù)卣{(diào)整該晶體管250之總體電性特性之增強(qiáng)效率。為此目的，可實(shí)作廣為接 受之注入技術(shù)、應(yīng)變引發(fā)機(jī)制等。通過(guò)參考圖2s至圖2v，可依據(jù)例示實(shí)施例描述個(gè)別制造方法技術(shù)以求得到所期 望之P溝道晶體管和N溝道晶體管效能。圖2s于左手側(cè)示意地描繪沿著圖2q所描繪之截面之剖面圖，亦即描繪了所述鰭 210的長(zhǎng)度方向上之截面，同時(shí)圖2s于右手側(cè)描繪了缺口區(qū)域內(nèi)之個(gè)別剖面圖。如圖所 示，晶體管組構(gòu)250N可代表N通道晶體管，并且可包括鄰近鰭210而在該漏極和源極區(qū)域 211D、211S(如圖2r所示)中之精密摻雜物分布，以定義漏極和源極區(qū)211。舉例而言，為 了形成與通道區(qū)213(可由該鰭210代表)之適當(dāng)PN接面，可設(shè)置類(lèi)似平面晶體管組構(gòu)中 之延伸區(qū)211E。再者，為了適當(dāng)?shù)囟x該漏極和源極區(qū)211中的摻雜物濃度，可于具有適當(dāng)寬度之柵極電極材料222的側(cè)壁上形成間隔件結(jié)構(gòu)223。于圖k之右手側(cè)，描繪了該缺口區(qū)域中之對(duì)應(yīng)組構(gòu)。在此案例中，如先前所說(shuō) 明，該柵極電極材料222延伸進(jìn)入形成于該隔離區(qū)208A中之凹陷，同時(shí)，在一些例示實(shí)施 例中，由于該注入制造方法209期間(如圖業(yè)中所示)之逆摻雜，故可增加該漏極和源 極區(qū)211相對(duì)于柵極電極材料222之偏移(offset)，其中該半導(dǎo)體層203之暴露側(cè)壁部 位可容置與該井摻雜種類(lèi)對(duì)應(yīng)的摻雜種類(lèi)，藉此提供相對(duì)于該漏極和源極區(qū)211之”獨(dú)立 (withdrawn) "PN接面，使得該漏極和源極區(qū)211和該柵極電極材料222之間的寄生電容因 偏移增加而降低。如圖2s所描繪之晶體管組構(gòu)250N可通過(guò)實(shí)施適當(dāng)之布值制造方法來(lái)完成，同時(shí) 為了依據(jù)廣為接受之配方適當(dāng)?shù)卦黾釉擌?10和該漏極和源極區(qū)211之間之區(qū)域之井摻雜 物濃度，可利用例如環(huán)形注入制造方法(halo implantation process)來(lái)掩膜P通道晶體 管。其后，可利用例如該結(jié)構(gòu)223經(jīng)適當(dāng)設(shè)計(jì)之偏移間隔件來(lái)形成該延伸區(qū)211E，且其后為 了建立所期望之濃度分布，于接下來(lái)的深漏極和源極區(qū)域布值期間，可形成具有適當(dāng)寬度 之間隔件結(jié)構(gòu)223以便作為布值掩膜。應(yīng)體會(huì)到，間隔件223可包括復(fù)數(shù)個(gè)個(gè)別間隔件組 件，所述間隔件組件可在對(duì)應(yīng)之注入制造方法之后形成。圖2t根據(jù)一些例示實(shí)施例示意地描繪與P通道晶體管對(duì)應(yīng)之晶體管組構(gòu)250P。 如圖中所描繪，晶體管250P可包括可埋置入鄰近該鰭210的材料203之應(yīng)變引發(fā)材料 214(例如硅/鍺合金和類(lèi)似形式)，以便沿著該鰭210中之電流方向建立壓縮應(yīng)變組件 (compressive strain element)，藉此增強(qiáng)其中之電洞移動(dòng)率?？赏ㄟ^(guò)基于(例如)該間 隔件結(jié)構(gòu)223或其它任何適當(dāng)?shù)难谀げ牧显谠摪雽?dǎo)體層203中蝕刻洞孔來(lái)形成應(yīng)變引發(fā)材 料214，接著實(shí)施用于生長(zhǎng)所期望的半導(dǎo)體合金214(亦可以高度摻雜材料之形式設(shè)置)之 選擇性磊晶生長(zhǎng)制造方法，藉此可避免用于形成該深漏極和源極區(qū)之注入制造方法。如圖 中所描繪，如果適當(dāng)?shù)目紤]，該應(yīng)變引發(fā)材料214可設(shè)置有某種程度之過(guò)量高度。再者，可 形成個(gè)別延伸區(qū)211E，以便連接至該通道區(qū)(亦即該鰭210)。于圖2t之右手側(cè)，描繪了與該缺口區(qū)對(duì)應(yīng)之組構(gòu)。如圖中所描繪，亦在此案例中， 由于該逆摻雜區(qū)203C，所以該柵極電極材料222和該漏極和源極區(qū)211之間的偏移亦可 增加，其中該逆摻雜區(qū)203C可形成于該注入制造方法209 (包含如圖業(yè)所示之傾斜注入 209A)期間。應(yīng)體會(huì)到，個(gè)別應(yīng)變引發(fā)機(jī)制亦可以例如適當(dāng)半導(dǎo)體合金(如硅/碳)之形 式或者于該漏極和源極區(qū)211形成期間應(yīng)用個(gè)別應(yīng)力記憶技術(shù)(stress memorization technique)而設(shè)置于N通道晶體管250N中。也就是說(shuō)，為了于應(yīng)變狀態(tài)(strained state) 中產(chǎn)生該漏極和源極區(qū)之重新生長(zhǎng)部位(re-grown portion)，可在大致上非結(jié)晶狀態(tài) (amorphized state)下基于堅(jiān)硬材料層(如氮化硅層)而重新生長(zhǎng)該漏極和源極區(qū)211的 至少一部分。在其它例示實(shí)施例中，在形成該漏極和源極區(qū)211之后，為了提供相對(duì)于后續(xù) 硅化制造方法(silicidation process)之優(yōu)勢(shì)(可能結(jié)合如拉張應(yīng)力接觸材料(tensile stressed contact material)等之應(yīng)力引發(fā)材料)，可凹陷這些區(qū)。在混合用于形成所述晶體管250N、250P之漏極和源極區(qū)211的摻雜物種類(lèi) 之后，可實(shí)施最終退火制造方法以活化所述摻雜物并且將布值所造成之損害重新結(jié)晶 (re-crystallize)，也可藉此調(diào)整所期望之最終摻雜物分布。
圖2u示意地描繪在進(jìn)一步之制造階段中之晶體管組構(gòu)250N。如圖所示，可設(shè)置 接觸結(jié)構(gòu)240且其可包括層間介電材料(interlayer dielectric material) 241 (如二氧 化硅等)，其中可埋置一個(gè)或多個(gè)接觸件對(duì)2。所述接觸組件242可由任何適當(dāng)之金屬(如 鎢(tungsten)、銅、鋁等)組成，可能結(jié)合適當(dāng)之導(dǎo)電性阻障材料(conductive barrier material)，視總體制造方法和器件需求而定。在一些例示實(shí)施例中，所述接觸組件242可 包括具有高度內(nèi)部拉張應(yīng)力等級(jí)(high internal tensile stress level)之含金屬材料， 其可(例如)基于廣為接受且用于形成鎢材料之沉積配方來(lái)完成，藉此在該通道或鰭210 中提供所期望之拉張應(yīng)力等級(jí)。圖2u之右手側(cè)示意地描繪該缺口區(qū)域中該接觸層級(jí)(contact level) 240之組 構(gòu)。如圖中所描繪，在此區(qū)域中，也可設(shè)置一個(gè)或多個(gè)接觸組件242或連續(xù)延伸接觸組件， 以降低至該漏極和源極區(qū)211之總體接觸電阻。典型上，該接觸層級(jí)240可基于廣為接受之”平面”制造方法技術(shù)而形成，例如，通 過(guò)在熱處理(heat treatment)期間沉積耐火金屬和啟始化學(xué)反應(yīng)并且接著沉積適當(dāng)?shù)慕?電材料(如二氧化硅)，其中該所沉積的介電材料可通過(guò)CMP等進(jìn)行平面化。其后，為了得 到個(gè)別接觸開(kāi)口，可通過(guò)微影和非等向性蝕刻技術(shù)對(duì)該介電材料進(jìn)行圖案化，并且可接著 利用期望之接觸金屬(如鎢等)填充所述個(gè)別接觸開(kāi)口。圖2v示意地描繪該P(yáng)通道晶體管250P之接觸結(jié)構(gòu)M0，其可具有類(lèi)似上述之組 構(gòu)。接下來(lái)，可通過(guò)例如設(shè)置介電材料(例如以低k介電材料形式)并且于其中形成 通孔(可連接至第一金屬化層之金屬線)來(lái)形成金屬化系統(tǒng)(metallization system)。在一些例示實(shí)施例中，可通過(guò)包含含金屬電極材料以及高k介電材料之精密結(jié)構(gòu) 來(lái)代替該柵極電極結(jié)構(gòu)220。為了此目的，在形成該介電材料Ml內(nèi)之接觸組件242之前， 可基于例如TMAH選擇性地去除該柵極電極材料222，其中TMAH可有效率地相對(duì)于二氧化硅 和氮化硅而選擇性地去除硅。在其它案例中，可使用其它選擇性蝕刻配方(如基于HBr之 電漿輔助制造方法)，同時(shí)在其它例示實(shí)施例中，可使用任何選擇性蝕刻制造方法，視該柵 極電極結(jié)構(gòu)220和四周介電材料的材料組成(material composition)而定。其后，可自該 鰭210之暴露側(cè)壁部位去除該柵極介電質(zhì)(如該介電材料221B)。如果該柵極介電質(zhì)大致 上由二氧化硅所組成，則可利用HF來(lái)完成去除。圖2w示意地描繪在上述制造方法順序之后和進(jìn)一步之制造階段中沿著該鰭之寬 度方向之剖面圖。如圖中所描繪，該器件200可包括代替柵極電極結(jié)構(gòu)220R，該代替柵極 電極結(jié)構(gòu)220R可包括含金屬材料222R(如氮化鈦等)以及高k介電材料221R，且該高k 介電材料221R可覆蓋所述鰭210的側(cè)壁部位和頂部表面。因此，可設(shè)置三柵極組構(gòu)，該三 柵極組構(gòu)包含在該鰭210的側(cè)壁上所形成之個(gè)別柵極電極結(jié)構(gòu)220A、220C以及在該鰭210 的頂部上所形成之柵極電極結(jié)構(gòu)220B，亦藉此設(shè)置復(fù)數(shù)個(gè)晶體管單元250A. . . 250D。因此， 所述晶體管單元250A. . . 250D之每一者或其組合均代表基于經(jīng)適當(dāng)選擇之金屬材料222R 和用于形成對(duì)應(yīng)之漏極和源極區(qū)之制造順序而對(duì)于每一種導(dǎo)電性類(lèi)型提供特定臨限電壓 (threshold voltage)之三柵極晶體管。如果需要更高的臨限電壓，為了產(chǎn)生普通大的臨限 電壓偏移(shift)，可將不同功函數(shù)(work function)整合于多個(gè)柵極金屬，同時(shí)，在其它 案例中，為了產(chǎn)生輕微的臨限電壓偏移，可實(shí)施經(jīng)適當(dāng)設(shè)計(jì)之環(huán)形注入。
因此，由于降低串聯(lián)電阻和使用廣為接受且有效率之制造技術(shù)以及廣為接受之平 面晶體管組構(gòu)機(jī)制，可得到具增強(qiáng)之晶體管效能的有效率的三維晶體管組構(gòu)。此外，該漏極 和源極區(qū)、通道區(qū)或鰭210、及個(gè)別隔離結(jié)構(gòu)之自我校準(zhǔn)組構(gòu)可基于先前所述的掩膜方式而 完成。再者，相較于傳統(tǒng)策略，可免除用于提供復(fù)數(shù)個(gè)晶體管之連續(xù)漏極和源極區(qū)之復(fù)雜磊 晶生長(zhǎng)制造方法，亦藉此增強(qiáng)總體制造方法效率。通過(guò)參考圖3a至圖3c，可詳述用于形成雙柵極或FinFET晶體管組構(gòu)之對(duì)應(yīng)制造 方法順序。一般而言，可使用如先前所述用于三柵極晶體管組構(gòu)250的類(lèi)似制造方法順序， 然而其中，可通過(guò)不去除用于在該半導(dǎo)體材料中圖案化所述鰭之硬掩膜而于所述鰭的頂部 設(shè)置普通厚之罩蓋層。因此，對(duì)應(yīng)之柵極電極材料可通過(guò)厚絕緣體(insulator)而與該鰭 的頂部隔離，且電流僅發(fā)生于該鰭之側(cè)邊表面(side surface)上。一般而言，對(duì)于相較于 三柵極組構(gòu)之相同有效的晶體管寬度而言，該FinFET必須增加鰭的高度，同時(shí)，由于設(shè)置 于該頂部表面上方之柵極電極大致上對(duì)該鰭內(nèi)之空乏化沒(méi)有效果，因此可能必須縮減該鰭 之寬度。圖3a示意地描繪半導(dǎo)體器件300之剖面圖，該半導(dǎo)體器件300可具有與如圖2j 所示的半導(dǎo)體器件200非常類(lèi)似之組構(gòu)。因此，除了第一個(gè)數(shù)字是”3”而不是”2”以外，類(lèi) 似組件均標(biāo)示以相同的組件符號(hào)。因此，該器件300可包括半導(dǎo)體層303，該半導(dǎo)體層303 包含多個(gè)隔離區(qū)308A(通過(guò)個(gè)別深鰭310L分隔開(kāi))，且所述隔離區(qū)308A上設(shè)置有多個(gè)鰭 310，而罩蓋組件306(如氮化硅組件)結(jié)合蝕刻停止材料304A (例如以二氧化硅形式)罩 蓋所述鰭310。如先前所說(shuō)明，相較于所述鰭210，所述鰭310可增加大約30至40nm的高 度，同時(shí)可縮減其寬度且寬度范圍在大約10至15nm。該半導(dǎo)體器件300可基于如先前所述參考根據(jù)對(duì)應(yīng)于圖2b至圖2j所述之器件 200之相同制造技術(shù)而形成。因此，將省略個(gè)別說(shuō)明。然而，應(yīng)體會(huì)到，與參考圖2b至圖2j 所述之制造方法方式相反，所述罩蓋組件306可代表先前形成作為圖案化所述鰭310之硬 掩膜之對(duì)應(yīng)間隔件組件，如同參考所述間隔件組件206(如圖2g所示)所亦說(shuō)明者。也應(yīng)體 會(huì)到，所述罩蓋組件306可形成為具有縮減之寬度，以便符合所述鰭310之需求。同樣地， 為了得到該鰭310所期望的高度增加，可適當(dāng)?shù)卣{(diào)適用于在該隔離區(qū)308A中形成凹陷308R 之制造方法(也如同當(dāng)參照該半導(dǎo)體器件200時(shí)，參考圖2i所說(shuō)明者)。圖北示意地描繪具有基本井注入種類(lèi)309W之器件300之剖面圖，該井注入種類(lèi) 309W可如同當(dāng)參照該半導(dǎo)體器件200時(shí)參考圖業(yè)至圖21所說(shuō)明者進(jìn)行注入。其后，可繼 續(xù)進(jìn)一步處理，如同先前參考該器件200所述者。也就是說(shuō)，可通過(guò)設(shè)置適當(dāng)?shù)慕殡姴牧喜?沉積柵極電極材料來(lái)形成個(gè)別柵極電極結(jié)構(gòu)或假性柵極電極結(jié)構(gòu)(dummy gate electrode structure)。其后，為了完成基本晶體管組構(gòu)，可暴露該漏極和源極區(qū)域并且應(yīng)用對(duì)應(yīng)之” 平面”制造程序。再者，如果有需要，如先前所述，可以高k介電材料結(jié)合含金屬電極材料來(lái) 代替該柵極電極結(jié)構(gòu)。圖3c示意地描繪在進(jìn)階之制造階段中的半導(dǎo)體器件300，其中替代柵極電極結(jié)構(gòu) 320R可結(jié)合高k介電材料321而設(shè)置于所述鰭310周?chē)?。因此，可為每一個(gè)晶體管單元 350A. . . 350D建立雙柵極組構(gòu)，亦即，第一柵極電極結(jié)構(gòu)320A可設(shè)置于該鰭310之其中一個(gè) 側(cè)壁上，而第二柵極電極結(jié)構(gòu)320C可設(shè)置于相對(duì)的側(cè)壁上。另一方面，仍然可以該罩蓋組 件306結(jié)合該蝕刻停止層304A(如圖北所示)覆蓋該鰭310的頂部表面。
因此，本發(fā)明之內(nèi)容提供了增強(qiáng)之三維晶體管組構(gòu)(亦即，雙柵極和三柵極晶體 管組構(gòu))，其中所述晶體管的鰭可基于體半導(dǎo)體材料而設(shè)置，藉此增加半導(dǎo)體容積，同時(shí)連 續(xù)之漏極和源極區(qū)域可連接至該鰭之通道區(qū)，而無(wú)須可作為高電阻漏極和源極部位之中間 鰭部位(intermediate fin portion)(如同典型在案例中之傳統(tǒng)FinFET和三柵極晶體管 架構(gòu)所需要者)。再者，該溝道區(qū)域(亦即，所述鰭和該柵極電極結(jié)構(gòu))、該漏極和源極區(qū)以 及該隔離結(jié)構(gòu)可基于可容許自我校準(zhǔn)制造方法順序(self-aligned process sequence)的 掩膜方式來(lái)設(shè)置，同時(shí)可免除用于設(shè)置連續(xù)漏極和源極區(qū)域之復(fù)雜選擇性磊晶生長(zhǎng)制造方 法。再者，在形成所述鰭之后，可應(yīng)用來(lái)自二維(two-dimensional)或平面晶體管制造制造 方法之廣為接受且有效率之制造方法技術(shù)(可能包含有效率的應(yīng)變引發(fā)機(jī)制)，使得除了 增加半導(dǎo)體容積以及免除所述鰭中之高電阻漏極和源極部位之外，還可有利地應(yīng)用進(jìn)一步 的效能增強(qiáng)機(jī)制。以上所揭示之特定實(shí)施例僅為說(shuō)明，當(dāng)熟習(xí)本領(lǐng)域者在看過(guò)本文所教示之優(yōu)點(diǎn) 后，咸了解本發(fā)明可以不同但是相等之方式做各種修改和實(shí)現(xiàn)。舉例而言，以上所提出之制 造方法步驟可以不同之順序?qū)嵤?。再者，除了下文中申?qǐng)專利范圍所描述者以外，本文中所 示并非意圖限制建構(gòu)或設(shè)計(jì)之細(xì)節(jié)。因此，顯然可對(duì)于上文中所揭示之特定實(shí)施例進(jìn)行修 飾或修改，且所有此類(lèi)變動(dòng)均視為落于本發(fā)明之范疇和精神內(nèi)。因此，本發(fā)明欲保護(hù)之內(nèi)容 系如下文中申請(qǐng)專利范圍所提出者。
權(quán)利要求
1.一種方法，包括在半導(dǎo)體器件的半導(dǎo)體層(20 上方形成層堆棧004)，該層堆棧包括形成于該半 導(dǎo)體層(20 上方的蝕刻停止層(204A)以及形成于該蝕刻停止層上方的第一掩膜層 (204B)；圖案化該第一掩膜層O04B)，以便得到掩膜特征O04M)；在該掩膜特征O04M)的側(cè)壁上形成間隔件組件O06)；相對(duì)于該側(cè)壁間隔件組件(206)選擇性地去除該掩膜特征O04M)；設(shè)置具有暴露該側(cè)壁間隔件組件O06)的一部分的第一開(kāi)口 O07M)的第二掩膜層 (207)，以便定義溝道區(qū)域和漏極與源極區(qū)域；利用該側(cè)壁間隔件組件(206)和該第二掩膜層(207)作為蝕刻掩膜從而在該半導(dǎo)體層 (203)中形成溝槽，以便于該半導(dǎo)體層O03)中形成鰭010)，該鰭(210)對(duì)應(yīng)于該溝道區(qū) 域；至少在該鰭O10)的側(cè)壁上形成柵極電極結(jié)構(gòu)O20)；以及在該漏極和源極區(qū)域中形成漏極OllD)和源極區(qū)(211S)，該漏極和源極區(qū)連接至該 鰭(210)。
2.如權(quán)利要求1所述的方法，其中，設(shè)置該第二掩膜層(207)包括設(shè)置第二開(kāi)口 O07N)，以定義隔離結(jié)構(gòu)(208)的位置和側(cè)向尺寸。
3.如權(quán)利要求2所述的方法，其中，形成所述溝槽包括基于該第一和第二開(kāi)口Q07M、 207N)形成所述溝槽。
4.如權(quán)利要求3所述的方法，進(jìn)一步包括以介電材料填充所述溝槽和該第一和第二開(kāi) 口 (207M、207N)。
5.如權(quán)利要求4所述的方法，進(jìn)一步包括將所述開(kāi)口中的介電材料凹陷至低于對(duì)應(yīng)于 該半導(dǎo)體層O03)的表面的高度，以便調(diào)整該鰭O10)的有效高度。
6.如權(quán)利要求5所述的方法，進(jìn)一步包括在凹陷該介電材料之后基于該第二掩膜層來(lái) 實(shí)施井注入制造方法。
7.如權(quán)利要求6所述的方法，進(jìn)一步包括利用傾斜角度實(shí)施逆摻雜注入制造方法，以 在該半導(dǎo)體層的經(jīng)暴露的側(cè)壁區(qū)域引進(jìn)相對(duì)于該漏極和源極區(qū)為逆摻雜的摻雜物種。
8.如權(quán)利要求1所述的方法，其中，形成該柵極電極結(jié)構(gòu)(220)包括在該第二掩膜層 (207)的該第一開(kāi)口 Q07M)內(nèi)的該鰭O10)的經(jīng)暴露的側(cè)壁區(qū)域上形成介電材料，并且在 形成該漏極和源極區(qū)之前在該第一開(kāi)口 O07M)中沉積定位件材料和柵極電極材料的至少 其中之一。
9.如權(quán)利要求8所述的方法，進(jìn)一步包括在去除該第二掩膜層以及形成該漏極和源極 區(qū)，同時(shí)利用定位件材料和柵極電極材料的至少其中之一作為注入掩膜。
10.如權(quán)利要求1所述的方法，進(jìn)一步包括在形成該漏極和源極區(qū)之前在該漏極和源 極區(qū)域中的該半導(dǎo)體層(20 中形成洞孔，以及以應(yīng)變引發(fā)半導(dǎo)體材料填充所述洞孔。
11.一種形成晶體管的方法，該方法包括在半導(dǎo)體層(20 上方形成掩膜特征O04M)，該掩膜特征定義欲形成于該半導(dǎo)體層 (203)中的鰭(310)的側(cè)向尺寸；形成具有第一開(kāi)口 O07M)和第二開(kāi)口 Q07N)的掩膜層007)，該第一開(kāi)口 Q07M)定義該鰭O10)的長(zhǎng)度，該第二開(kāi)口 O07N)定義隔離結(jié)構(gòu)(208)的側(cè)向尺寸和位置；利用該掩膜層(207)作為蝕刻掩膜而以共同的蝕刻制造方法在該半導(dǎo)體層(20 中形 成該鰭(310)和隔離溝槽；在該鰭O10)的第一側(cè)壁的一部分上形成第一柵極電極結(jié)構(gòu)(320A)，并且在該鰭 (310)的第二側(cè)壁的一部分上形成第二柵極電極結(jié)構(gòu)(320C)；以及 在鄰接該鰭(310)的末端部分的該半導(dǎo)體層中形成漏極和源極區(qū)。
12.如權(quán)利要求11所述的方法，其中，形成該掩膜特征包括在該半導(dǎo)體層(20 上形成 蝕刻停止層(204A)、在該蝕刻停止層上形成犧牲掩膜層、圖案化該犧牲掩膜層以形成線特 征、在該線特征的側(cè)壁上形成間隔件組件以及選擇性地去除該線特征。
13.如權(quán)利要求11所述的方法，其中，形成該第一和第二柵極電極(320A、320C)包括在 形成該鰭(310)之后以定位件材料填充該第一和第二開(kāi)口，以及在形成該漏極和源極區(qū)之 后以高k介電材料和含金屬電極材料取代該定位件材料。
14.如權(quán)利要求13所述的方法，其中，第三柵極電極形成于該鰭的頂部表面上。
15.一種半導(dǎo)體器件，包括 半導(dǎo)體層(203)；第一隔離區(qū)O08A)和第二隔離區(qū)，形成于該半導(dǎo)體層(203)中，并且通過(guò)由該半導(dǎo)體 層的材料形成的深鰭O10L)將該第一和第二隔離區(qū)分隔開(kāi)；形成于該第一隔離區(qū)中的第一凹陷O08R)和形成于該第二隔離區(qū)中的第二凹陷，以 便暴露該深鰭(210L)的一部分，其中該深鰭的一部分代表多柵極晶體管的鰭，且該鰭的高 度小于該半導(dǎo)體層O03)的厚度；第一柵極電極結(jié)構(gòu)，其形成于該鰭O10L)的第一側(cè)壁上； 第二柵極電極結(jié)構(gòu)，其形成于該鰭O10L)的第二側(cè)壁上；以及 漏極和源極區(qū)011D、211S)，其連接至該鰭。
16.如權(quán)利要求15所述的半導(dǎo)體器件，進(jìn)一步包括形成于該鰭的頂部表面上的第三柵 極電極結(jié)構(gòu)。
全文摘要
如鰭形晶體管(FinFET)和三柵極晶體管之三維晶體管結(jié)構(gòu)可基于增強(qiáng)的掩膜方式而形成，藉此在體半導(dǎo)體材料中以自我校準(zhǔn)的方式形成漏極和源極區(qū)域(211D、211S)、所述鰭(210)和隔離結(jié)構(gòu)(208A)。在定義基本的鰭結(jié)構(gòu)(210)之后，可使用高效率之平面晶體管組構(gòu)制造技術(shù)，藉此進(jìn)一步增強(qiáng)該三維晶體管組構(gòu)之總體效能。
文檔編號(hào)H01L29/78GK102077353SQ200980125396
公開(kāi)日2011年5月25日 申請(qǐng)日期2009年6月30日 優(yōu)先權(quán)日2008年6月30日
發(fā)明者A·魏, R·馬爾芬格, T·卡姆勒, T·沙伊佩特 申請(qǐng)人:先進(jìn)微裝置公司