固態(tài)成像裝置及其制造方法和成像設備的制作方法

文檔序號：7180440閱讀：164來源：國知局

專利名稱：固態(tài)成像裝置及其制造方法和成像設備的制作方法
技術領域：
本發(fā)明涉及固態(tài)成像裝置及其制造方法和成像設備。
背景技術：
公開了一種包括豎直晶體管和平面晶體管兩者的固態(tài)成像裝置(例如，參見 JP-A-2005-223084)。在同一襯底上制造豎直晶體管和包括平面晶體管的CMOSFET (例如，遵循0. 18um 以下的設計規(guī)則的CMOSFET)是很難的。例如，將說明非摻雜多晶硅用于豎直晶體管和平面晶體管的各個柵電極的情況。
當豎直晶體管的豎直孔填充有用于柵電極的非摻雜多晶硅并被關閉時，難以在襯底的豎直孔的較深部分中摻雜多晶硅。例如，有一種方法，其用多晶硅填充形成豎直晶體管的豎直孔，然后通過熱擴散從表面到豎直孔中填充的多晶硅的底部擴散具有l(wèi)Xl(Tcm—3的高密度的雜質(參見 JP-A-2001-189456)。然而，如果施加將具有l(wèi)X102°cm—3的高密度的雜質擴散到在豎直孔中填充的多晶硅的底部的熱，則在平面CMOSFET部分中由于由擴散層形成的器件隔離區(qū)域的熱擴散而造成器件隔離功能的惡化。此外，如果通過離子注入允許雜質到達豎直孔的底部，則高密度雜質注入到硅襯底中，因而不能形成豎直晶體管的溝道。因而，已經很難在同一半導體襯底上安裝平面CMOSFET和豎直晶體管兩者。

發(fā)明內容
需要解決難以在同一半導體襯底上安裝平面CMOSFET和豎直晶體管兩者的問題。
本發(fā)明通過使用薄膜作為有效的柵電極，允許同一半導體襯底上安裝平面 CMOSFET和豎直晶體管兩者，其中該薄膜經由柵極絕緣膜在溝槽的內表面形成，豎直晶體管形成在該溝槽中。根據(jù)本發(fā)明實施例的固態(tài)成像裝置在半導體襯底上包括像素部分，其具有將入射光進行光電轉換以獲得信號電荷的光電轉換部分；以及周邊電路部分，其形成在所述像素部分的周邊，所述像素部分具有從所述光電轉換部分讀取所述信號電荷的豎直晶體管和對由
所述豎直晶體管讀取的所述信號電荷進行處理的平面晶體管，所述豎直晶體管具有溝槽部分，其形成在所述半導體襯底上；柵極絕緣膜，其形成在所述溝槽部分的內表面上；導電層，其形成在所述溝槽部分內和所述溝槽部分的周圍的所述半導體襯底上的所述柵極絕緣膜的表面上；填充層，其經由所述柵極絕緣膜和所述導電層填充所述溝槽部分的內部；以及
電極層，其在所述填充層上連接到所述導電層。在根據(jù)本發(fā)明實施例的固態(tài)成像裝置中，通過經由柵極絕緣膜在溝槽部分的內表面上的導電層、填充溝槽部分的內部的填充層和連接到導電層的電極層形成柵電極。有效地，導電層具有柵電極的功能。因而，不必用導電層填充溝槽部分，因而不必如現(xiàn)有技術那樣在填充溝槽部分的多晶硅中通過用于形成柵電極的高溫熱處理來將雜質擴散到溝槽部分的底部。此外，不必在填充溝槽部分的多晶硅中進行高能量離子注入以允許注入的離子到達溝槽部分的底部。根據(jù)本發(fā)明實施例的固態(tài)成像裝置的制造方法(第一制造方法)包括以下步驟在半導體襯底上形成像素部分和周邊電路部分，所述像素部分具有將入射光進行光電轉換以獲得電信號的光電轉換部分、從所述光電轉換部分讀取信號電荷的豎直晶體管和處理所讀取的信號電荷的平面晶體管，所述周邊電路部分在所述像素部分的周邊具有第一導電類型溝道晶體管和與所述第一導電類型相反的第二導電類型溝道晶體管，形成所述像素部分和所述周邊電路部分的各個晶體管的柵電極的步驟包括以下步驟在所述半導體襯底上形成所述豎直晶體管的所述柵電極的區(qū)域中形成溝槽部分；在包含所述溝槽部分的內表面的所述半導體襯底的表面上形成柵極絕緣膜；
在未摻雜的狀況下，經由所述柵極絕緣膜在包含所述溝槽部分的所述內表面的所述半導體襯底上形成第一多晶硅膜；通過在形成所述像素部分的像素部分形成區(qū)域中的所述第一多晶硅膜上摻雜第一導電類型雜質來形成導電層；在未摻雜的狀況下在所述第一多晶硅膜上形成還填充所述溝槽部分的內部的第二多晶硅膜；在所述像素部分形成區(qū)域和形成所述周邊電路部分的周邊電路部分形成區(qū)域中，在形成所述第一導電類型溝道晶體管的區(qū)域中的所述第二多晶硅膜中摻雜所述第一導電類型雜質，并且在形成所述第二導電類型溝道晶體管的區(qū)域中的所述第二多晶硅膜和所述第一多晶硅膜中摻雜第二導電類型雜質；并且用所述第一多晶硅膜和所述第二多晶硅膜形成所述豎直晶體管的所述柵電極、所述像素部分的所述平面晶體管的所述柵電極和所述周邊電路部分的所述各個晶體管的所述柵電極。在根據(jù)本發(fā)明實施例的固態(tài)成像裝置的第一制造方法中，通過在經由柵極絕緣膜形成在溝槽部分的內表面上的第一多晶硅膜中摻雜導電類型雜質來形成有效用作柵電極的導電層。此外，由填充溝槽部分的內部的未摻雜第二多晶硅膜的填充層和摻雜有第一導電類型雜質的第二多晶硅膜并連接到第一多晶硅膜的電極層。有效地，導電層具有柵電極的功能。因而，不必用導電層填充溝槽部分，因而不必如現(xiàn)有技術那樣在填充溝槽部分的多晶硅中通過用于形成柵電極的高溫熱處理來將雜質擴散到溝槽部分的底部。此外，不必在填充溝槽部分的多晶硅中進行高能量離子注入以允許注入的離子到達溝槽部分的底部。
此外，通過在未摻雜第一多晶硅膜和未摻雜第二多晶硅膜中摻雜預定導電類型雜質形成像素部分和周邊電路部分的平面晶體管的柵電極。因而，N溝道類型晶體管的柵電極和P溝道類型晶體管的柵電極分別單獨形成N型和P型。此外，能形成具有微小柵極長度的柵電極。
根據(jù)本發(fā)明實施例的固態(tài)成像裝置的制造方法(第二制造方法)包括以下步驟
在半導體襯底上形成像素部分和周邊電路部分，所述像素部分具有將入射光進行光電轉換
以獲得電信號的光電轉換部分、從所述光電轉換部分讀取信號電荷的豎直晶體管和處理所
讀取的信號電荷的平面晶體管，所述周邊電路部分在所述像素部分的周邊具有第一導電類
型溝道晶體管和與所述第一導電類型相反的第二導電類型溝道晶體管，并且形成所述像素部分和所述周邊電路部分的各個晶體管的柵電極的步驟包括以下
步驟在所述半導體襯底的形成所述豎直晶體管的區(qū)域中形成溝槽部分；
在包含所述溝槽部分的內表面的所述半導體襯底的表面上形成柵極絕緣膜；
在未摻雜的狀況下，經由所述柵極絕緣膜在包含所述溝槽部分的所述內表面的所述半導體襯底上形成多晶硅膜；在形成所述像素部分的像素部分形成區(qū)域和形成所述周邊電路部分的周邊電路部分形成區(qū)域、形成所述第一導電類型溝道晶體管的區(qū)域中的多晶硅膜中，摻雜所述第一導電類型雜質；在所述周邊電路部分形成區(qū)域中、形成所述第二導電類型溝道晶體管的區(qū)域中的所述多晶硅膜中，摻雜第二導電類型雜質；
在所述多晶硅上形成金屬膜；并且用所述多晶硅膜和所述金屬膜形成所述豎直晶體管的所述柵電極、所述像素部分的所述平面晶體管的所述柵電極和所述周邊電路部分的所述各個晶體管的所述柵電極。
在根據(jù)本發(fā)明實施例的固態(tài)成像裝置的第二制造方法中，通過在經由柵極絕緣膜形成在溝槽部分的內表面上的多晶硅膜中摻雜導電類型雜質來形成有效用作柵電極的導電層。此外，由填充溝槽部分的內部的金屬膜的填充層和連接到多晶硅膜的電極層形成柵電極。有效地，導電層具有柵電極的功能。因而，不必用導電層填充溝槽部分，因而不必如現(xiàn)有技術那樣在填充溝槽部分的多晶硅中通過用于形成柵電極的高溫熱處理來將雜質擴散到溝槽部分的底部。此外，不必在填充溝槽部分的多晶硅中進行高能量離子注入以允許注入的離子到達溝槽部分的底部。此外，通過在未摻雜多晶硅膜中摻雜預定導電類型雜質形成像素部分和周邊電路
部分的平面晶體管的柵電極。因而，N溝道類型晶體管的柵電極和P溝道類型晶體管的柵
電極分別單獨形成N型和P型。此外，能形成具有微小柵極長度的柵電極。根據(jù)本發(fā)明實施例的固態(tài)成像裝置的制造方法(第三制造方法)，包括以下步驟
在半導體襯底上形成像素部分和周邊電路部分，所述像素部分具有將入射光進行光電轉換
以獲得電信號的光電轉換部分、從所述光電轉換部分讀取信號電荷的豎直晶體管和處理所
讀取的信號電荷的平面晶體管，所述周邊電路部分在所述像素部分的周邊具有第一導電類
型溝道晶體管和與所述第一導電類型相反的第二導電類型溝道晶體管，形成所述像素部分和所述周邊電路部分的各個晶體管的柵電極的步驟包括以下步驟在所述半導體襯底上形成所述豎直晶體管的區(qū)域中形成溝槽部分；
在包含所述溝槽部分的內表面的所述半導體襯底的表面上形成柵極絕緣膜；
經由所述柵極絕緣膜在包含所述溝槽部分的所述內表面的所述半導體襯底上像素部分形成區(qū)域中形成金屬膜或者金屬化合物膜；在未摻雜的狀況下在包含所述金屬膜或者所述金屬化合物膜的所述柵極絕緣膜上形成多晶硅膜；在形成所述像素部分的像素部分形成區(qū)域中的所述多晶硅膜中和在形成所述周
邊電路部分的周邊電路部分形成區(qū)域中形成所述第一導電類型溝道晶體管的區(qū)域中的所
述多晶硅膜中，摻雜第一導電類型雜質，并且在所述周邊電路部分形成區(qū)域中形成所述所
述第二導電類型溝道晶體管的區(qū)域中的所述多晶硅膜中，摻雜第二導電類型雜質；并且用所述金屬膜或者所述金屬化合物膜和所述多晶硅膜形成所述豎直晶體管的所
述柵電極、所述像素部分的所述平面晶體管的所述柵電極，用所述多晶硅膜形成所述周邊
電路部分的所述各個晶體管的所述柵電極。在根據(jù)本發(fā)明實施例的固態(tài)成像裝置的第三制造方法中，經由柵極絕緣膜形成在溝槽部分的內表面上的金屬膜或者金屬化合物膜有效用作柵電極。此外，由填充溝槽部分的內部的未摻雜多晶硅膜的填充層和摻雜有第一導電類型雜質并連接到金屬膜或者金屬化合物膜的多晶硅膜形成柵電極。有效地，金屬膜或者金屬化合物膜具有柵電極的功能。因而，不必用金屬膜或者金屬化合物膜填充溝槽部分，因而不必如現(xiàn)有技術那樣在填充溝槽部分的多晶硅中通過用于形成柵電極的高溫熱處理來將雜質擴散到溝槽部分的底部。此外，不必在填充溝槽部分的多晶硅中進行高能量離子注入以允許注入的離子到達溝槽部分的底部。此外，通過在未摻雜多晶硅膜中摻雜預定導電類型雜質形成像素部分和周邊電路
部分的平面晶體管的柵電極。因而，N溝道類型晶體管的柵電極和P溝道類型晶體管的柵
電極分別單獨形成N型和P型。此外，能形成具有微小柵極長度的柵電極。根據(jù)本發(fā)明實施例的固態(tài)成像裝置的制造方法(第四制造方法)，包括以下步驟
在半導體襯底上形成像素部分和周邊電路部分，所述像素部分具有將入射光進行光電轉換
以獲得電信號的光電轉換部分、從所述光電轉換部分讀取信號電荷的豎直晶體管和處理所
讀取的信號電荷的平面晶體管，所述周邊電路部分在所述像素部分的周邊具有第一導電類
型溝道晶體管和與所述第一導電類型相反的第二導電類型溝道晶體管，形成所述像素部分和所述周邊電路部分的各個晶體管的柵電極的步驟包括以下步驟在所述半導體襯底上形成所述豎直晶體管的區(qū)域中形成溝槽部分；在包含所述溝槽部分的內表面的所述半導體襯底的表面上形成柵極絕緣膜；經由所述柵極絕緣膜在包含所述溝槽部分的所述內表面的所述半導體襯底上、在
形成所述像素部分的像素部分形成區(qū)域中和在形成所述周邊電路部分的周邊電路部分形
成區(qū)域中形成所述第一導電類型溝道晶體管的區(qū)域中，形成第一金屬膜或者第一金屬化合
物膜；在包含所述第一金屬膜或者所述第一金屬化合物膜的所述柵極絕緣膜上形成具有與所述第一金屬膜或者所述第一金屬化合物膜的工作函數(shù)不同的工作函數(shù)的第二金屬膜或者第二金屬化合物膜；并且
用所述第一金屬膜或者所述第一金屬化合物膜以及所述第二金屬膜或所述第二近身化合物膜形成所述豎直晶體管的所述柵電極、所述像素部分的平面晶體管的柵電極和所述周邊電路部分的所述第一導電類型溝道晶體管的所述柵電極，并且用所述第二金屬膜或者所述第二金屬化合物膜形成所述周邊電路部分的所述第二導電類型溝道晶體管的所述柵電極。在根據(jù)本發(fā)明實施例的固態(tài)成像裝置的第四制造方法中，經由柵極絕緣膜形成在溝槽部分的內表面上的第一金屬膜或者第一金屬化合物有效用作柵電極。此外，由填充溝槽部分的內部的第二金屬膜或者第二金屬化合物膜的填充層和連接到第一金屬膜或者第一金屬化合物膜的第二金屬膜或者第二金屬化合物膜形成柵電極。因而，不必用多晶硅膜填充溝槽部分，因而不必如現(xiàn)有技術那樣在填充溝槽部分的多晶硅中通過用于形成柵電極的高溫熱處理來將雜質擴散到溝槽部分的底部。此外，不必在填充溝槽部分的多晶硅中進行高能量離子注入以允許注入的離子到達溝槽部分的底部。此外，由第一金屬膜或者第一金屬化合物膜和第二金屬膜或者第二金屬化合物膜形成像素部分和周邊電路部分的平面晶體管的柵電極。例如，當?shù)谝粚щ婎愋褪荖型，并且第二導電類型是P型時，使第二金屬膜或者第二金屬化合物膜的工作函數(shù)值大于第一金屬膜或者第一金屬化合物膜的工作函數(shù)值。此外，能形成具有微小柵極長度的柵電極。
根據(jù)本發(fā)明實施例的成像設備，包括
成像光學單元，其收集入射光；固態(tài)成像裝置，其接受和光電轉換由所述成像光學單元收集的光；以及
信號處理單元，其處理光電轉換了的信號，其中，所述固態(tài)成像裝置在半導體襯底上包括像素部分和周邊電路部分，所述像素部分具有光電轉換入射光以獲得信號電荷的光電轉換部分，所述周邊電路部分在所述像素部分的周邊形成，所述像素部分具有從所述光電轉換部分讀取所述信號電荷的豎直晶體管和處理
由所述豎直晶體管讀取的信號電荷的平面晶體管，并且所述豎直晶體管具有形成在所述半導體襯底上的溝槽部分；在所述溝槽部分的內表面上形成的柵極絕緣膜，導電層，其形成在所述溝槽部分內和所述溝槽部分周圍的所述半導體襯底上的所述柵極絕緣膜的表面上，填充層，其經由所述柵極絕緣膜和所述導電層填充所述溝槽部分的內部，以及
電極層，其在所述填充層上連接到所述導電層。
因而，根據(jù)本實施例的固態(tài)成像裝置應用到根據(jù)本實施例的成像設備。
在根據(jù)本發(fā)明實施例的固態(tài)成像裝置中，具有微小柵極長度的豎直晶體管和平面晶體管安裝在同一半導體襯底上。因而，有以下優(yōu)點能實現(xiàn)晶體管的更高的精細化和更高密度封裝，并能實現(xiàn)更高精細化和更高圖像處理速度。在根據(jù)本發(fā)明實施例的固態(tài)成像裝置的制造方法中，具有微小柵極長度的豎直晶體管和平面晶體管安裝在同一半導體襯底上。因而，有以下優(yōu)點能實現(xiàn)晶體管的更高的精細化和更高密度封裝，并能實現(xiàn)更高精細化和更高圖像處理速度。
在根據(jù)本發(fā)明實施例的成像設備中，使用根據(jù)實施例的固態(tài)成像裝置，并且有以下優(yōu)點能實現(xiàn)晶體管的更高的精細化和更高密度封裝，并能實現(xiàn)更高精細化和更高圖像處理速度。

圖1是示出根據(jù)本發(fā)明第一實施例的固態(tài)成像裝置的構造的示例的示意構造剖視圖。圖2是示出根據(jù)本發(fā)明第二實施例的固態(tài)成像裝置的構造的示例的示意構造剖視圖。圖3是示出根據(jù)本發(fā)明第三實施例的固態(tài)成像裝置的構造的示例的示意構造剖視圖。圖4是示出根據(jù)本發(fā)明第四實施例的固態(tài)成像裝置的構造的示例的示意構造剖視圖。圖5是示出固態(tài)成像裝置1至4的構造能應用到的CMOS固態(tài)成像裝置的示例的電路構造圖。圖6是示出根據(jù)本發(fā)明第五實施例的固態(tài)成像裝置的第一制造方法的示例的制造處理剖視圖。圖7是示出了根據(jù)本發(fā)明第五實施例的固態(tài)成像裝置的第一制造方法的示例的制造處理剖視圖。圖8是示出了根據(jù)本發(fā)明第五實施例的固態(tài)成像裝置的第一制造方法的示例的制造處理剖視圖。圖9是示出了根據(jù)本發(fā)明第五實施例的固態(tài)成像裝置的第一制造方法的示例的制造處理剖視圖。圖10是示出根據(jù)本發(fā)明第五實施例的第一制造方法的示例的制造處理剖視圖。
圖11是示出了根據(jù)本發(fā)明第五實施例的固態(tài)成像裝置的第一制造方法的示例的制造處理剖視圖。圖12是示出了根據(jù)本發(fā)明第五實施例的固態(tài)成像裝置的第一制造方法的示例的制造處理剖視圖。圖13是示出了根據(jù)本發(fā)明第五實施例的固態(tài)成像裝置的第一制造方法的示例的制造處理剖視圖。圖14是根據(jù)本發(fā)明第五實施例的固態(tài)成像裝置的第一制造方法的示例的制造處理剖視圖。圖15是示出了根據(jù)本發(fā)明第六實施例的固態(tài)成像裝置的的第二制造方法的示例的制造處理剖視圖。圖16是示出根據(jù)本發(fā)明第六實施例的固態(tài)成像裝置的第二制造方法的示例的制造處理剖視圖。圖17是示出根據(jù)本發(fā)明第六實施例的固態(tài)成像裝置的第二制造方法的示例的制造處理剖視圖。圖18是示出根據(jù)本發(fā)明第七實施例的固態(tài)成像裝置的第二制造方法的示例的制造處理剖視圖。圖19是示出根據(jù)本發(fā)明第七實施例的固態(tài)成像裝置的第三制造方法的示例的制造處理剖視圖。圖20是示出根據(jù)本發(fā)明第七實施例的固態(tài)成像裝置的第三制造方法的示例的制造處理剖視圖。圖21是示出根據(jù)本發(fā)明第八實施例的固態(tài)成像裝置的第四制造方法的示例的制造處理剖視圖。圖22是示出根據(jù)本發(fā)明第八實施例的固態(tài)成像裝置的第四制造方法的示例的制造處理剖視圖。圖23是示出根據(jù)本發(fā)明第九實施例的成像設備的構造的示例的框圖。
具體實施例方式以下，將描述用于實現(xiàn)本發(fā)明的最佳實施例。
1.第一實施例[固態(tài)成像裝置的構造的第一示例] 將使用圖1的示意構造截面圖說明根據(jù)本發(fā)明第一實施例的固態(tài)成像裝置的構造的示例(第一示例)。如圖l所示，在半導體襯底11中，形成光電轉換入射光以獲得電信號的光電轉換部分51。此外，在半導體襯底11中，形成包括豎直晶體管21和平面晶體管22的像素部分 12，其中豎直晶體管21從光電轉換部分51讀取信號電荷，平面晶體管22處理讀取的信號電荷。此外，周邊電路部分13形成在像素部分12的周邊。周邊電路部分13具有第一導電類型(以下，例如N型)溝道晶體管(以下稱為NFET) 23和第二導電類型(以下例如P型) 溝道晶體管(以下稱為PFET)24。以下，將說明構造的詳細情況。例如使用P型半導體襯底作為半導體襯底11。
在半導體襯底11上形成的光電轉換部分51包括光電二極管。
例如，N型半導體區(qū)域(以下稱為"高密度N型區(qū)域")52形成在半導體襯底11的表面?zhèn)忍帯Ｔ诖藚^(qū)域下方，與此區(qū)域結合形成密度低于高密度N型區(qū)域52的密度的N型半導體區(qū)域(以下稱為"低密度N型區(qū)域")53。此外，在高密度N型區(qū)域52上形成P型半導體區(qū)域(以下稱為"低密度P型區(qū)域")54。在低密度P型區(qū)域54的周圍，形成密度比低密度P型區(qū)域54的密度高的P型半導體區(qū)域(以下稱為"高密度P型區(qū)域")55。此外，在半導體襯底11中，形成像素部分12、周邊電路部分13和將周邊電路部分 13內的器件隔離的第一器件隔離區(qū)域14。此外，在像素部分12內形成隔離像素的第二器件隔離區(qū)域15。例如由通常的STI(淺溝槽隔離)形成第一器件隔離區(qū)域14。此外，例如由P型擴散層形成第二器件隔離區(qū)域15。此外，盡管未示出，在形成光電轉換部分51的區(qū)域、形成像素部分12的晶體管的
區(qū)域、形成周邊電路部分13的NFET23和PFET24的區(qū)域等中形成阱區(qū)域。溝槽部分31形成在形成半導體襯底11的豎直晶體管的柵電極的區(qū)域中。溝槽部分31形成為穿過低密度P型區(qū)域54并到達高密度N型區(qū)域52的上部，并具有例如0. lum 至O. 4um的寬度。柵極絕緣膜32形成在溝槽部分31的內表面上。例如通過對半導體襯底11的表面進行表面氧化來形成柵極絕緣膜32。此外，在溝槽部分31的底部側和其下側處的半導體襯底11中，形成具有與低密度 P型區(qū)域54的密度幾乎相等的密度的低密度P型區(qū)域56。在溝槽部分31的內表面上和在該部分周圍的半導體襯底11上，形成摻雜有第一導電類型的雜質(例如，N型雜質)的第一多晶硅膜33。第一多晶硅膜33形成為具有溝槽部分31的寬度一半的厚度，使得不以30nm以上的厚度填充溝槽部分31。
此外，第二多晶硅膜34形成為填充溝槽部分31。關于第二多晶硅膜34，溝槽部分 31內的部分未被摻雜，并且第一導電類型雜質(例如，N型雜質)摻雜在溝槽部分31上。
例如，當摻雜N型雜質時，使用磷(P)或者砷(As)。此外，當?shù)谝粚щ婎愋碗s質例如是P型雜質時，使用硼(B)。在第一多晶硅膜33中摻雜的摻雜密度設定為即使當摻雜物在溝槽部分31內包括第二多晶硅膜34在內的全部多晶硅中擴散時也能確保lXl(^cm—3以上的雜質密度這樣的密度。因而，豎直晶體管21的柵電極21G在溝槽部分31中包括摻雜有N型雜質的第一多晶硅膜33的導電層35、未摻雜部分的第二多晶硅膜34的填充層36和摻雜有N型雜質的第二多晶硅膜34的電極層37。此外，在像素部分12的半導體襯底11上，形成多個平面晶體管22。例如，有復置晶體管22R、放大晶體管22A、選擇晶體管(未示出)。在附圖中，示出了復置晶體管22R和放大晶體管22A。在平面晶體管22中，例如，由具有與第一多晶硅膜33和第二多晶硅膜34相同層的多晶硅膜經由柵極絕緣膜32在半導體襯底11的像素部分12中形成柵電極22G。多晶硅膜摻雜有第一導電類型雜質(例如，N型雜質)。此外，在周邊電路部分13的半導體襯底11上，形成平面晶體管23和PFET24。
在NFET23中，例如，由具有與第二多晶硅膜34相同層的多晶硅膜經由柵極絕緣膜 32在半導體襯底11的周邊電路部分13中形成柵電極23G。多晶硅膜摻雜有第一導電類型雜質(例如，N型雜質)。此外，在PFET24中，例如，由具有與第二多晶硅膜34相同層的多晶硅膜經由柵極絕緣膜32在半導體襯底11的周邊電路13中形成柵電極24G。多晶硅膜摻雜有第二導電類型雜質(例如，P型雜質)。在平面晶體管22的柵電極22G的兩側的半導體襯底11上，形成源極和漏極區(qū)域 25、26。此處，例如，由共同擴散層形成復置晶體管22R的源極和漏極區(qū)域26和放大晶體管22A的源極和漏極區(qū)域25。此外，由共同擴散層形成放大晶體管22A的源極和漏極區(qū)域 26和選擇晶體管(未示出)的源極和漏極區(qū)域(未示出)。此外，豎直晶體管側的復置晶體管22R的源極和漏極區(qū)域25和豎直晶體管21的
源極和漏極區(qū)域是共同的。共同擴散層是浮動擴散FD。此外，這些擴散層可以是共同的或者使用金屬配線而連接。
因而，豎直晶體管21是讀取由光電轉換部分51光電轉換的信號電荷的轉移晶體管。另一方面，在周邊電路部分13的平面晶體管23的柵電極23G的兩側的半導體襯底11上，形成源極和漏極區(qū)域27、28。此外，在平面晶體管24的柵電極24G的兩側的半導體襯底11上，形成源極和漏極區(qū)域29、30。注意，在平面晶體管22至24的源極和漏極區(qū)域25至30中，可以根據(jù)需要形成延伸區(qū)域(未示出)。此外，在半導體襯底11上，形成配線層81。例如，配線層81包括多層配線82、在配線之間連接的插塞83和覆蓋配線82的絕緣膜84。絕緣膜84形成為多層，并且最下絕緣膜85覆蓋各個柵電極21G至24G。此外，多層配線82在附圖中形成為兩層，然而，層數(shù)根據(jù) 需要可以為三、四或者更多。此外，支撐襯底(未示出)形成在配線層81側。半導體襯底11的形成光電轉換部分51的一側形成具有期望的厚度，并且在其上形成濾色層、集光透鏡(微透鏡)等。
如上所述，構造固態(tài)成像裝置1。在根據(jù)本發(fā)明實施例的固態(tài)成像裝置1中，在溝槽部分31內，形成在其內表面經由柵極絕緣膜32形成的導電層35、填充溝槽部分31的內部的填充層36和由連接到導電層 35的電極層37形成的柵電極21G。有效地，導電層35具有柵電極21G的功能。因而，不必用導電層35填充溝槽部分31，因而不必如現(xiàn)有技術那樣在填充溝槽部分31的多晶硅中通過用于形成柵電極的高溫熱處理來將雜質擴散到溝槽部分31的底部。此外，不必在填充溝槽部分31的多晶硅中進行高能量離子注入以允許注入的離子到達溝槽部分31的底部。
因而，豎直晶體管21能被構造，并且具有微小柵極長度的豎直晶體管和平面晶體管安裝在同一半導體襯底上。因而，有以下優(yōu)點能實現(xiàn)晶體管的更高的精細化和更高密度封裝，并能實現(xiàn)更高精細化和更高圖像處理速度。
2.第二實施例[固態(tài)成像裝置的構造的第二示例] 將使用圖2的示意構造截面圖說明根據(jù)本發(fā)明第二實施例的固態(tài)成像裝置的構造的示例(第二示例)。如圖2所示，在半導體襯底11中，形成光電轉換入射光以獲得電信號的光電轉換部分51。此外，在半導體襯底11中，形成包括豎直晶體管21和平面晶體管22的像素部分 12，其中豎直晶體管21從光電轉換部分51讀取信號電荷，平面晶體管22處理讀取的信號電荷。此外，周邊電路部分13形成在像素部分12的周邊。像素電路部分13具有第一導電類型(以下，例如N型)溝道晶體管(以下稱為NFET) 23和第二導電類型(以下例如P型) 溝道晶體管(以下稱為PFET)24。以下，將說明構造的詳細情況。例如使用P型半導體襯底作為半導體襯底11。
在半導體襯底11上形成的光電轉換部分51包括光電二極管。
例如，N型半導體區(qū)域(以下稱為"高密度N型區(qū)域")52形成在半導體襯底11的表面?zhèn)忍帯Ｔ诖藚^(qū)域下方，與此區(qū)域結合形成密度低于高密度N型區(qū)域52的密度的N型半導體區(qū)域(以下稱為"低密度N型區(qū)域")53。此外，在高密度N型區(qū)域52上形成P型半導體區(qū)域(以下稱為"低密度P型區(qū)域")54。在低密度P型區(qū)域54的周圍，形成密度比低密度P型區(qū)域54的密度高的P型半導體區(qū)域(以下稱為"高密度P型區(qū)域")55。此外，在半導體襯底11中，形成像素部分12、周邊電路部分13和將周邊電路部分 13內的器件隔離的第一器件隔離區(qū)域14。此外，在像素部分12內形成隔離像素的第二器件隔離區(qū)域15。例如由通常的STI(淺溝槽隔離)形成第一器件隔離區(qū)域14。此外，例如由P型擴散層形成第二器件隔離區(qū)域15。此外，盡管未示出，在形成光電轉換區(qū)域51的區(qū)域、形成像素部分12的晶體管的區(qū)域、形成周邊電路部分13的NFET23和PFET24的區(qū)域等中形成阱區(qū)域。
溝槽部分31形成在形成半導體襯底11的豎直晶體管的柵電極的區(qū)域中。溝槽部分31形成為穿過低密度P型區(qū)域54并到達高密度N型區(qū)域52的上部，并具有例如0. lum 至O. 4um的寬度。柵極絕緣膜32形成在溝槽部分31的內表面上。例如通過對半導體襯底11的表面進行表面氧化來形成柵極絕緣膜32。此外，在溝槽部分31的底部側和其下側處的半導體襯底11中，形成具有與低密度 P型區(qū)域54的密度幾乎相等的密度的低密度P型區(qū)域56。在溝槽部分31的內表面上和在該部分周圍的半導體襯底11上，形成包括摻雜有第一導電類型的雜質(例如，N型雜質)的多晶硅膜38的導電層35。例如，導電層35形成為具有溝槽部分31的寬度一半的厚度，使得不以30nm以上的厚度填充溝槽部分31。
例如，當摻雜N型雜質時，使用磷(P)或者砷(As)。此外，當?shù)谝粚щ婎愋碗s質例如是P型雜質時，使用硼(B)。在多晶硅膜38中摻雜的摻雜密度設定為能確保lX10氣m—3 以上的雜質密度這樣的密度。此外，金屬(或者金屬化合物)膜39形成為填充溝槽部分31。對于金屬膜，例如，可以使用諸如鎢或者鎳的金屬。對于金屬化合物膜，例如，可以使用諸如氮化鎢或者氮化鈦的金屬氮化物或者諸如硅化鎳或者硅化鈷的金屬硅化物。因而，豎直晶體管21的柵電極21G包括導電層35、金屬(或者金屬化合物)膜39 的填充層36和電極層37。此外，在像素部分12的半導體襯底11上，形成多個平面晶體管22。例如，有復置晶體管22R、放大晶體管22A、選擇晶體管(未示出)。在附圖中，示出了復置晶體管22R和放大晶體管22A。在平面晶體管22中，例如，由具有與多晶硅膜38相同層的多晶硅膜38和具有與金屬(金屬化合物)膜39相同層的金屬(或者金屬化合物)膜39經由柵極絕緣膜32在半導體襯底11的像素部分12中形成柵電極22G。多晶硅膜38摻雜有第一導電類型雜質 (例如，N型雜質)。此外，在周邊電路部分13的半導體襯底11上，形成平面晶體管的NFET23和 PFET24。在NFET23中，例如，由具有與多晶硅膜38相同層的多晶硅膜38和具有與金屬(金屬化合物)膜39相同層的金屬(或者金屬化合物)膜39經由柵極絕緣膜32在半導體襯底11的周邊電路部分13中形成柵電極23G。多晶硅膜摻雜有第一導電類型雜質(例如，N 型雜質)。此外，在PFET24中，例如，由具有與多晶硅膜38相同層并摻雜有第二導電類型雜質(例如，P型雜質)的多晶硅膜40和具有與金屬(金屬化合物)膜39相同層的金屬(或者金屬化合物)膜39經由柵極絕緣膜32在半導體襯底11的周邊電路13中形成柵電極 24G。在平面晶體管22的柵電極22G的兩側的半導體襯底11上，形成源極和漏極區(qū)域 25、26。此處，例如，由共同擴散層形成復置晶體管22R的源極和漏極區(qū)域26和放大晶體管22A的源極和漏極區(qū)域25。此外，由共同擴散層形成放大晶體管22A的源極和漏極區(qū)域 26和選擇晶體管(未示出)的源極和漏極區(qū)域(未示出)。此外，豎直晶體管側的復置晶體管22R的源極和漏極區(qū)域25和豎直晶體管21的
源極和漏極區(qū)域是共同的。共同擴散層是浮動擴散FD。此外，這些擴散層可以是共同的或者使用金屬配線而連接。因而，豎直晶體管21是讀取由光電轉換部分51光電轉換的信號電荷的轉移晶體管。另一方面，在周邊電路部分13的平面晶體管NFET23的柵電極23G的兩側的半導體襯底11上，形成源極和漏極區(qū)域27、28。此外，在平面晶體管PFET24的柵電極24G的兩側的半導體襯底11上，形成源極和漏極區(qū)域29、30。注意，在平面晶體管22、NFET23、PFET24的源極和漏極區(qū)域25至30中，可以根據(jù) 需要形成延伸區(qū)域(未示出)。此外，在半導體襯底11上，形成配線層81。例如，配線層81包括多層配線82、在配線之間連接的插塞83和覆蓋配線82的絕緣膜84。絕緣膜84形成為多層，并且最下絕緣膜85覆蓋各個柵電極21G至24G。此外，多層配線82在附圖中形成為兩層，然而，層數(shù)根據(jù) 需要可以為三、四或者更多。此外，支撐襯底(未示出)形成在配線層81側。半導體襯底ll的形成光電轉換部分51的一側形成具有期望的厚度，并且在其上形成濾色層、集光透鏡(微透鏡)等。
如上所述，構造固態(tài)成像裝置2。在根據(jù)本發(fā)明實施例的固態(tài)成像裝置2中，在溝槽部分31內，形成在其內表面經由柵極絕緣膜32形成的導電層35、填充溝槽部分31的內部的填充層36和由連接到導電層 35的電極層37形成的柵電極21G。有效地，導電層35具有柵電極21G的功能。因而，不必用導電層35填充溝槽部分31，因而不必如現(xiàn)有技術那樣在填充溝槽部分31的多晶硅中通過用于形成柵電極的高溫熱處理來將雜質擴散到溝槽部分31的底部。此外，不必在填充溝槽部分31的多晶硅中進行高能量離子注入以允許注入的離子到達溝槽部分31的底部。
因而，豎直晶體管21能被構造，并且具有微小柵極長度的豎直晶體管和平面晶體管22、 NFET23、 PEFT24安裝在同一半導體襯底11上。因而，有以下優(yōu)點能實現(xiàn)晶體管的更高的精細化和更高密度封裝，并能實現(xiàn)更高精細化和更高圖像處理速度。
3.第三實施例
[固態(tài)成像裝置的構造的第三示例] 將使用圖3的示意構造截面圖說明根據(jù)本發(fā)明第三實施例的固態(tài)成像裝置的構造的示例(第三示例)。如圖3所示，在半導體襯底11中，形成光電轉換入射光以獲得電信號的光電轉換部分51。此外，在半導體襯底11中，形成包括豎直晶體管21和平面晶體管的像素部分12，其中豎直晶體管21從光電轉換部分51讀取信號電荷，平面晶體管處理讀取的信號電荷。此外，周邊電路部分13形成在像素部分12的周邊。像素電路部分13具有第一導電類型(以下，例如N型)溝道晶體管(以下稱為NFET)23和第二導電類型(以下例如P型)溝道晶體管(以下稱為PFET)24。以下，將說明構造的詳細情況。例如使用P型半導體襯底作為半導體襯底11。
在半導體襯底11上形成的光電轉換部分51包括光電二極管。
例如，N型半導體區(qū)域(以下稱為"高密度N型區(qū)域")52形成在半導體襯底11的表面?zhèn)忍帯Ｔ诖藚^(qū)域下方，與此區(qū)域結合形成密度低于高密度N型區(qū)域52的密度的N型半導體區(qū)域(以下稱為"低密度N型區(qū)域")53。此外，在高密度N型區(qū)域52上形成P型半導體區(qū)域(以下稱為"低密度P型區(qū)域")54。在低密度P型區(qū)域54的周圍，形成密度比低密度P型區(qū)域54的密度高的P型半導體區(qū)域(以下稱為"高密度P型區(qū)域")55。此外，在半導體襯底11中，形成像素部分12、周邊電路部分13和將周邊電路部分 13內的器件隔離的第一器件隔離區(qū)域14。此外，在像素部分12內形成隔離像素的第二器件隔離區(qū)域15。例如由通常的STI(淺溝槽隔離)形成第一器件隔離區(qū)域14。此外，例如由P型擴散層形成第二器件隔離區(qū)域15。此外，盡管未示出，在形成光電轉換區(qū)域51的區(qū)域、形成像素部分12的平面晶體管的區(qū)域、形成周邊電路部分13的平面晶體管NFET23和PFET24的區(qū)域等中形成阱區(qū)域。
溝槽部分31形成在形成半導體襯底11的豎直晶體管的柵電極的區(qū)域中。溝槽部分31形成為穿過低密度P型區(qū)域54并到達高密度N型區(qū)域52的上部，并具有例如0. lum 至0.4um的寬度。柵極絕緣膜32形成在溝槽部分31的內表面上。例如通過對半導體襯底 11的表面進行表面氧化來形成柵極絕緣膜32。可選地，可以使用包括包含從硅(Si)、鋁(Al)、銦(Y)、鋯(Zr)、鑭(La)、鉿(Hf)和鉭(Ta)中選擇的至少一種的氧化物、硅化物、氮氧化物或者氮氧硅化物的膜作為柵極絕緣膜32. 具體地，例舉氧化硅(Si02)、氧化鉿(Hf02)、氧化鋯(Zr02)、氧化鑭(La203)、氧化銦(YA)、氧化鉭(TaA)、氧化鋁(A1A)、硅化鉿(HfSiO》、硅化鋯(ZrSiOx)、鋯鈦酸鹽 (ZrTiO》、氧化鉿鋁(HfA10》、氧化鋯鋁(ZrA10x)，此外還例舉它們(氧氮化硅(SiON)、氧氮化鉿硅(HfSiON)等的氮化物。這些材料的相對介電常數(shù)根據(jù)組成和結晶性而略微變化。例如，Hf02的相對介電常數(shù)是25至30， Zr02的介電常數(shù)是20至25。此外，在溝槽部分31的底部側和其下側處的半導體襯底11中，形成具有與低密度 P型區(qū)域54的密度幾乎相等的密度的低密度P型區(qū)域56。在溝槽部分31的內表面上和在該部分周圍的半導體襯底11上，經由柵極絕緣膜32形成包括金屬膜或者金屬化合物膜的導電層35。對于金屬膜，例如，使用鉿(Hf)或者鑭金屬，并且該膜形成具有5nm至30nm的厚度以不填充溝槽部分31。例如，使用硅化鉿或者鑭金屬的硅化物作為金屬化合物膜，并且該膜形成具有5nm至30nm的厚度以不填充溝槽部分31。注意，控制工作函數(shù)的膜可以用于導電層35。例如，在NFET的情況下，柵電極具有小于4. 6eV、期望等于或者小于4. 3eV的工作函數(shù)。在PFET的情況下，其柵電極具有等于或者大于4. 6eV、期望等于或者大于4. 9eV的工
作函數(shù)。例如，作為工作函數(shù)控制膜的示例，有鈦(Ti)、釩(V)、鎳(Ni)、鋯(Zr)、鈮(Nb)、鉬(Mo)、釕(Ru)、鉿(Hf)、鉭(Ta)、鴇(W)、鉑(Pt)的金屬、包含這些金屬的合金和這些金屬的化合物。作為金屬化合物，有金屬氮化物和金屬和半導體化合物。作為示例，金屬和半導體化合物包括金屬硅化物。作為適合于NFET的工作函數(shù)控制膜的示例，有諸如鉿(Hf)和鉭(Ta)的金屬和包含這些金屬的合金以及這些金屬的化合物，具體地，硅化鉿(HfSiOx)更優(yōu)選。用于nMOSFET的硅化鉿具有約4. leV至4. 3eV的工作函數(shù)。作為適合于PFET的工作函數(shù)控制膜的示例，有諸如鈦(Ti)、鉬(Mo)和釕(Ru)的金屬和包含這些金屬的合金以及這些金屬的化合物，具體地，氮化鈦(TiN)或者釕(Ru)更優(yōu)選。用于pMOSFET的氮化鈦具有約4. 5eV至5. OeV的工作函數(shù)。此外，多晶硅膜42形成為填充溝槽部分31。關于多晶硅膜42，溝槽部分31內的部分是未摻雜的多晶硅膜42，并且溝槽部分31上的部分是摻雜有第一導電類型雜質(例如，N型雜質)的多晶硅膜43。例如，當摻雜N型雜質時，使用磷(P)或者砷(As)。此外，當?shù)谝粚щ婎愋碗s質例如是P型雜質時，使用硼(B)。在多晶硅膜43中摻雜的摻雜密度設定為即使當摻雜物在溝槽部分31內包括多晶硅膜42內的全部多晶硅中擴散時也能確保lXl(^cm—3以上的雜質密度這樣的密度。因而，豎直晶體管21的柵電極21G在溝槽部分31中包括導電層35、未摻雜部分的多晶硅膜43的填充層36和摻雜有N型雜質的多晶硅膜43的電極層37，其中導電層35包括金屬膜或者金屬化合物41。此外，在像素部分12的半導體襯底11上，形成多個平面晶體管22。例如，有復置晶體管22R、放大晶體管22A、選擇晶體管(未示出)。在附圖中，示出了復置晶體管22R和放大晶體管22A。在平面晶體管22中，例如，由具有與導電層35和多晶硅膜42相同層的多晶硅膜經由柵極絕緣膜32在半導體襯底11的像素部分12中形成柵電極22G。多晶硅膜摻雜有第一導電類型雜質(例如，N型雜質)。此外，在周邊電路部分13的半導體襯底11上，形成平面晶體管的NFET23和PFET24。在NFET23中，例如，由具有與多晶硅膜42相同層的多晶硅膜經由柵極絕緣膜32在半導體襯底11的周邊電路部分13中形成柵電極23G。多晶硅膜摻雜有第一導電類型雜質(例如，N型雜質)。
此外，在PFET24中，例如，由具有摻雜有第二導電類型雜質(例如，P型雜質)的多晶硅膜44經由柵極絕緣膜32在半導體襯底11的周邊電路13中形成柵電極24G。
在平面晶體管22的柵電極22G的兩側的半導體襯底11上，形成源極和漏極區(qū)域 25、26。此處，例如，由共同擴散層形成復置晶體管22R的源極和漏極區(qū)域26和放大晶體管22A的源極和漏極區(qū)域25。此外，由共同擴散層形成放大晶體管22A的源極和漏極區(qū)域 26和選擇晶體管(未示出)的源極和漏極區(qū)域(未示出)。此外，豎直晶體管側的復置晶體管22R的源極和漏極區(qū)域25和豎直晶體管21的
源極和漏極區(qū)域是共同的。共同擴散層是浮動擴散FD。此外，這些擴散層可以是共同的或者使用金屬配線而連接。因而，豎直晶體管21是讀取由光電轉換部分51光電轉換的信號電荷的轉移晶體管。另一方面，在周邊電路部分13的平面晶體管23的柵電極23G的兩側的半導體襯底11上，形成源極和漏極區(qū)域27、28。此外，在平面晶體管24的柵電極24G的兩側的半導體襯底11上，形成源極和漏極區(qū)域29、30。注意，在平面晶體管22、至24的源極和漏極區(qū)域25至30中，可以根據(jù)需要形成延伸區(qū)域(未示出)。此外，在半導體襯底11上，形成配線層81。例如，配線層81包括多層配線82、在配線之間連接的插塞83和覆蓋配線82的絕緣膜84。絕緣膜84形成為多層，并且最下絕緣膜85覆蓋各個柵電極21G至24G。此外，多層配線82在附圖中形成為兩層，然而，層數(shù)根據(jù) 需要可以為三、四或者更多。此外，支撐襯底(未示出)形成在配線層81側。半導體襯底ll的形成光電轉換部分51的一側形成具有期望的厚度，并且在其上形成濾色層、集光透鏡(微透鏡)等。
如上所述，構造固態(tài)成像裝置3。在根據(jù)本發(fā)明實施例的固態(tài)成像裝置3中，在溝槽部分31內，形成在其內表面經由柵極絕緣膜32形成的導電層35、填充溝槽部分31的內部的填充層36和由連接到導電層 35的電極層37形成的柵電極21G。有效地，導電層35具有柵電極21G的功能。因而，不必用導電層35填充溝槽部分31，因而不必如現(xiàn)有技術那樣在填充溝槽部分31的多晶硅中通過用于形成柵電極的高溫熱處理來將雜質擴散到溝槽部分31的底部。此外，不必在填充溝槽部分31的多晶硅中進行高能量離子注入以允許注入的離子到達溝槽部分31的底部。
因而，豎直晶體管21能被構造，并且具有微小柵極長度的豎直晶體管、平面晶體管22、NFET23和PFET24安裝在同一半導體襯底11上。因而，有以下優(yōu)點能實現(xiàn)晶體管的更高的精細化和更高密度封裝，并能實現(xiàn)更高精細化和更高圖像處理速度。
4.第四實施例[固態(tài)成像裝置的構造的第四示例] 將使用圖4的示意構造截面圖說明根據(jù)本發(fā)明第四實施例的固態(tài)成像裝置的構造的示例(第四示例)。如圖4所示，在半導體襯底11中，形成光電轉換入射光以獲得電信號的光電轉換
19部分51。此外，在半導體襯底11中，形成包括豎直晶體管21和平面晶體管的像素部分12，其中豎直晶體管21從光電轉換部分51讀取信號電荷，平面晶體管處理讀取的信號電荷。此外，周邊電路部分13形成在像素部分12的周邊。像素電路部分13具有第一導電類型(以下，例如N型)溝道晶體管(以下稱為NFET)23和第二導電類型(以下例如P型)溝道晶體管(以下稱為PFET)24。以下，將說明構造的詳細情況。例如使用P型半導體襯底作為半導體襯底11。
在半導體襯底11上形成的光電轉換部分51包括光電二極管。
例如，N型半導體區(qū)域(以下稱為"高密度N型區(qū)域")52形成在半導體襯底11的表面?zhèn)忍帯Ｔ诖藚^(qū)域下方，與此區(qū)域結合形成密度低于高密度N型區(qū)域52的密度的N型半導體區(qū)域(以下稱為"低密度N型區(qū)域")53。此外，在高密度N型區(qū)域52上形成P型半導體區(qū)域(以下稱為"低密度P型區(qū)域")54。在低密度P型區(qū)域54的周圍，形成密度比低密度P型區(qū)域54的密度高的P型半導體區(qū)域(以下稱為"高密度P型區(qū)域")55。此外，在半導體襯底11中，形成像素部分12、周邊電路部分13和將周邊電路部分13內的器件隔離的第一器件隔離區(qū)域14。此外，在像素部分12內形成隔離像素的第二器件隔離區(qū)域15。例如由通常的STI(淺溝槽隔離)形成第一器件隔離區(qū)域14。此外，例如由P型擴散層形成第二器件隔離區(qū)域15。此外，盡管未示出，在形成光電轉換區(qū)域51的區(qū)域、形成像素部分12的平面晶體管的區(qū)域、形成周邊電路部分13的平面晶體管NFET23和PFET24的區(qū)域等中形成阱區(qū)域。
溝槽部分31形成在形成半導體襯底11的豎直晶體管的柵電極的區(qū)域中。溝槽部分31形成為穿過低密度P型區(qū)域54并到達高密度N型區(qū)域52的上部，并具有例如0. lum至O. 2um的寬度。柵極絕緣膜32形成在溝槽部分31的內表面上。例如通過對半導體襯底11的表面進行表面氧化來形成柵極絕緣膜32。可選地，可以使用包括包含從硅(Si)、鋁(Al)、銦(Y)、鋯(Zr)、鑭(La)、鉿(Hf)和鉭(Ta)中選擇的至少一種的氧化物、硅化物、氮氧化物或者氮氧硅化物的膜作為柵極絕緣膜32。具體地，例舉氧化硅(Si02)、氧化鉿(Hf02)、氧化鋯(Zr02)、氧化鑭(La203)、氧化銦(YA)、氧化鉭(TaA)、氧化鋁(A1A)、硅化鉿(HfSiO》、硅化鋯(ZrSiOx)、鋯鈦酸鹽(ZrTiO》、氧化鉿鋁(HfA10》、氧化鋯鋁(ZrA10x)，此外還例舉它們(氧氮化硅(SiON)、氧氮化鉿硅(HfSiON)等的氮化物。這些材料的相對介電常數(shù)根據(jù)組成和結晶性而略微變化。例如，Hf02的相對介電常數(shù)是25至30， Zr02的介電常數(shù)是20至25。此外，在溝槽部分31的底部側和其下側處的半導體襯底11中，形成具有與低密度P型區(qū)域54的密度幾乎相等的密度的低密度P型區(qū)域56。在溝槽部分31的內表面上和在該部分周圍的半導體襯底11上，經由柵極絕緣膜32形成包括金屬膜或者金屬化合物膜的第一導電層47。對于金屬膜，例如，使用鉿(Hf)或者鑭金屬，并且該膜形成具有5nm至30nm的厚度以不填充溝槽部分31。例如，使用硅化鉿或者鑭金屬的硅化物作為金屬化合物膜，并且該膜形成具有5nm至30nm的厚度以不填充溝槽部分31。此外，可以使用控制工作函數(shù)的膜用于第一導電層47。例如，在NFET的情況下，柵電極具有小于4. 6eV、期望等于或者小于4. 3eV的工作函數(shù)。在PFET的情況下，其柵電極具有等于或者大于4. 6eV、期望等于或者大于4. 9eV的工
作函數(shù)。例如，作為工作函數(shù)控制膜的示例，有鈦(Ti)、釩(V)、鎳(Ni)、鋯(Zr)、鈮(Nb)、鉬(Mo)、釕(Ru)、鉿(Hf)、鉭(Ta)、鴇(W)、鉑(Pt)的金屬、包含這些金屬的合金和這些金屬的化合物。作為金屬化合物，有金屬氮化物和金屬和半導體化合物。作為示例，金屬和半導體化合物包括金屬硅化物。作為適合于NFET的工作函數(shù)控制膜的示例，有諸如鉿(Hf)和鉭(Ta)的金屬和包含這些金屬的合金以及這些金屬的化合物，具體地，硅化鉿(HfSiOx)更優(yōu)選。用于nMOSFET的硅化鉿具有約4. leV至4. 3eV的工作函數(shù)。作為適合于PFET的工作函數(shù)控制膜的示例，有諸如鈦(Ti)、鉬(Mo)和釕(Ru)的金屬和包含這些金屬的合金以及這些金屬的化合物，具體地，氮化鈦(TiN)或者釕(Ru)更優(yōu)選。用于pM0SFET的氮化鈦具有約4. 5eV至5. 0eV的工作函數(shù)。第一導電層47具有NFET的柵電極，并且適合于NFET的工作函數(shù)控制膜用于第一導電層47。此外，包括金屬層或者金屬化合物層的第二導電層48形成在第一導電層47上以填充溝槽部分31。因而，豎直晶體管21的柵電極21G在溝槽部分31中包括第一導電層47的導電層35、第二導電層48的填充層36和第二導電層48的電極層37。此外，在像素部分12的半導體襯底11上，形成多個平面晶體管22。例如，有復置晶體管22R、放大晶體管22A、選擇晶體管(未示出)。在附圖中，示出了復置晶體管22R和放大晶體管22A。在平面晶體管22中，例如，由具有與第一導電層47和第二導電層48相同層的多
晶硅膜經由柵極絕緣膜32在半導體襯底11的像素部分12中形成柵電極22G。此外，在周邊電路部分13的半導體襯底11上，形成平面晶體管的NFET23和
PFET24。在NFET23中，例如，由具有與第一導電層47和第二導電層48相同層的膜經由柵極絕緣膜32在半導體襯底11的周邊電路部分13中形成柵電極23G。此外，在PFET24中，例如，由具有與第二導電層48相同層的膜經由柵極絕緣膜32在半導體襯底11的周邊電路13中形成柵電極24G。因而，第二導電層48形成NFET的柵電極，并且優(yōu)選地使用適合于NFET的工作函數(shù)控制膜。作為用于第二導電層48的材料的示例，有諸如鈦(Ti)、鉬(Mo)和釕(Ru)的金屬和包含這些金屬的合金以及這些金屬的化合物，具體地，氮化鈦(TiN)或者釕(Ru)更優(yōu)選。用于PFET的氮化鈦具有約4. 5eV至5. 0eV的工作函數(shù)。在平面晶體管22的柵電極22G的兩側的半導體襯底11上，形成源極和漏極區(qū)域25、26。此處，例如，由共同擴散層形成復置晶體管22R的源極和漏極區(qū)域26和放大晶體
21管22A的源極和漏極區(qū)域25。此外，由共同擴散層形成放大晶體管22A的源極和漏極區(qū)域26和選擇晶體管(未示出)的源極和漏極區(qū)域(未示出)。此外，豎直晶體管側的復置晶體管22R的源極和漏極區(qū)域25和豎直晶體管21的
源極和漏極區(qū)域是共同的。共同擴散層是浮動擴散FD。此外，這些擴散層可以是共同的或者使用金屬配線而連接。因而，豎直晶體管21是讀取由光電轉換部分51光電轉換的信號電荷的轉移晶體管。另一方面，在周邊電路部分13的平面晶體管NFET23的柵電極23G的兩側的半導體襯底11上，形成源極和漏極區(qū)域27、28。此外，在平面晶體管PFET24的柵電極24G的兩側的半導體襯底11上，形成源極和漏極區(qū)域29、30。注意，在平面晶體管22、NFET23、PFET24的源極和漏極區(qū)域25至30中，可以根據(jù)需要形成延伸區(qū)域(未示出)。此外，在半導體襯底11上，形成配線層81。例如，配線層81包括多層配線82、在配線之間連接的插塞83和覆蓋配線82的絕緣膜84。絕緣膜84形成為多層，并且最下絕緣膜85覆蓋各個柵電極21G至24G。此外，多層配線82在附圖中形成為兩層，然而，層數(shù)根據(jù)需要可以為三、四或者更多。此外，支撐襯底(未示出)形成在配線層81側。半導體襯底11的形成光電轉換部分51的一側形成具有期望的厚度，并且在其上形成濾色層、集光透鏡(微透鏡)等。
如上所述，構造固態(tài)成像裝置4。在根據(jù)本發(fā)明實施例的固態(tài)成像裝置4中，在溝槽部分31內，形成在其內表面經由柵極絕緣膜32形成的導電層35、填充溝槽部分31的內部的填充層36和由連接到導電層35的電極層37形成的柵電極21G。有效地，導電層35具有柵電極21G的功能。因而，不必用導電層35填充溝槽部分31，因而不必如現(xiàn)有技術那樣在填充溝槽部分31的多晶硅中通過用于形成柵電極的高溫熱處理來將雜質擴散到溝槽部分31的底部。此外，不必在填充溝槽部分31的多晶硅中進行高能量離子注入以允許注入的離子到達溝槽部分31的底部。
因而，豎直晶體管21能被構造，并且具有微小柵極長度的豎直晶體管、平面晶體管22、NFET23和PFET24安裝在同一半導體襯底上。因而，有以下優(yōu)點能實現(xiàn)晶體管的更高的精細化和更高密度封裝，并能實現(xiàn)更高精細化和更高圖像處理速度。
此外，在固態(tài)成像裝置1至4中，由高密度P型區(qū)域55和高密度P型區(qū)域52形成光電轉換部分51的主pn結。因而，pn結形成在半導體襯底11內，且pn結的一部分在像素部分12的平面晶體管22下方延伸。例如，從半導體襯底11的一側(與光進入側相反)可見，光電二極管3橫跨由像素隔離的第二器件隔離區(qū)域15劃分的相鄰單位像素的區(qū)域而形成。從半導體襯底11的后側(光進入側)可見，光電轉換部分51的區(qū)域對應于單位像素的區(qū)域。在固態(tài)成像裝置1至4中，光電轉換部分51設置在形成在像素部分12上的豎直晶體管21的轉移晶體管、平面晶體管22的選擇晶體管(未示出)的下方。以此方式，光電轉換部分51相對于像素部分12的各個晶體管立體布置，因而，隨著其面積增大，像素面積能減小。因而，能確保光電轉換部分51的更大的面積，并且能從半導體襯底11的后表面引入入射光，由此在不降低飽和電荷量(Qs)和靈敏度的情況下實現(xiàn)了像素尺寸的小型化。
豎直晶體管21的溝道部分從光電轉換部分51讀取光電轉換了的信號電荷。為此目的，豎直晶體管21的柵電極21G位于光電轉換部分51的中心處，并且在整個光電轉換部分中產生的信號電荷有效地通過溝道部分讀取到豎直晶體管21。因而，能從光電轉換部分51容易地讀取信號電荷。此外，光電轉換部分51的高密度N型區(qū)域52還用作豎直晶體管21的源極和漏極區(qū)域，并且取決于豎直晶體管21的深度確定有效溝道長度。此外，在豎直晶體管21中，在深度等于或者大于光電轉換部分51的pn結部分(高密度N型區(qū)域52和高密度P型區(qū)域55之間的界面)的深度的位置處形成其柵電極和柵極絕緣膜32的底部。由此，豎直晶體管21的溝道可靠地形成在光電轉換部分51和源極和漏極區(qū)域25之間，并且能可靠地執(zhí)行豎直晶體管21的操作。此外，低密度P型區(qū)域56形成在豎直晶體管21的柵極絕緣膜32和光電轉換部分51的高密度N型區(qū)域52之間，由此抑制了由于光電轉換部分51的缺陷而造成泄漏電流的產生。此外，低密度P型區(qū)域54形成在豎直晶體管21的柵極絕緣膜32和光電轉換部分51的高密度P型區(qū)域55之間，由此在保持光電轉換部分51的電荷蓄積容量的同時豎直晶體管21進行的電荷轉移變得容易。注意，在固態(tài)成像裝置1至4中，已經圖示了作為轉移晶體管21的豎直晶體管22R、放大晶體管22A、選擇晶體管等由擴散層連接這樣的構造，然而，各個晶體管可以被器件隔離區(qū)域隔離，并由配線連接。[各個固態(tài)成像裝置能應用到的CMOS固態(tài)成像裝置的一個示例] 此處，將根據(jù)圖5的電路構造圖描述圖1至4中描述的各個固態(tài)成像裝置1至4
應用到的CMOS固態(tài)成像裝置的一個示例。如圖5所示，固態(tài)成像裝置(CMOS圖像傳感器)201具有像素部分210(相當于圖1至圖4中的像素部分12)和周邊電路部分220(相當于圖1至圖4中的周邊電路部分13)，其中在像素部分210中包含光電轉換部分的像素211以二維的方式布置成矩陣，并且周邊電路部分220包括獨立地控制控制信號線的驅動電路221、像素豎直掃描電路223、定時產生器電路225、水平掃描電路227等來作為其周邊電路。像素部分210對應于使用圖1至圖4描述的像素部分12。像素電路部分220對應于使用圖1至圖4描述的周邊電路部分13。
對于像素211的矩陣布置，針對每列設置輸出信號線241，針對每行設置控制信號線。作為這些控制信號線，例如提供轉移控制線242、復置控制線243和選擇控制線244。此外，針對每個像素211提供供應復置電壓的復置線245。示出了像素211的電路構造的示例。根據(jù)電路示例的單位像素在光接受部分231中包括作為光電轉換元件的光電二極管，并且例如是具有轉移晶體管232、復置晶體管233、放大晶體管234和選擇晶體管235的四個晶體管的像素電路。光電二極管對應于使用圖1至圖4描述的光電轉換部分51。此外，轉移晶體管232對應于使用圖1至圖4描述的豎直晶體管21。此外，復置晶體管233對應于使用圖1至圖4描述的復置晶體管22R，并且放大晶體管234對應于使用圖1至圖4描述的放大晶體管22A。此外，選擇晶體管235對應于使用圖1至圖4描述的選擇晶體管。此處，例如可以使用N溝道MOS晶體管作為轉移晶體管232、復置晶體管233、放大晶體管234和選擇晶體管235。
轉移晶體管232連接在光接受部分231的光電二極管的陰電極和作為電荷電壓轉換部分的浮動擴散部分236之間。浮動擴散部分236對應于使用圖1至圖4描述的浮動擴散部分FD。當轉移脈沖提供到轉移晶體管232的柵電極(控制電極)時，光電轉換并蓄積在光接受部分231中的信號電荷(此處，電子)轉移到浮動擴散部分236。
在復置晶體管233中，漏電極連接到復置線245，并且源電極連接到浮動擴散部分236。當復置脈沖先于從光接受部分231到浮動擴散部分236的信號電荷的轉移而提供到柵電極時，浮動擴散部分236的電勢復置為復置電壓。在放大晶體管234中，柵電極連接到浮動擴散部分236，并且漏電極連接到像素電源Vdd。晶體管輸出被復置晶體管233復置之后的浮動擴散部分236的電勢作為復置水平。此外，晶體管輸出被轉移晶體管232轉移信號電荷之后的浮動擴散部分236的電勢作為信號水平。在選擇晶體管235中，例如，漏電極連接到放大晶體管234的源電極，并且源電極連接到輸出信號線241。晶體管在選擇脈沖提供到柵電極時接通，并在像素211處于選擇狀態(tài)下輸出從放大晶體管234輸出的信號到輸出信號線241。注意，可以采用選擇晶體管235連接在像素電源Vdd和放大晶體管234的漏電極之間這樣的構造。采用驅動電路221以執(zhí)行在像素部分210的讀取行中讀取每個像素211的信號的讀取操作。像素豎直掃描電路223包括移位寄存器、地址解碼器等。電路適合地產生復置脈沖、轉移脈沖、選擇脈沖等，由此針對每個電子快門行和讀取行以行單位來豎直掃描像素部分210的各個像素211。同時，該電路對電子快門行執(zhí)行電子快門操作以用于對該行的像素211進行信號掃描。該電路對相同的行(電子快門行)執(zhí)行的電子快門操作比驅動電路221的讀取掃描提前與快門速度對應的時間。水平掃描電路227包括移位寄存器和地址解碼器等，并對像素部分210的每個像素列執(zhí)行水平掃描。定時產生器電路225產生定時信號和控制信號作為驅動電路221、像素豎直掃描電路223的操作的基準。固態(tài)成像裝置(CMOS圖像傳感器)201的構造僅僅是示例，并且不限于該構造。
5.第五實施例[固態(tài)成像裝置的第一制造方法的一個示例] 接著，使用圖6至圖14的制造處理截面圖說明根據(jù)本發(fā)明第五實施例的固態(tài)成像裝置的第一制造方法的一個示例。根據(jù)本發(fā)明實施例的固態(tài)成像裝置的第一制造方法形成用于光電轉換入射光以獲得電信號的光電轉換部分以及像素部分，該像素部分包括從光電轉換部分讀取信號電荷的豎直晶體管和處理讀取的信號電荷的平面晶體管。同時，周邊電路部分形成在像素部分的周邊。周邊電路部分形成具有第一導電類型(以下例如，N型)溝道晶體管(以下稱為NFET)和第二導電類型(以下例如P型)溝道晶體管(以下稱為PFET)。
形成像素部分和周邊電路部分的各個晶體管的柵電極的處理如下。
[各個晶體管的柵極的制造處理] 如圖6中(1)所示，在半導體襯底11中，形成將形成像素部分的像素部分形成區(qū)域16與形成周邊電路部分的周邊電路部分形成區(qū)域17隔離的第一器件隔離區(qū)域14。同
時，形成將在像素部分形成區(qū)域16內形成的像素隔離的第二器件隔離區(qū)域15。此外，盡管未示出，阱區(qū)域形成在形成光電轉換部分的區(qū)域、形成像素部分的晶體
管的區(qū)域、形成周邊電路部分的NFET、OPFET的區(qū)域等中。例如，第一器件隔離區(qū)域14通過通常的STI(淺溝槽隔離)形成。此外，例如，第二器件隔離區(qū)域15由P型擴散層形成。此外，盡管在附圖中未示出，下文將描述其詳細情況的光電轉換部分形成在像素部分形成區(qū)域16的半導體襯底11中。然后，溝槽部分31形成在半導體襯底11的豎直晶體管的柵電極的區(qū)域中。例如，溝槽部分31使用光刻膠掩膜通過干蝕刻而形成為具有例如0. lum至0. 4um的寬度。在形成溝槽部分31之后去除用作蝕刻掩膜的光刻膠掩膜。然后，柵極絕緣膜32形成在半導體襯底11的包括溝槽部分31的內表面的表面
上。例如，通過對半導體襯底11的表面進行表面氧化來形成柵極絕緣膜32。然后，如圖6中(2)所示，在包括溝槽部分31的內表面的半導體襯底11上，第一
多晶硅膜33經由柵極絕緣膜32在未摻雜狀況下形成。例如，通過化學氣相沉積，第一多晶
硅膜33形成為具有溝槽部分31的寬度的一半的厚度，從而不以30nm以上的厚度填充溝槽
部分31。此外，保護膜61形成在第一多晶硅膜33上。保護膜61例如是氧化硅膜，并且例如形成為具有等于或者大于10nm的厚度。氧化硅膜通過諸如熱氧化、化學氣相沉積等的膜形成技術形成。然后，如圖7中的(3)所示，光刻膠掩膜62形成在周邊電路部分形成區(qū)域17的保護膜61上。然后，使用光刻膠掩膜62作為蝕刻掩膜，去除保護膜61，并且將第一多晶硅膜33暴露在像素部分形成區(qū)域16上。然后，去除光刻膠掩膜62。在附圖中，示出了緊接在去除光刻膠掩膜62之前的狀態(tài)。然后，如圖(7)中的(4)所示，第一導電類型雜質(例如，N型雜質)摻雜在像素部分形成區(qū)域16的第一多晶硅膜33中。例如，使用諸如氣相摻雜的各相同性摻雜。例如，當摻雜N型雜質時，使用磷(P)或者砷(As)，并且例如當摻雜P型雜質時，使用硼(B)。摻雜密度設定為即使當摻雜物在包括以后形成的第二多晶硅膜在內的全部多晶硅中擴散時也能確保lX1019cm—3以上的雜質密度這樣的密度。然后，去除保護膜61。在附圖中，示出了緊接在去除保護膜61之前的狀態(tài)。
結果，如圖8中的(5)所示，第一多晶硅膜33在像素部分形成區(qū)域16中摻雜有雜質，而在周邊電路部分形成區(qū)域17中不進行摻雜。然后，如圖8中的(6)所示，在不摻雜的狀況下第二多晶硅膜34形成在第一多晶硅膜33上。然后，如圖9(7)所示，N型雜質摻雜在像素部分形成區(qū)域16和在周邊電路部分形成區(qū)域17上形成NFET的區(qū)域中的第二多晶硅膜34和第一多晶硅膜33中。此處，N型雜質不離子注入到溝槽部分31內的第二多晶硅膜34中，留下沒有被摻雜的第二多晶硅膜34，并且形成填充層36。注意，通過熱處理，可以擴散N型雜質。
此外，在形成PFET的區(qū)域上的第二多晶硅膜34和第一多晶硅膜33摻雜有P型雜質。例如，在N型的情況下，磷(P)或者砷(As)用作想摻雜物，并且能量設定為5keV至10keV，摻雜量設定為lX1015ions/cm2至1 X 1016ions/cm2。例如，在P型的情況下，使用硼(B)或者B&、銦(In)作為摻雜物，并且能量設定為5keV至10keV，摻雜量設定為1 X 1015ions/cm2至1 X 1016ions/cm2。然后，如圖9(8)所示，用第一多晶硅膜33和第二多晶硅膜34形成豎直晶體管21的柵電極21G、像素部分的平面晶體管的柵電極22G、周邊電路部分的各個晶體管的柵電極23G、24G。因而，柵電極21G包括摻雜有N型雜質的第一多晶硅膜33的導電層35、填充層36和第二多晶硅膜34摻雜有N型雜質的部分。此外，柵電極22G和柵電極23G包括摻雜有第一導電類型雜質的第一多晶硅膜33和摻雜有第一導電類型雜質的第二多晶硅膜34。此外，柵電極24G包括摻雜有第二導電類型雜質的第一多晶硅膜33和第二多晶硅膜34。
可以使用多孔硅膜來代替第一多晶硅膜33。[O307][光電轉換部分的制造處理] 此處，以下將描述形成光電轉換部分的方法的示例。如圖10(1)所示，例如準備p型半導體襯底作為半導體襯底11。光電轉換部分51形成于半導體襯底11上。光電轉換部分51包括光電二極管。例
如，通過使用光刻膠掩膜(未示出)進行離子注入，N型半導體區(qū)域(以下稱為"高密度N
型區(qū)域")52形成在半導體襯底11的表面?zhèn)忍?。在此區(qū)域下方，與此區(qū)域結合形成密度低
于高密度N型區(qū)域52的密度的N型半導體區(qū)域(以下稱為"低密度N型區(qū)域")53。此外，
通過離子注入P型雜質，在高密度N型區(qū)域52上形成P型半導體區(qū)域(以下稱為"低密度
P型區(qū)域")54。然后去除光刻膠掩膜。接著，通過使用新的光刻膠掩膜(未示出)進行離子注入，在低密度P型區(qū)域54留在高密度N型區(qū)域52的一部分中的情況下，在區(qū)域54的周圍，形成密度比低密度P型區(qū)域54的密度高的P型半導體區(qū)域(以下稱為"高密度P型區(qū)域")55。優(yōu)選地，低密度P型區(qū)域54留在高密度N型區(qū)域52的中心處以為了容易地讀取電荷。然后，如圖11(2)所示，形成已經使用圖6中的(1)進行說明的溝槽部分31，并且形成柵極絕緣膜32。溝槽部分31形成為穿過低密度P型區(qū)域54，并到達高密度N型區(qū)域52的上部。然后，如圖12(3)所示，通過傾斜離子注入，在溝槽部分31的底部側和其下側處的半導體襯底11中，形成具有與低密度P型區(qū)域54的密度幾乎相等的密度的低密度P型區(qū)域56。然后，如圖13(4)所示，形成將在像素部分形成區(qū)域16內形成的像素隔離的第二
器件隔離區(qū)域15。注意，可以在形成光電轉換部分51之后并在形成溝槽部分31之前形成
第二器件隔離區(qū)域15。以此方式，形成光電轉換部分51。[形成晶體管的柵電極之后的制造處理]
此外，如圖14所示，在形成各個晶體管的柵電極21G至24G之后，以與在第一制造方法中描述的方式相同的方式，在各個柵電極21G至24G的兩側的半導體襯底11上形成延伸區(qū)域(未示出)和源極和漏極區(qū)域25至30等。此外，在半導體襯底ll上形成配線層 81。然后，盡管未示出，在配線層81—側處形成支撐襯底之后，半導體襯底11的形成光電轉換部分51的一側被接地或者拋光，使得半導體襯底11可以具有期望的厚度。
然后，在半導體襯底11的一側形成濾色層、集光透鏡(微透鏡)等。
以此方式，完成固態(tài)成像裝置1。在根據(jù)本發(fā)明實施例的固態(tài)成像裝置的第一制造方法中，通過在溝槽部分31的內表面上經由柵極絕緣膜32形成的第一多晶硅膜33中摻雜導電雜質形成有效用作柵電極的導電層35。此外，由未摻雜第二多晶硅膜34的填充溝槽部分36的內部的填充層36和第二多晶硅膜34的摻雜有第一導電類型雜質并連接到第一多晶硅膜33的電極層37形成柵電極21G。有效地，導電層35具有柵電極21G的功能。因而，不必用導電層35填充溝槽部分31，因而不必如現(xiàn)有技術那樣在填充溝槽部分31的多晶硅中通過用于形成柵電極的高溫熱處理來將雜質擴散到溝槽部分31的底部。此外，不必在填充溝槽部分31的多晶硅中進行高能量離子注入以允許注入的離子到達溝槽部分31的底部。例如，Y.Nishida et al. ， IEDM Tech. Dig. ，pp. 869-872，December 2001公開了通常，在作為平面晶體管的表面溝道CMOSFET中，必須將NFET的柵電極形成為N型，將PFET 的柵電極形成為P型。此外，已經知道一種使用現(xiàn)場摻雜的多晶硅用于豎直晶體管的各個柵電極的技術。在該技術中，有一種填充形成豎直晶體管的豎直孔并形成平面晶體管的CMOSFET的柵電極的方法。然而，根據(jù)此方法，難以制造CMOSFET，因為CMOSFET的NFET或者PFET的柵電極的導電性反轉到原來的導電性。為了避免這種情況，可以想到，單獨地制造豎直晶體管和平面晶體管的柵電極，然而在此情況下，步驟數(shù)增大，并且成本增大。此外，當平面晶體管的柵極工作時，存在著之前已經形成的豎直晶體管的水平差，并且在平面晶體管的柵極蝕刻中殘留殘余物。由此，造成了產量的降低。另一方面，在根據(jù)本發(fā)明實施例的固態(tài)成像裝置的第一制造方法中，通過在未摻雜第一多晶硅膜33和未摻雜第二多晶硅膜34中摻雜預定的導電類型的雜質，形成像素部分12和周邊電路部分13的平面晶體管(NEFT23、 PFET24)的柵電極23G、24G。因而，分別將NFET23的柵電極23G和PFET24的柵電極24G單獨地形成為N型和P型。此外，能形成具有微小柵極長度的柵電極23G、24G。因而，具有微小柵極長度的豎直晶體管21和平面晶體管22至24安裝在同一半導體襯底上。因而，有以下優(yōu)點能實現(xiàn)晶體管的更高的精細化和更高密度封裝，并能實現(xiàn)更高精細化和更高圖像處理速度。此外，不像現(xiàn)有技術那樣造成產量的降低。
6.第六實施例[固態(tài)成像裝置的制造方法的第二示例] 接著，使用15至圖17的制造處理截面圖說明根據(jù)本發(fā)明第六實施例的固態(tài)成像裝置的制造方法的第二示例。
27
根據(jù)本發(fā)明實施例的固態(tài)成像裝置的第二制造方法形成用于光電轉換入射光以獲得電信號的光電轉換部分以及像素部分，該像素部分包括從光電轉換部分讀取信號電荷的豎直晶體管和處理讀取的信號電荷的平面晶體管。同時，周邊電路部分形成在像素部分的周邊。周邊電路部分形成具有第一導電類型(以下例如，N型)溝道晶體管(以下稱為 NFET)和第二導電類型(以下例如P型)溝道晶體管(以下稱為PFET)。
形成像素部分和周邊電路部分的各個晶體管的柵電極的處理如下。
[各個晶體管的柵極的制造處理] 如圖15中(1)所示，在半導體襯底11中，形成將形成像素部分的像素部分形成區(qū)
域16與形成周邊電路部分的周邊電路部分形成區(qū)域17隔離的第一器件隔離區(qū)域14。同
時，形成將在像素部分形成區(qū)域16內形成的像素隔離的第二器件隔離區(qū)域15。此外，盡管未示出，阱區(qū)域形成在形成光電轉換部分的區(qū)域、形成像素部分的晶體
管的區(qū)域、形成周邊電路部分的NFET、OPFET的區(qū)域等中。例如，第一器件隔離區(qū)域14通過通常的STI(淺溝槽隔離)形成。此外，例如，第二器件隔離區(qū)域15由P型擴散層形成。此外，盡管在附圖中未示出，已經參照圖14描述其詳細情況的光電轉換部分形成在像素部分形成區(qū)域16的半導體襯底11中。然后，溝槽部分31形成在半導體襯底11的豎直晶體管的柵電極的區(qū)域中。例如，溝槽部分31使用光刻膠掩膜通過干蝕刻而形成為具有例如0. lum至0. 4um的寬度。在形成溝槽部分31之后去除用作蝕刻掩膜的光刻膠掩膜。然后，柵極絕緣膜32形成在半導體襯底11的包括溝槽部分31的內表面的表面上。例如，通過對半導體襯底11的表面進行表面氧化來形成柵極絕緣膜32。
然后，如圖15中(2)所示，在包括溝槽部分31的內表面的半導體襯底11上，多晶硅膜63經由柵極絕緣膜32在未摻雜狀況下形成。例如，通過化學氣相沉積，多晶硅膜63形成為具有溝槽部分31的寬度的一半的厚度，從而不以30nm以上的厚度填充溝槽部分31。
此外，保護膜64形成在多晶硅膜63上。保護膜64例如是氧化硅膜，并且例如形成為具有等于或者大于10nm的厚度。氧化硅膜通過諸如熱氧化、化學氣相沉積等的膜形成技術形成。然后，如圖16中的(3)所示，光刻膠掩膜65形成在周邊電路部分形成區(qū)域17的 PFET的形成區(qū)域的保護膜64上。然后，使用光刻膠掩膜65作為蝕刻掩膜，去除保護膜64，并且將多晶硅膜63暴露在像素部分形成區(qū)域16和周邊電路部分形成區(qū)域17的NFET的形成區(qū)域上。然后，去除光刻膠掩膜65。在附圖中，示出了緊接在去除光刻膠掩膜65之前的狀態(tài)。然后，如圖16中的(4)所示，通過將第一導電類型雜質(例如，N型雜質)摻雜在像素部分形成區(qū)域16和周邊電路部分形成區(qū)域17的NFET的形成區(qū)域的多晶硅膜63中，形成摻雜有第一導電類型雜質的多晶硅膜38。例如，使用諸如氣相摻雜的各相同性摻雜。例如，當摻雜N型雜質作為第一導電類型雜質時，使用磷(P)或者砷(As)。例如當摻雜P型雜質時，使用硼(B)。摻雜密度設定為即使當摻雜物在包括以后形成的第二多晶硅膜在內的全部多晶硅中擴散時也能確保lX1019cm—3以上的雜質密度以抑制柵極損耗這樣的密度。
然后，去除保護膜64。在附圖中，示出了緊接在去除保護膜64之前的狀態(tài)。
結果，如圖17中的(5)所示，當N型雜質用作第一導電類型雜質時，多晶硅膜63 在像素部分形成區(qū)域16和周邊電路部分形成區(qū)域17的NFET的形成區(qū)域中摻雜有N型雜質，而在周邊電路部分形成區(qū)域17的PFET的形成區(qū)域中不進行摻雜。
然后，光刻膠掩膜(未示出)形成在多晶硅膜63上，并且開口部分(未示出)形成在光刻膠掩膜的周邊電路部分形成區(qū)域中形成PFET的區(qū)域上。光刻膠掩膜用作離子注入掩膜，第二導電類型的雜質(例如，P型雜質)摻雜在多晶硅膜63中，由此，形成摻雜有第二導電類型雜質的多晶硅膜40.然后，去除光刻膠掩膜。然后，如圖17中的(6)所示，金屬膜(或者金屬化合物膜)39形成在多晶硅膜38、 40上。對于金屬膜，對于金屬膜，例如，可以使用諸如鎢或者鎳的金屬。對于金屬化合物膜，例如，可以使用諸如氮化鎢或者氮化鈦的金屬氮化物或者諸如硅化鎳或者硅化鈷的金屬硅化物。然后，如圖18 (7)所示，利用多晶硅膜38、40和金屬膜(或者金屬化合物膜)39，形成豎直晶體管21的柵電極21G、像素部分12的平面晶體管的柵電極22G、周邊電路部分13 的各個晶體管的柵電極23G、24G。因而，柵電極21G包括摻雜有N型雜質的多晶硅膜38的導電層35、金屬層(或者金屬化合物層)39的填充層36和電極層37 。此外，柵電極22G和柵電極23G包括摻雜有第一導電類型雜質的多晶硅膜38和金屬層(或者金屬化合物層)39。此外，柵電極24G包括摻雜有第二導電類型雜質的多晶硅膜40和金屬層(或者金屬化合物層)39。
可以使用多孔硅膜來代替多晶硅膜63。
[光電轉換部分的制造處理] 此外，以與第一制造方法中說明的方式相同的方式執(zhí)行光電轉換部分的制造處理。此處，溝槽31相對于光電轉換部分51的形成位置與在第一制造方法中說明的位置相同。[形成晶體管的柵電極之后的制造處理] 此外，在形成各個晶體管的柵電極21G至24G之后，以與在第一制造方法中根據(jù)圖 14描述的方式相同的方式，在各個柵電極21G至24G的兩側的半導體襯底11上形成延伸區(qū) 域(未示出)和源極和漏極區(qū)域25至30等。此外，在半導體襯底11上形成配線層81。
然后，盡管未示出，在配線層81 —側處形成支撐襯底之后，半導體襯底11的形成光電轉換部分51的一側被接地或者拋光，使得半導體襯底11可以具有期望的厚度。
然后，在半導體襯底11的一側形成濾色層、集光透鏡(微透鏡)等。
在根據(jù)本發(fā)明實施例的固態(tài)成像裝置的第二制造方法中，通過在溝槽部分31的內表面上經由柵極絕緣膜32形成的多晶硅膜63中摻雜導電雜質形成有效用作柵電極21G 的導電層35。此外，由金屬膜(或者金屬化合物膜)的填充溝槽部分36的內部的填充層 36和金屬膜(或者金屬化合物膜)的連接到導電層35的電極層37形成柵電極21G。有效地，導電層35具有柵電極21G的功能。因而，不必用導電層35填充溝槽部分31，因而不必如現(xiàn)有技術那樣在填充溝槽部分31的多晶硅中通過用于形成柵電極的高溫熱處理來將雜質擴散到溝槽部分31的底部。此外，不必在填充溝槽部分31的多晶硅中進行高能量離子注入以允許注入的離子到達溝槽部分31的底部。
例如，Y.Nishida et al. ， IEDM Tech. Dig. ，pp. 869-872，December 2001公開了通常，在作為平面晶體管的表面溝道CMOSFET中，必須將NFET的柵電極形成為N型，將PFET 的柵電極形成為P型。此外，已經知道一種使用現(xiàn)場摻雜的多晶硅用于豎直晶體管的各個柵電極的技術。在該技術中，有一種填充形成豎直晶體管的豎直孔并形成平面晶體管的CMOSFET的柵電極的方法。然而，根據(jù)此方法，難以制造CM0SFET，因為CMOSFET的NFET或者PFET的柵電極的導電性反轉到原來的導電性。為了避免這種情況，可以想到，單獨地制造豎直晶體管和平面晶體管的柵電極，然而在此情況下，步驟數(shù)增大，并且成本增大。此外，當平面晶體管的柵極工作時，存在著之前已經形成的豎直晶體管的水平差，并且在平面晶體管的柵極蝕刻中殘留殘余物。由此，造成了產量的降低。另一方面，在根據(jù)本發(fā)明實施例的固態(tài)成像裝置的第二制造方法中，通過在直接形成在柵電極32上的未摻雜多晶硅膜63中摻雜預定的導電類型的雜質，形成像素部分 12和周邊電路部分13的平面晶體管(NEFT23、 PFET24)的柵電極23G、24G。因而，分別將 NFET23的柵電極23G和PFET24的柵電極24G單獨地形成為N型和P型。此外，能形成具有微小柵極長度的柵電極23G、24G。因而，具有微小柵極長度的豎直晶體管21、平面晶體管22、NFET23和PFET24安裝在同一半導體襯底11上。因而，有以下優(yōu)點能實現(xiàn)晶體管的更高的精細化和更高密度封裝，并能實現(xiàn)更高精細化和更高圖像處理速度。此外，不像現(xiàn)有技術那樣造成產量的降低。
7.第七實施例[固態(tài)成像裝置的制造方法的第三示例] 接著，使用19至圖20的制造處理截面圖說明根據(jù)本發(fā)明第七實施例的固態(tài)成像裝置的制造方法的第三示例。根據(jù)本發(fā)明實施例的固態(tài)成像裝置的第三制造方法形成用于光電轉換入射光以獲得電信號的光電轉換部分以及像素部分，該像素部分包括從光電轉換部分讀取信號電荷的豎直晶體管和處理讀取的信號電荷的平面晶體管。同時，周邊電路部分形成在像素部分的周邊。周邊電路部分形成具有第一導電類型(以下例如，N型)溝道晶體管(以下稱為 NFET)和第二導電類型(以下例如P型)溝道晶體管(以下稱為PFET)。
形成像素部分和周邊電路部分的各個晶體管的柵電極的處理如下。
[各個晶體管的柵極的制造處理] 如圖19中(1)所示，在半導體襯底11中，形成將形成像素部分的像素部分形成區(qū)
域16與形成周邊電路部分的周邊電路部分形成區(qū)域17隔離的第一器件隔離區(qū)域14。同
時，形成將在像素部分形成區(qū)域16內形成的像素隔離的第二器件隔離區(qū)域15。此外，盡管未示出，阱區(qū)域形成在形成光電轉換部分的區(qū)域、形成像素部分的晶體
管的區(qū)域、形成周邊電路部分的NFET、OPFET的區(qū)域等中。例如，第一器件隔離區(qū)域14通過通常的STI(淺溝槽隔離)形成。此外，例如，第二器件隔離區(qū)域15由P型擴散層形成。此外，盡管在附圖中未示出，已經參照圖14描述其詳細情況的光電轉換部分形成在像素部分形成區(qū)域16的半導體襯底11中。
然后，溝槽部分31形成在半導體襯底11的豎直晶體管的柵電極的區(qū)域中。例如，溝槽部分31使用光刻膠掩膜通過干蝕刻而形成為具有例如0. lum至0. 2um的寬度。在形成溝槽部分31之后去除用作蝕刻掩膜的光刻膠掩膜。然后，柵極絕緣膜32形成在半導體襯底11的包括溝槽部分31的內表面的表面
上。例如，通過對半導體襯底11的表面進行表面氧化來形成柵極絕緣膜32。可選地，可以使用包括包含從硅(Si)、鋁(Al)、銦(Y)、鋯(Zr)、鑭(La)、鉿(Hf)和
鉭(Ta)中選擇的至少一種的氧化物、硅化物、氮氧化物或者氮氧硅化物的膜作為柵極絕緣
膜32. 具體地，例舉氧化硅(Si02)、氧化鉿(Hf02)、氧化鋯(Zr02)、氧化鑭(La203)、氧化銦(YA)、氧化鉭(TaA)、氧化鋁(A1A)、硅化鉿(HfSiO》、硅化鋯(ZrSiOx)、鋯鈦酸鹽 (ZrTiO》、氧化鉿鋁(HfA10》、氧化鋯鋁(ZrA10x)，此外還例舉它們(氧氮化硅(SiON)、氧氮化鉿硅(HfSiON)等的氮化物。這些材料的相對介電常數(shù)根據(jù)組成和結晶性而略微變化。例如，Hf02的相對介電常數(shù)是25至30， Zr02的介電常數(shù)是20至25。在包括溝槽部分31的內表面的半導體襯底11上，經由柵極絕緣膜32形成包括第一金屬膜(或者第一金屬化合物膜)的導電層47。對于第一金屬膜，例如，使用鉿(Hf)或者鑭金屬，并且該膜形成具有5nm至30nm的厚度以不填充溝槽部分31。例如，使用硅化鉿或者鑭金屬的硅化物作為金屬化合物膜，并且該膜形成具有5nm至30nm的厚度以不填充溝槽部分31。注意，控制工作函數(shù)的膜可以用于第一導電層47。例如，在NFET的情況下，柵電極具有小于4. 6eV、期望等于或者小于4. 3eV的工作函數(shù)。在PFET的情況下，其柵電極具有等于或者大于4. 6eV、期望等于或者大于4. 9eV的工
作函數(shù)。例如，作為工作函數(shù)控制膜的示例，有鈦(Ti)、釩(V)、鎳(Ni)、鋯(Zr)、鈮(Nb)、鉬 (Mo)、釕(Ru)、鉿(Hf)、鉭(Ta)、鴇(W)、鉑(Pt)的金屬、包含這些金屬的合金和這些金屬的化合物。作為金屬化合物，有金屬氮化物和金屬和半導體化合物。作為示例，金屬和半導體化合物包括金屬硅化物。作為適合于NFET的工作函數(shù)控制膜的示例，有諸如鉿(Hf)和鉭(Ta)的金屬和包含這些金屬的合金以及這些金屬的化合物，具體地，硅化鉿(HfSiOx)更優(yōu)選。用于nMOSFET 的硅化鉿具有約4. leV至4. 3eV的工作函數(shù)。作為適合于PFET的工作函數(shù)控制膜的示例，有諸如鈦(Ti)、鉬(Mo)和釕(Ru)的金屬和包含這些金屬的合金以及這些金屬的化合物，具體地，氮化鈦(TiN)或者釕(Ru)更優(yōu)選。用于pMOSFET的氮化鈦具有約4. 5eV至5. OeV的工作函數(shù)。然后，如圖19中(2)所示，光刻膠掩膜(未示出)形成在像素部分形成區(qū)域16上。然后，使用光刻膠掩膜作為蝕刻掩膜去除周邊電路部分形成區(qū)域17的導電層35。結果，暴露周邊電路部分形成區(qū)域17的柵極絕緣膜32。
然后，去除光刻膠掩膜。然后如圖20中的(3)所示，例如，在包括導電層35的柵極絕緣膜32上在未摻雜的狀況下形成多晶硅膜42。然后，如圖20中的(4)所示，第一導電類型雜質(例如，N型雜質)摻雜在像素部
31分形成區(qū)域16和在形成周邊電路部分形成區(qū)域17的NFET的區(qū)域中的多晶硅膜42中。此處，N型雜質不離子注入到溝槽部分31內的多晶硅膜42中，留下沒有被摻雜的多晶硅膜 42。注意，通過熱處理，可以擴散N型雜質。此外，在形成周邊電路部分形成區(qū)域17的NFET的區(qū)域中的多晶硅膜42中摻雜第二導電類型雜質(例如，P型雜質)來形成摻雜有第二導電類型的雜質的多晶硅膜44。
例如，在N型的情況下，磷(P)或者砷(As)用作想摻雜物，并且能量設定為5keV 至10keV，摻雜量設定為lX1015ions/cm2至1 X 1016ions/cm2。例如，在P型的情況下，使用硼(B)或者B&、銦(In)作為摻雜物，并且能量設定為 5keV至10keV，摻雜量設定為1 X 1015ions/cm2至1 X 1016ions/cm2。然后，用導電層35和多晶硅膜42形成豎直晶體管21的柵電極21G、像素部分的平
面晶體管的柵電極22G、周邊電路部分的各個晶體管的柵電極23G、24G。因而，柵電極21G包括導電層35、包括未被摻雜的多晶硅膜42的填充層36和包括
摻雜有第一導電類型雜質的多晶硅膜42的電極層。此外，柵電極22G包括導電層35和摻
雜有第一導電類型雜質的多晶硅膜42。此外，柵電極23G包括摻雜有第一導電類型雜質的
多晶硅膜42。此外，柵電極24G包括摻雜有第二導電類型雜質的多晶硅膜42。[光電轉換部分的制造處理] 此外，以與第一制造方法中說明的方式相同的方式執(zhí)行光電轉換部分的制造處理。此處，溝槽31相對于光電轉換部分51的形成位置與在第一制造方法中說明的位置相同。[形成晶體管的柵電極之后的制造處理] 此外，在形成各個晶體管的柵電極21G至24G之后，以與在第一制造方法中根據(jù)圖 14描述的方式相同的方式，在各個柵電極21G至24G的兩側的半導體襯底11上形成延伸區(qū) 域(未示出)和源極和漏極區(qū)域25至30等。此外，在半導體襯底11上形成配線層81。
然后，盡管未示出，在配線層81—側處形成支撐襯底之后，半導體襯底11的形成光電轉換部分51的一側被接地或者拋光，使得半導體襯底11可以具有期望的厚度。
然后，在半導體襯底11的一側形成濾色層、集光透鏡(微透鏡)等。
在根據(jù)本發(fā)明實施例的固態(tài)成像裝置的第三制造方法中，在溝槽部分31的內表面上經由柵極絕緣膜32形成的金屬膜(或者金屬化合物膜)的導電層35有效用作柵電極 21G。此外，由未摻雜多晶硅膜42的填充溝槽部分36的內部的填充層36和摻雜有第一導電類型雜質并連接到金屬膜(或者金屬化合物膜)41的多晶硅膜43形成柵電極21G。有效地，金屬膜(金屬化合物膜)41的導電層35具有柵電極21G的功能。因而，不必用導電層35填充溝槽部分31，因而不必如現(xiàn)有技術那樣在填充溝槽部分31的多晶硅中通過用于形成柵電極的高溫熱處理來將雜質擴散到溝槽部分31的底部。此外，不必在填充溝槽部分 31的多晶硅中進行高能量離子注入以允許注入的離子到達溝槽部分31的底部。
例如，Y.Nishida et al. ， IEDM Tech. Dig. ，pp. 869-872，December 2001公開了通常，在作為平面晶體管的表面溝道CMOSFET中，必須將NFET的柵電極形成為N型，將PFET 的柵電極形成為P型。此外，已經知道一種使用現(xiàn)場摻雜的多晶硅用于豎直晶體管的各個柵電極的技術。在該技術中，有一種填充形成豎直晶體管的豎直孔并形成平面晶體管的CMOSFET的柵電極的方法。然而，根據(jù)此方法，難以制造CM0SFET，因為CM0SFET的NFET或者PFET的柵電極的導電性反轉到原來的導電性。為了避免這種情況，可以想到，單獨地制造豎直晶體管和平面晶體管的柵電極，然而在此情況下，步驟數(shù)增大，并且成本增大。此外，當平面晶體管的柵極工作時，存在著之前已經形成的豎直晶體管的水平差，并且在平面晶體管的柵極蝕刻中殘留殘余物。由此，造成了產量的降低。另一方面，在根據(jù)本發(fā)明實施例的固態(tài)成像裝置的第三制造方法中，通過在直接形成在柵電極32上的未摻雜多晶硅膜42中摻雜預定的導電類型的雜質，形成周邊電路部分13的平面晶體管(NEFT23、 PFET24)的柵電極23G、24G。因而，分別將NFET23的柵電極 23G和PFET24的柵電極24G單獨地形成為N型和P型。此外，能形成具有微小柵極長度的柵電極23G、24G。因而，具有微小柵極長度的豎直晶體管21、平面晶體管22、NFET23和PFET24安裝在同一半導體襯底11上。因而，有以下優(yōu)點能實現(xiàn)晶體管的更高的精細化和更高密度封裝，并能實現(xiàn)更高精細化和更高圖像處理速度。此外，不像現(xiàn)有技術那樣造成產量的降低。
8.第八實施例[固態(tài)成像裝置的制造方法的第四示例] 接著，使用21至圖22的制造處理截面圖說明根據(jù)本發(fā)明第八實施例的固態(tài)成像裝置的制造方法的第四示例。根據(jù)本發(fā)明實施例的固態(tài)成像裝置的第四制造方法形成用于光電轉換入射光以獲得電信號的光電轉換部分以及像素部分，該像素部分包括從光電轉換部分讀取信號電荷的豎直晶體管和處理讀取的信號電荷的平面晶體管。同時，周邊電路部分形成在像素部分的周邊。周邊電路部分形成具有第一導電類型(以下例如，N型)溝道晶體管(以下稱為 NFET)和第二導電類型(以下例如P型)溝道晶體管(以下稱為PFET)。
形成像素部分和周邊電路部分的各個晶體管的柵電極的處理如下。
[各個晶體管的柵極的制造處理] 如圖21中(1)所示，在半導體襯底11中，形成將形成像素部分的像素部分形成區(qū)
域16與形成周邊電路部分的周邊電路部分形成區(qū)域17隔離的第一器件隔離區(qū)域14。同
時，形成將在像素部分形成區(qū)域16內形成的像素隔離的第二器件隔離區(qū)域15。此外，盡管未示出，阱區(qū)域形成在形成光電轉換部分的區(qū)域、形成像素部分的晶體
管的區(qū)域、形成周邊電路部分的NFET、OPFET的區(qū)域等中。例如，第一器件隔離區(qū)域14通過通常的STI(淺溝槽隔離)形成。此外，例如，第二器件隔離區(qū)域15由P型擴散層形成。此外，盡管在附圖中未示出，已經參照圖14描述其詳細情況的光電轉換部分形成在像素部分形成區(qū)域16的半導體襯底11中。然后，溝槽部分31形成在半導體襯底11的豎直晶體管的柵電極的區(qū)域中。例如，溝槽部分31使用光刻膠掩膜通過干蝕刻而形成為具有例如0. lum至0. 2um的寬度。在形成溝槽部分31之后去除用作蝕刻掩膜的光刻膠掩膜。然后，柵極絕緣膜32形成在半導體襯底11的包括溝槽部分31的內表面的表面上。例如，通過對半導體襯底11的表面進行表面氧化來形成柵極絕緣膜32。
可選地，可以使用包括包含從硅(Si)、鋁(Al)、銦(Y)、鋯(Zr)、鑭(La)、鉿(Hf)和鉭(Ta)中選擇的至少一種的氧化物、硅化物、氮氧化物或者氮氧硅化物的膜作為柵極絕緣膜32. 具體地，例舉氧化硅(Si02)、氧化鉿(Hf02)、氧化鋯(Zr02)、氧化鑭(La203)、氧化銦(YA)、氧化鉭(TaA)、氧化鋁(A1A)、硅化鉿(HfSiO》、硅化鋯(ZrSiOx)、鋯鈦酸鹽 (ZrTiO》、氧化鉿鋁(HfA10》、氧化鋯鋁(ZrA10x)，此外還例舉它們(氧氮化硅(SiON)、氧氮化鉿硅(HfSiON)等的氮化物。這些材料的相對介電常數(shù)根據(jù)組成和結晶性而略微變化。例如，Hf02的相對介電常數(shù)是25至30， Zr02的介電常數(shù)是20至25。在包括溝槽部分31的內表面的半導體襯底11上，經由柵極絕緣膜32形成包括第一金屬膜(或者第一金屬化合物膜)的第一導電層47。對于金屬膜，例如，使用鉿(Hf)或者鑭金屬，并且該膜形成具有5nm至30nm的厚度以不填充溝槽部分31。例如，使用硅化鉿或者鑭金屬的硅化物作為金屬化合物膜，并且該膜形成具有5nm至30nm的厚度以不填充溝槽部分31。注意，控制工作函數(shù)的膜可以用于第一導電層47。例如，在NFET的情況下，柵電極具有小于4. 6eV、期望等于或者小于4. 3eV的工作函數(shù)。在PFET的情況下，其柵電極具有等于或者大于4. 6eV、期望等于或者大于4. 9eV的工
作函數(shù)。例如，作為工作函數(shù)控制膜的示例，有鈦(Ti)、釩(V)、鎳(Ni)、鋯(Zr)、鈮(Nb)、鉬 (Mo)、釕(Ru)、鉿(Hf)、鉭(Ta)、鴇(W)、鉑(Pt)的金屬、包含這些金屬的合金和這些金屬的化合物。作為金屬化合物，有金屬氮化物和金屬和半導體化合物。作為示例，金屬和半導體化合物包括金屬硅化物。作為適合于NFET的工作函數(shù)控制膜的示例，有諸如鉿(Hf)和鉭(Ta)的金屬和包含這些金屬的合金以及這些金屬的化合物，具體地，硅化鉿(HfSiOx)更優(yōu)選。用于NFET的硅化鉿具有約4. leV至4. 3eV的工作函數(shù)。作為適合于PFET的工作函數(shù)控制膜的示例，有諸如鈦(Ti)、鉬(Mo)和釕(Ru)的金屬和包含這些金屬的合金以及這些金屬的化合物，具體地，氮化鈦(TiN)或者釕(Ru)更優(yōu)選。用于PFET的氮化鈦具有約4. 5eV至5. OeV的工作函數(shù)。第一導電層47形成NFET的柵電極，并且優(yōu)選地，使用適合于NFET的工作函數(shù)控制膜。然后，光刻膠掩膜(未示出)形成在像素部分形成區(qū)域16和周邊電路部分形成區(qū) 域17的NFET的形成區(qū)域上。然后，使用光刻膠掩膜作為蝕刻掩膜去除周邊電路部分形成區(qū)域17的PFET的形成區(qū)域的第一導電層47。結果，暴露形成周邊電路部分形成區(qū)域17的 PFET的區(qū)域的柵極絕緣膜32。
然后，去除光刻膠掩膜。然后如圖21中的(2)所示，例如，包括第二金屬膜(或者第二金屬化合物膜)的第二導電層48形成在包括第一導電層47的柵極絕緣膜32上。對于第二導電層48，使用具有與第一導電層47的工作函數(shù)不同的工作函數(shù)的導電層。例如，當具有適合于NFET的工作函數(shù)的膜用于第一導電層47時，具有適合于PFET的工作函數(shù)的導電層用于第二導電層 48。
注意，當具有適合于PFET的工作函數(shù)的膜用于第一導電層47時，具有適合于NFET 的工作函數(shù)的導電層用于第二導電層48。適合于PFET的工作函數(shù)控制膜包括諸如鈦(Ti)、鉬(Mo)和釕(Ru)的金屬和包含這些金屬的合金以及這些金屬的化合物。具體地，氮化鈦(TiN)或者釕(Ru)更優(yōu)選。用于 PFET的氮化鈦具有約4. 5eV至5. 0eV的工作函數(shù)。然后，如圖22中的(3)所示，用第一導電層47和第二導電層48，形成豎直晶體
管21的柵電極21G、像素部分的平面晶體管的柵電極22G、周邊電路部分的NFET的柵電極
23G。此外，利用第二導電層48，形成周邊電路部分的PFET的柵電極24G。因而，柵電極21G包括由第一導電層47形成的導電層35、由第二導電層48形成的
填充層36和由第二導電層48形成的電極層37。此外，柵電極22G和柵電極23G包括第一
導電層47和第二導電層48。柵電極24G包括第二導電層48。[光電轉換部分的制造處理] 此外，以與第一制造方法中說明的方式相同的方式執(zhí)行光電轉換部分的制造處理。此處，溝槽31相對于光電轉換部分51的形成位置與在第一制造方法中說明的位置相同。[形成晶體管的柵電極之后的制造處理] 此外，在形成各個晶體管的柵電極21G至24G之后，以與在第一制造方法中根據(jù)圖 14描述的方式相同的方式，在各個柵電極21G至24G的兩側的半導體襯底11上形成延伸區(qū) 域(未示出)和源極和漏極區(qū)域25至30等。此外，在半導體襯底11上形成配線層81。
然后，盡管未示出，在配線層81 —側處形成支撐襯底之后，半導體襯底11的形成光電轉換部分51的一側被接地或者拋光，使得半導體襯底11可以具有期望的厚度。
然后，在半導體襯底11的一側形成濾色層、集光透鏡(微透鏡)等。
在根據(jù)本發(fā)明實施例的固態(tài)成像裝置的第四制造方法中，第一導電層47的包括在溝槽部分31的內表面上經由柵極絕緣膜32形成的第一金屬膜或者第一金屬化合物膜的導電層35有效地用作柵電極21G。此外，由第二金屬膜或者第二金屬化合物膜的填充溝槽部分31的內部的填充層36和第二金屬膜或者第二金屬化合物膜的連接到第一導電層47 的電極層37形成柵電極21G。因而，不必用導電層35填充溝槽部分31，因而不必如現(xiàn)有技術那樣在填充溝槽部分31的多晶硅中通過用于形成柵電極的高溫熱處理來將雜質擴散到溝槽部分31的底部。此外，不必在填充溝槽部分31的多晶硅中進行高能量離子注入以允許注入的離子到達溝槽部分31的底部。例如，Y.Nishida et al. ， IEDM Tech. Dig. ，pp. 869-872，December 2001公開了通常，在作為平面晶體管的表面溝道CMOSFET中，必須將NFET的柵電極形成為N型，將PFET 的柵電極形成為P型。此外，已經知道一種使用現(xiàn)場摻雜的多晶硅用于豎直晶體管的各個柵電極的技術。在該技術中，有一種填充形成豎直晶體管的豎直孔并形成平面晶體管的CMOSFET的柵電極的方法。然而，根據(jù)此方法，難以制造CMOSFET，因為CMOSFET的NFET或者PFET的柵電極的導電性反轉到原來的導電性。為了避免這種情況，可以想到，單獨地制造豎直晶體管和平面晶體管的柵電極，然而在此情況下，步驟數(shù)增大，并且成本增大。此外，當平面晶體管的柵極工作時，存在著之前已經形成的豎直晶體管的水平差，并且在平面晶體管的柵極蝕刻中殘留殘余物。由此，造成了產量的降低。另一方面，在根據(jù)本發(fā)明實施例的固態(tài)成像裝置的第四制造方法中，周邊電路部分13的平面晶體管(NEFT23、PFET24)的柵電極23G、24G是金屬電極，因而不必分別單獨將 NFET23的柵電極23G和PFET24的柵電極24G形成為N型和P型。然而，在第四制造方法中，NFET23的柵電極23G和PFET24的柵電極24G單獨形成具有它們最佳工作函數(shù)。此夕卜，能形成具有微小柵極長度的柵電極23G、24G。因而，具有微小柵極長度的豎直晶體管21和平面晶體管22、NFET23、PFET安裝在
同一半導體襯底ll上。因而，有以下優(yōu)點能實現(xiàn)晶體管的更高的精細化和更高密度封裝，
并能實現(xiàn)更高精細化和更高圖像處理速度。此外，不像現(xiàn)有技術那樣造成產量的降低。在各個實施例中，已經說明了第一導電類型為N型和第二導電類型為P型的情況。
然而，第一導電類型可以是P型，第二導電類型可以是N型。 9.第九實施例[成像設備的構造的一個示例] 將根據(jù)圖23中的框圖說明根據(jù)本發(fā)明第九實施例的成像設備的構造的一個示例。例如，成像設備包括視頻攝像機、數(shù)字靜止相機、用于蜂窩電話機的相機等。
如圖23所示，成像設備300在成像單元301中包括固態(tài)成像裝置(未示出)。用于收集入射光并形成圖像的成像光學單元302設置在成像單元301的光收集一側處。此外，具有驅動信號處理單元303的驅動電路的信號處理單元303、對由固態(tài)成像裝置光電轉換成圖像的信號進行處理的信號處理電路等連接到成像單元301。此外，由信號處理單元處理的圖像信號可以存儲在圖像存儲單元(未示出)中。在這種成像設備300中，本發(fā)明實施例的固態(tài)成像裝置1至4可以用于固態(tài)成像裝置。在成像設備300中，使用本發(fā)明實施例的固態(tài)成像裝置1至4。由于使用了能實現(xiàn) 更高精細度和更高圖像處理速度的固態(tài)成像裝置，有能平滑地記錄高精細度視頻的優(yōu)點。
注意，成像設備300不限于以上所述構造，但是可以應用到任何構造，只要該構造是使用固態(tài)成像裝置的成像設備。固態(tài)成像裝置1至4可以具有單個芯片的形式或者具有信號處理單元和光學系統(tǒng) 封裝在一起的成像功能的模塊形式。此外，本發(fā)明實施例不僅能應用到成像設備，而且還可以應用到其他成像設備。在此情況下，作為成像設備，能獲得更高的圖像品質。此處，成像設備是指具有相機或者成像功能的便攜式裝置。此外，"成像"不僅指在哦通常的相機攝影中的圖像攝影，而且包括廣義上的指紋檢測。本申請包含與2008年10月30日向日本專利局提交的日本在先專利申請 JP2008-279471中公開的內容有關的主題，該專利的全部內容通過引用而結合于此。
本領域的技術人員應該理解到可以根據(jù)設計要求和其他因素進行各種修改、組合、子組合和替換，只要它們在權利要求的范圍或者其等同范圍內。
3權利要求
一種固態(tài)成像裝置，在半導體襯底上包括像素部分，其具有將入射光進行光電轉換以獲得信號電荷的光電轉換部分；以及周邊電路部分，其形成所述像素部分的周邊，所述像素部分具有從所述光電轉換部分讀取所述信號電荷的豎直晶體管和對由所述豎直晶體管讀取的所述信號電荷進行處理的平面晶體管，所述豎直晶體管具有溝槽部分，其形成在所述半導體襯底上；柵極絕緣膜，其形成在所述溝槽部分的內表面上；導電層，其形成在所述溝槽部分內和所述溝槽部分的周圍的所述半導體襯底上的所述柵極絕緣膜的表面上；填充層，其經由所述柵極絕緣膜和所述導電層填充所述溝槽部分的內部；以及電極層，其在所述填充層上連接到所述導電層。
2. 根據(jù)權利要求1所述的固態(tài)成像裝置，其中，所述導電層包括含有N型雜質或者P型雜質的多晶硅，并且所述填充層包括未摻雜多晶硅。
3. 根據(jù)權利要求1所述的固態(tài)成像裝置，其中，所述導電層包括含有N型雜質或者P型雜質的多晶硅，并且所述填充層包括金屬或者金屬化合物。
4. 根據(jù)權利要求1所述的固態(tài)成像裝置，其中，所述導電層包括金屬或者具有導電性的金屬化合物，并且所述填充層包括多晶硅。
5. 根據(jù)權利要求1所述的固態(tài)成像裝置，其中，所述周邊電路部分具有N溝道晶體管和 P溝道晶體管，所述N溝道晶體管的柵電極是N型，并且所述P溝道晶體管的柵電極是P型。
6. 根據(jù)權利要求1所述的固態(tài)成像裝置，其中，所述導電層包括金屬或者具有導電性的金屬化合物，并且所述填充層包括與所述導電層不同的金屬或者金屬化合物。
7. 根據(jù)權利要求6所述的固態(tài)成像裝置，其中，所述導電層包括控制所述豎直晶體管的工作函數(shù)的金屬或者金屬化合物。
8. 根據(jù)權利要求1所述的固態(tài)成像裝置，其中，所述周邊電路部分具有N溝道晶體管和 P溝道晶體管，由金屬或者具有導電性的金屬化合物形成所述N溝道晶體管的第一柵電極，并且由具有比所述第一柵電極的工作函數(shù)高的工作函數(shù)的金屬或者具有導電性的金屬化合物形成所述P溝道晶體管的第二柵電極。
9. 一種固態(tài)成像裝置的制造方法，包括以下步驟在半導體襯底上形成像素部分和周邊電路部分，所述像素部分具有將入射光進行光電轉換以獲得電信號的光電轉換部分、從所述光電轉換部分讀取信號電荷的豎直晶體管和處理所讀取的信號電荷的平面晶體管，所述周邊電路部分在所述像素部分的周邊具有第一導電類型溝道晶體管和與所述第一導電類型相反的第二導電類型溝道晶體管，形成所述像素部分和所述周邊電路部分的各個晶體管的柵電極的步驟包括以下步驟在所述半導體襯底上形成所述豎直晶體管的所述柵電極的區(qū)域中形成溝槽部分；在包含所述溝槽部分的內表面的所述半導體襯底的表面上形成柵極絕緣膜；在未摻雜的狀況下，經由所述柵極絕緣膜在包含所述溝槽部分的所述內表面的所述半導體襯底上形成第一多晶硅膜；通過在形成所述像素部分的像素部分形成區(qū)域中的所述第一多晶硅膜上摻雜第一導電類型雜質來形成導電層；在未摻雜的狀況下在所述第一多晶硅膜上形成還填充所述溝槽部分的內部的第二多晶硅膜；在所述像素部分形成區(qū)域和形成所述周邊電路部分的周邊電路部分形成區(qū)域中，在形成所述第一導電類型溝道晶體管的區(qū)域中的所述第二多晶硅膜中摻雜所述第一導電類型雜質，并且在形成所述第二導電類型溝道晶體管的區(qū)域中的所述第二多晶硅膜和所述第一多晶硅膜中摻雜第二導電類型雜質；并且用所述第一多晶硅膜和所述第二多晶硅膜形成所述豎直晶體管的所述柵電極、所述像素部分的所述平面晶體管的所述柵電極和所述周邊電路部分的所述各個晶體管的所述柵電極。
10. —種固態(tài)成像裝置的制造方法，包括以下步驟在半導體襯底上形成像素部分和周邊電路部分，所述像素部分具有將入射光進行光電轉換以獲得電信號的光電轉換部分、從所述光電轉換部分讀取信號電荷的豎直晶體管和處理所讀取的信號電荷的平面晶體管，所述周邊電路部分在所述像素部分的周邊具有第一導電類型溝道晶體管和與所述第一導電類型相反的第二導電類型溝道晶體管，形成所述像素部分和所述周邊電路部分的各個晶體管的柵電極的步驟包括以下步驟在所述半導體襯底的形成所述豎直晶體管的區(qū)域中形成溝槽部分；在包含所述溝槽部分的內表面的所述半導體襯底的表面上形成柵極絕緣膜；在未摻雜的狀況下，經由所述柵極絕緣膜在包含所述溝槽部分的所述內表面的所述半導體襯底上形成多晶硅膜；在形成所述像素部分的像素部分形成區(qū)域和形成所述周邊電路部分的周邊電路部分形成區(qū)域、形成所述第一導電類型溝道晶體管的區(qū)域中的多晶硅膜中，摻雜所述第一導電類型雜質；在所述周邊電路部分形成區(qū)域中、形成所述第二導電類型溝道晶體管的區(qū)域中的所述多晶硅膜中，摻雜第二導電類型雜質；在所述多晶硅上形成金屬膜；并且用所述多晶硅膜和所述金屬膜形成所述豎直晶體管的所述柵電極、所述像素部分的所述平面晶體管的所述柵電極和所述周邊電路部分的所述各個晶體管的所述柵電極。
11. 一種固態(tài)成像裝置的制造方法，其包括以下步驟在半導體襯底上形成像素部分和周邊電路部分，所述像素部分具有將入射光進行光電轉換以獲得電信號的光電轉換部分、從所述光電轉換部分讀取信號電荷的豎直晶體管和處理所讀取的信號電荷的平面晶體管，所述周邊電路部分在所述像素部分的周邊具有第一導電類型溝道晶體管和與所述第一導電類型相反的第二導電類型溝道晶體管，形成所述像素部分和所述周邊電路部分的各個晶體管的柵電極的步驟包括以下步驟在所述半導體襯底上形成所述豎直晶體管的區(qū)域中形成溝槽部分；在包含所述溝槽部分的內表面的所述半導體襯底的表面上形成柵極絕緣膜；經由所述柵極絕緣膜在包含所述溝槽部分的所述內表面的所述半導體襯底上像素部分形成區(qū)域中形成金屬膜或者金屬化合物膜；在未摻雜的狀況下在包含所述金屬膜或者所述金屬化合物膜的所述柵極絕緣膜上形成多晶硅膜；在形成所述像素部分的像素部分形成區(qū)域中的所述多晶硅膜中和在形成所述周邊電路部分的周邊電路部分形成區(qū)域中形成所述第一導電類型溝道晶體管的區(qū)域中的所述多晶硅膜中，摻雜第一導電類型雜質，并且在所述周邊電路部分形成區(qū)域中形成所述所述第二導電類型溝道晶體管的區(qū)域中的所述多晶硅膜中，摻雜第二導電類型雜質；并且用所述金屬膜或者所述金屬化合物膜和所述多晶硅膜形成所述豎直晶體管的所述柵電極、所述像素部分的所述平面晶體管的所述柵電極，用所述多晶硅膜形成所述周邊電路部分的所述各個晶體管的所述柵電極。
12. —種固態(tài)成像裝置的制造方法，包括以下步驟在半導體襯底上形成像素部分和周邊電路部分，所述像素部分具有將入射光進行光電轉換以獲得電信號的光電轉換部分、從所述光電轉換部分讀取信號電荷的豎直晶體管和處理所讀取的信號電荷的平面晶體管，所述周邊電路部分在所述像素部分的周邊具有第一導電類型溝道晶體管和與所述第一導電類型相反的第二導電類型溝道晶體管，形成所述像素部分和所述周邊電路部分的各個晶體管的柵電極的步驟包括以下步驟在所述半導體襯底上形成所述豎直晶體管的區(qū)域中形成溝槽部分；在包含所述溝槽部分的內表面的所述半導體襯底的表面上形成柵極絕緣膜；經由所述柵極絕緣膜在包含所述溝槽部分的所述內表面的所述半導體襯底上、在形成所述像素部分的像素部分形成區(qū)域中和在形成所述周邊電路部分的周邊電路部分形成區(qū)域中形成所述第一導電類型溝道晶體管的區(qū)域中，形成第一金屬膜或者第一金屬化合物膜；在包含所述第一金屬膜或者所述第一金屬化合物膜的所述柵極絕緣膜上形成具有與所述第一金屬膜或者所述第一金屬化合物膜的工作函數(shù)不同的工作函數(shù)的第二金屬膜或者第二金屬化合物膜；并且用所述第一金屬膜或者所述第一金屬化合物膜以及所述第二金屬膜或者所述第二金屬化合物膜形成所述豎直晶體管的所述柵電極、所述像素部分的平面晶體管的柵電極和所述周邊電路部分的所述第一導電類型溝道晶體管的所述柵電極，并且用所述第二金屬膜或者所述第二金屬化合物膜形成所述周邊電路部分的所述第二導電類型溝道晶體管的所述柵電極。
13. —種成像設備，包括成像光學單元，其收集入射光；固態(tài)成像裝置，其接受和光電轉換由所述成像光學單元收集的光；以及信號處理單元，其處理光電轉換了的信號，其中，所述固態(tài)成像裝置在半導體襯底上包括像素部分和周邊電路部分，所述像素部分具有光電轉換入射光以獲得信號電荷的光電轉換部分，所述周邊電路部分在所述像素部分的周邊形成，所述像素部分具有從所述光電轉換部分讀取所述信號電荷的豎直晶體管和處理由所述豎直晶體管讀取的信號電荷的平面晶體管，并且所述豎直晶體管具有形成在所述半導體襯底上的溝槽部分；在所述溝槽部分的內表面上形成的柵極絕緣膜，導電層，其形成在所述溝槽部分內和所述溝槽部分周圍的所述半導體襯底上的所述柵極絕緣膜的表面上，填充層，其經由所述柵極絕緣膜和所述導電層填充所述溝槽部分的內部，以及電極層，其在所述填充層上連接到所述導電層。
全文摘要
本發(fā)明公開一種固態(tài)成像裝置及其制造方法和成像設備。固態(tài)成像裝置在半導體襯底上包括像素部分，其具有將入射光進行光電轉換以獲得信號電荷的光電轉換部分；以及周邊電路部分，其形成像素部分的周邊。像素部分具有從光電轉換部分讀取信號電荷的豎直晶體管和對由豎直晶體管讀取的信號電荷進行處理的平面晶體管。豎直晶體管具有溝槽部分，其形成在半導體襯底上；柵極絕緣膜，其形成在溝槽部分的內表面上；導電層，其形成在溝槽部分內和溝槽部分的周圍的半導體襯底上的柵極絕緣膜的表面上；填充層，其經由柵極絕緣膜和導電層填充溝槽部分的內部；以及電極層，其在填充層上連接到導電層。
文檔編號H01L21/8234GK101728406SQ200910205100
公開日2010年6月9日申請日期2009年10月30日優(yōu)先權日2008年10月30日
發(fā)明者太田和伸, 平野智之申請人:索尼株式會社

完整全部詳細技術資料下載