專利名稱：層疊式微電子封裝的制作方法
層疊式微電子封裝
交叉引用
本申請要求2005年12月1日提交的美國專利申請第11/291,398號的優(yōu) 先權(quán)，其內(nèi)容通過引用結(jié)合于此。
背景技術(shù)：
本發(fā)明涉及微電子封裝，尤其涉及諸如其中多個半導(dǎo)體元件中一個層疊在 另一個的頂部的半導(dǎo)體芯片封裝之類的微電子封裝。
半導(dǎo)體芯片通常作為單個、經(jīng)預(yù)先封裝的單元來提供。在某些單元設(shè)計(jì)中， 半導(dǎo)體芯片被安裝在襯底或芯片載體上，它們又被安裝在諸如印刷線路板之類 的電路板上。線路板通常具有沿平行于線路板的表面的水平方向延伸、 一般被 稱為跡線的電導(dǎo)體以及連接到跡線的端子或其它導(dǎo)電元件。封裝的芯片被安裝 成使得設(shè)置在每一個單元上的端子電連接至線路板的觸點(diǎn)焊盤或端子。在該常 規(guī)的配置中，理論上的最小線路板面積必需至少等于各個預(yù)先封裝的單元的所 有端子支撐表面的合計(jì)面積。然而，在實(shí)踐中，電路板必需多少大于該面積。 因此，通常會產(chǎn)生各種空間問題。另外，這些構(gòu)造中的跡線必需具有相當(dāng)大的 長度和阻抗，使得需要明顯的時間用于信號沿跡線傳播，且電路的運(yùn)算速度受 到限制。
為了消除這些缺點(diǎn)，通常采用在一個共用的封裝中相互"層疊"的單元。 本質(zhì)上，在這種類型的設(shè)計(jì)中，封裝自身具有連接到線路板的端子的垂直延伸 的導(dǎo)體。封裝中的各個芯片又連接到這些垂直延伸的導(dǎo)體上。因?yàn)樾酒暮穸?顯著小于其水平尺寸，所以內(nèi)部導(dǎo)體可比在線路板上以常規(guī)配置連接相同數(shù)量 的芯片所需的跡線要短。這種層疊式封裝設(shè)計(jì)的例子在美國專利第5,861,666 號，第5,198,888號，第4,956,694號，第6,072,233號和第6,268,649號以及美 國專利公開第2003/010711801號中進(jìn)行了教示，這些專利的內(nèi)容通過引用結(jié)合 于此。通常垂直延伸的導(dǎo)體是實(shí)心球等形式，它們將預(yù)先封裝的單元互相連接并連接至線路板。
盡管在層疊式封裝的開發(fā)的技術(shù)中作出了相當(dāng)大的努力，但仍期望進(jìn)一步 的改進(jìn)。
發(fā)明內(nèi)容
本發(fā)明涉及具有第一微電子元件和第二微電子元件的微電子組件。每一個
微電子元件具有相對的第一表面和第二表面以及作為該表面的邊界的邊緣。第 一微電子元件疊加在第二微電子元件上，且第一微電子元件的第二表面面向第 二微電子元件的第一表面。第一微電子元件可延伸超過第二微電子元件的至少 一個邊緣，且第二微電子元件可延伸超過第一微電子元件的至少一個邊緣。
第一微電子元件和第二微電子元件可各自具有長度和寬度，長度大于所述 寬度。第一微電子元件可疊加在第二微電子元件上使得第一微電子元件的長度 與第二微電子元件的長度交叉。這兩個微電子元件還可沿第三軸排列。第三軸 垂直于前兩個軸。第一微電子元件的至少一個邊緣和第二微電子元件的至少一 個邊緣沿所述第三軸的方向相互平行。
一種微電子半導(dǎo)體封裝還可包括具有第一表面和相對的第二表面的襯底。 該襯底被置于第一微電子元件和第二微電子元件之間，使得襯底的第一表面面 向第一微電子元件的第二表面，且襯底的第二表面面向第二微電子元件的第一 表面。該襯底可包括接合觸點(diǎn)和端子，其中接合觸點(diǎn)和端子中的至少某些暴露 在襯底的表面上。第一微電子元件和第二微電子元件還可具有設(shè)置在相應(yīng)表面 上的觸點(diǎn)。且這些觸點(diǎn)中的至少某些可電連接到襯底的接合觸點(diǎn)中的至少某 些。
襯底可包括至少一個邊緣，引線中的至少某些從觸點(diǎn)中的至少一個越過邊 緣延伸至接合觸點(diǎn)中的至少某些。跡線中的至少某些與襯底的邊緣相鄰延伸， 使得跡線中的至少某些被設(shè)置在接合觸點(diǎn)的至少某些和邊緣之間。
附圖簡述
圖1是根據(jù)本發(fā)明的一個實(shí)施例的組件的立體圖； 圖2是根據(jù)本發(fā)明的一個實(shí)施例的封裝的立體圖；圖3是圖2的實(shí)施例的示意性俯視圖4是附連到電路板的圖2的實(shí)施例的橫截面圖5是根據(jù)本發(fā)明的一個實(shí)施例的層疊式封裝的橫截面圖6是根據(jù)本發(fā)明的另外實(shí)施例的組件的立體圖7是根據(jù)本發(fā)明的另外實(shí)施例的封裝的橫截面圖8是根據(jù)本發(fā)明的層疊式封裝的替換實(shí)施例的橫截面圖9是沿第一軸截取的根據(jù)本發(fā)明的替換實(shí)施例的封裝的橫截面圖;
圖10是沿垂直于第一軸的第二軸截取的圖9的實(shí)施例的橫截面圖11是根據(jù)本發(fā)明的替換實(shí)施例的封裝的橫截面圖12是根據(jù)本發(fā)明的另外實(shí)施例的封裝的橫截面圖；以及
圖13是根據(jù)本發(fā)明的另外實(shí)施例的封裝的橫截面圖。
詳細(xì)描述
如圖1所示，根據(jù)本發(fā)明的一個實(shí)施例的微電子組件IO包括第一微電子 元件12和第二微電子元件14。第一微電子元件12和第二微電子元件14可以 是半導(dǎo)體芯片、內(nèi)插板、電路板、模塊、芯片上的集成無源元件(IPOC)或各種 其它的無源和有源元件。
第一微電子元件12包括第一表面16、相對的第二表面18以及與第一表 面16和第二表面18相鄰的邊緣20、 21。邊緣20、 21是第一微電子元件12 周圍延伸的周邊23的一部分。第二微電子元件14包括第一表面22、相對的第 二表面24和與第一表面和第二表面相鄰的邊緣26、 27。邊緣26、 27是第二微 電子元件14周圍延伸的周邊28的一部分。
第一微電子元件12位于第二微電子元件14上，使得第一微電子元件12 的第二表面18面向第二微電子元件14的第一表面22。
如圖1所示，第一微電子元件12的邊緣20和21在外部延伸過第二微電 子元件12的周邊28，而第二微電子元件14的周邊26和27在外部延伸過第一 微電子元件12的周邊23。
第一微電子元件12具有長度L和寬度W，第二微電子元件14具有長度 L'和寬度W'。長度L和L'的尺寸大于寬度W和W'的尺寸，盡管這并不是必須的。同樣，如圖1所示，第一微電子元件12的長度L與第二微電子元件14的 長度L'橫向交叉，更佳的是兩個長度L和L'互相垂直。為了便于說明，依照長 度L'沿Y軸方向?qū)R且長度L沿垂直Y軸的X軸方向?qū)R的坐標(biāo)系統(tǒng)安排圖 1。兩個微電子元件12、 14沿Z軸方向相互層疊。僅為了便于說明而使用本文 所述的坐標(biāo)系統(tǒng)，且不涉及任何重力定位。諸如"頂部"、"底部"、"上部" 和"下部"之類的描述性詞語類似地僅用于說明的目的。
圖1還示出可包括在微電子組件10中的各特征中的一些的例子。第一微 電子元件12可包括暴露在其第一表面16上的多個觸點(diǎn)32。觸點(diǎn)32可在第一 表面16上凸起、凹入第一表面或與第一微電子元件12的表面齊平。第二微電 子元件14還包括包括暴露在第二微電子元件14的第一表面22上的多個觸點(diǎn) 34。類似于第一微電子元件12的觸點(diǎn)32，第二微電子元件14的觸點(diǎn)34實(shí)現(xiàn) 了第二微電子元件14和另一個微電子元件之間的電連接。
同樣，如圖1所示，可通過密封劑材料或底充膠36將第一微電子元件12 連接到第二微電子元件14。密封材料36可包括環(huán)氧樹脂、硅酮或其它粘合材 料。底充膠36還可以是允許熱量從微電子元件12、 14擴(kuò)散的導(dǎo)熱材料。盡管 圖中未示出，但可通過本領(lǐng)域中已知的任何方法一包括但不限于使元件能相互 搭扣配合甚至整體地形成在一起的特征，將第一微電子元件12連接或附連到 第二微電子元件14。微電子元件12、 14還可通過各種臺鉗、模具等臨時相互 附連，同時本文所述的各特征被添加到該組件。在添加這些特征之后，可去除 臺鉗，且從而涂覆到組件的密封劑材料可向微電子組件IO提供穩(wěn)定性和結(jié)構(gòu)。
第一微電子元件12還可包括邊緣20和21，以及邊緣37和38。而第二微 電子元件14還可包括邊緣26和27以及邊緣39和40。在圖1所示的實(shí)施例中， 第一微電子元件的邊緣20在X方向上平行于第二微電子元件14的邊緣39。 且邊緣21也平行于第二微電子元件14的邊緣39。此外，第一微電子元件12 的邊緣37和38中的任一個或兩者可在Y方向上平行于微電子元件14的邊緣 26和27。
如圖2所示，微電子元件組件10可包括具有頂面42和相對底面44的襯 底40。襯底可包括聚酰亞胺層或其它的電介質(zhì)材料。襯底還可由本領(lǐng)域的技術(shù) 人員已知的任何己知的組合物來形成?？蓪⒑噶涎谀?未示出)設(shè)置在單金屬層上。
如圖2所示，根據(jù)本發(fā)明的實(shí)施例的封裝41可包括與襯底40相連接的圖 1的組件。襯底40被設(shè)置成覆蓋在第一微電子元件12上使得襯底的底面面向 第一微電子元件12的第一表面16。粘合材料46或底充膠可用于將第一微電子 元件12連接到襯底40的底面44。密封劑材料可由粘合劑或?qū)釋踊驁?zhí)行兩種 功能的元件來替換。
襯底40包括暴露在頂面42且通過孔49暴露在底面44的多個端子48， 在圖4中極好地示出。盡管不是必需的，但可沿襯底的周邊P放置端子48， 更佳的是可將端子置于襯底的拐角處。
如圖3所示，襯底40可包括暴露于襯底的頂面42的接合觸點(diǎn)50。接合 觸點(diǎn)50中的至少某些可通過設(shè)置在襯底40之上或之中的跡線52電連接到端 子48中的至少某些。諸如襯底40的端子48、接合觸點(diǎn)50和跡線52之類的電 互連元件可形成于兩層或三層之中。在圖2和3的實(shí)施例中，互連元件是利用 單層金屬形成的。
襯底40還包括從頂面42延伸至底面44的多個開口 54。在本發(fā)明的一個 較佳實(shí)施例中，開口 54分別與第一微電子元件和第二微電子元件的觸點(diǎn)32和 34對齊。因此，開口疊加，并允許對相應(yīng)的微電子元件的接入。諸開口54各 自可由邊緣56部分地限定。
為了將微電子元件12和14電互連至襯底40，可將電互連元件包括在觸 點(diǎn)32、 34和接合觸點(diǎn)50之間的微電子組件41中?；ミB元件可以是從觸點(diǎn)32、 34開始，穿過開口54，越過邊緣56至接合觸點(diǎn)50延伸的引線55的形式。引 線55將第一微電子元件12和第二微電子元件14的觸點(diǎn)32、 34連接至襯底40 的接合觸點(diǎn)50。
接合觸點(diǎn)50通過跡線52連接至襯底的端子48。跡線52包括各種部分、 角、轉(zhuǎn)彎以及由平行于限定一個槽的襯底邊緣56的箭頭E所指示的沿邊緣方 向延伸的線路53。
接合觸點(diǎn)50中的至少某些被設(shè)置在開口 54附近的多個行51中。接合觸 點(diǎn)中的每一行可在平行于槽的相鄰邊緣56的沿邊緣方向上延伸。例如，與槽 54A相鄰的接合觸點(diǎn)的行51A沿與開口 54A的邊緣56相鄰的邊緣方向E延伸，而行51B中的接合觸點(diǎn)沿平行于槽54B的邊緣56的邊緣方向延伸。
行51A的接合觸點(diǎn)被連接在本文中稱為"緊鄰跡線"配置的配置中，且 跡線52的線路53中的至少某些連接至在接合觸點(diǎn)和相鄰開口 54A的邊緣56 之間延伸的接合觸點(diǎn)50。行51A的接合觸點(diǎn)連接至接近開口一端的一組端子 48A。最接近該組端子的接合觸點(diǎn)50Aa連接至離邊緣56最遠(yuǎn)的線路53Aa， 線路53Aa又連接至端子48Aa。離該組端子最遠(yuǎn)的接合觸點(diǎn)50Ac連接至最接 近邊緣56的線路53Ac，線路53Ac又連接至端子48Ac。以同一方式，其它的 接合觸點(diǎn)連接至跡線線路，從而連接至組48A中的端子。連接至端子的順序?qū)?應(yīng)于沿邊緣方向EA的接觸位置的順序，即，沿遠(yuǎn)離端子組48A的邊緣56A的 沿邊緣方向。
行51B的接合觸點(diǎn)和跡線被連接在本文中稱為"遠(yuǎn)離跡線"配置的相反 配置中。在遠(yuǎn)離跡線配置中，連接至行的接合觸點(diǎn)的跡線52的線路53中的至 少某些位于連接至這些觸點(diǎn)的線路和相鄰開口 54B的邊緣56之間。行51B的 接合觸點(diǎn)也連接至同一組端子48A。在行51B中，離該組端子48A最遠(yuǎn)的接 合觸點(diǎn)50Ba連接至離邊緣56B最遠(yuǎn)的線路53Ba，線路53Ba又連接至端子 48Aa。最接近該組端子48A的接合觸點(diǎn)50Bc連接至最接近邊緣56B的線路 53Bc，線路53Bc又連接至端子48Ac。此外，行51B中的其它接合觸點(diǎn)連接 至跡線線路，從而以根據(jù)其觸點(diǎn)位置的順序連接至組48A中的端子。連接至端 子的順序?qū)?yīng)于沿邊緣方向Eb的接觸位置的順序，g卩，沿朝向端子組48A的 邊緣56B的沿邊緣方向。
該配置提供了具有相同的至端子的連接順序的兩行接合端子，但以兩種不 同的沿邊緣方向行進(jìn)，而沒有交叉，使得所有的跡線可形成于單金屬層中。接 合端子的相同連接的行使得對相同芯片共用連接能夠形成。例如，芯片12上 標(biāo)號為"107"的觸點(diǎn)連接至接合觸點(diǎn)50Ba，從而連接至端子48a，而芯片14 上標(biāo)號為"107"的相同觸點(diǎn)34連接至接合觸點(diǎn)50Aa，從而連接至同一端子 48a。
行51C中的大多數(shù)接合觸點(diǎn)以緊鄰跡線配置連接至端子組48B，而行51D 中的大多數(shù)接合觸點(diǎn)以遠(yuǎn)離跡線配置連接至同一端子組48B。此外，遠(yuǎn)離跡線 配置和緊鄰跡線配置的使用使得行51D中至組48B的端子的連接順序與行51C中至同一端子的連接順序相同，而沒有交叉。多組芯片啟動接合觸點(diǎn)50'分布
在行51C和51D中。芯片啟動接合觸點(diǎn)由附加跡線連接至組48C中的端子。 注意，這些附加跡線中的某些具有在行51D的接合觸點(diǎn)和開口 54D的相鄰邊 緣之間延伸的線路53'。
通過引線接合工藝形成的引線55將接合觸點(diǎn)連接至芯片的觸點(diǎn)32和34。 與接合觸點(diǎn)的每一行相關(guān)聯(lián)的引線接合在相鄰的邊緣56上延伸，并延伸穿過 相鄰孔徑54至諸芯片之一。例如，如圖3和4所示，與行51A和51C的接合 觸點(diǎn)相關(guān)聯(lián)的引線接合延伸穿過槽54A和54C。某些引線接合越過某些跡線的 線路53延伸。例如，具有緊鄰跡線配置的與行51A和51C的接合觸點(diǎn)相關(guān)聯(lián) 的引線接合55越過相關(guān)聯(lián)的線路延伸。如圖4中極好的看到的，引線接合環(huán) 繞在跡線上。類似地，與行51D(圖3)中的某些觸點(diǎn)相關(guān)聯(lián)的引線接合跨越在 與芯片啟動觸點(diǎn)相關(guān)聯(lián)的線路53'上。引線接合基本上以零成本提供交叉；因 為在任何情況下都必須提供引線接合以形成芯片上的觸點(diǎn)和接合觸點(diǎn)之間的 連接。在形成引線接合55時幾乎不或不涉及附加成本，且具有略微的上升以 使引線接合能跨越跡線52。 一般， 一個引線接合55連接至每一個芯片觸點(diǎn)32、 34。圖3將芯片啟動觸點(diǎn)(標(biāo)號為"CE")描述為連接至所有的芯片啟動接合觸 點(diǎn)50';在實(shí)際中，每一個芯片啟動觸點(diǎn)被連接至僅一個芯片啟動接合觸點(diǎn)， 從而僅連接至組48C中的一個端子。不同的芯片連接至組48C中的不同端子。
如圖4所示，微電子組件41可包括粘附至襯底40的頂面42的密封劑材 料60。密封劑材料60保護(hù)并維持將接合觸點(diǎn)50互連至微電子元件12、 14的 觸點(diǎn)32、 34的引線55的完整。同樣，如圖4所示，端子48使微電子組件41 能電連接至諸如電路板62之類的微電子元件。電路板62包括暴露于電路板的 表面上的端子64。諸如焊料塊66之類的電互連可用于將襯底42的端子48電 連接至電路板62的端子64。
由于微電子組件41相當(dāng)薄，封裝和電路板62之間的電互連可被形成為不 妨礙第一微電子元件12和第二微電子元件14的放置?？蓪⒘硗獾拿芊鈩?0 設(shè)置在第一微電子元件12和第二微電子元件14周圍，不僅用于將微電子元件 連接至襯底40還可維持穿過襯底的開口 54延伸的引線55的整體性。
如圖5所示，可設(shè)置微電子組件41，且第二微電子組件141覆蓋在該組件上。第二微電子組件141可充分地類似于帶有類似特征和元件的第一微電子
組件41 。第二微電子組件141較佳地具有暴露于襯底140的頂面142上且暴露 于底面144上的端子148。端子148可通過例如焊料塊166電連接至第一微電 子組件41的端子48。盡管僅示出了兩個半導(dǎo)體封裝在頂部相互層疊，但本發(fā) 明構(gòu)想了任何數(shù)量的封裝在頂部相互層疊。在另一個變形中，如果不需要的話， 端子48、 148可不暴露在相應(yīng)的頂面42、 142上?？蓪⒚芊鈩┱掣街烈r底140 的頂面142上以保護(hù)并維持引線155完整。
如圖6所示，第一微電子元件212可覆蓋在第二微電子元件214上，且第 一微電子元件212的邊緣238沿X方向平行于第二微電子元件214的邊緣227。 第一微電子元件212的邊緣220、 221可分別向外延伸過第二微電子元件214 的邊緣239和240。盡管示出兩個邊緣220和221都向外延伸過第二微電子元 件的相應(yīng)邊緣，但這并不是必須的，且微電子元件中的僅一個邊緣可向外延伸 過第二微電子元件的邊緣。圖6中所示的微電子封裝210可包括本文討論的先 前實(shí)施例中包括的各種特征和元件。例如，可包括類似于襯底40的帶有微電 子封裝210以形成一組件的襯底。
本發(fā)明在附圖中示出了具有矩形形狀的微電子元件。在替換實(shí)施例中，微 電子元件可具有任何形狀，包括但不限于正方形、三角形、橢圓形和圓形。
在圖7中所示的又一個替換實(shí)施例中，引線355可越過襯底340的邊緣 341延伸，從而將暴露于第一微電子元件312和第二微電子元件314上的觸點(diǎn) 332、 334電連接到暴露于襯底340上的接合觸點(diǎn)350?？蓪⒚芊鈩┎牧现糜谖?電子半導(dǎo)體封裝310的周圍以維持封裝的剛性和穩(wěn)定性。
如圖8所示，圖3的微電子組件41可按面對關(guān)系層疊到第二微電子組件 441。第二微電子組件441可包括很多參考本文所討論的先前實(shí)施例中所示的 相同的特征和元件。為了便于說明，附圖中未示出這些特征中的某些。在兩個 微電子組件互相面對時，第一微電子組件41的端子48和第二微電子組件441 的端子448還可互相面對?？蓪㈦娺B接466設(shè)置在端子48、 448之間，以便連 接它們并形成層疊的微電子封裝。例如，可將接觸焊盤(未示出)置于襯底40上， 以便將封裝連接至電路板。
在又一個替換實(shí)施例中，如圖9和10所示微電子組件541可包括第一微電子元件512和第二微電子元件514。第一微電子元件512包括第一表面516 和相對的第二表面518。第二微電子元件514也包括第一表面520和相對的第 二表面522。微電子組件541還包括具有第一表面542和第二表面544的襯底 540。第一微電子元件512被設(shè)置成覆蓋在襯底540上使得第一微電子元件的 第二表面518面對襯底540的頂面542。且，第二微電子元件514被設(shè)置在襯 底540下，使得微電子元件的第二表面522面對襯底的底面544。
可通過底充膠或密封劑560將微電子元件512、 514附連至襯底540。兩 個微電子元件512、 514類似于本文所討論的先前實(shí)施例設(shè)置，但將襯底540 置于元件之間除外。因此，在最佳實(shí)施例中，第一微電子元件512的邊緣520、 521中的至少一個向外延伸過第二微電子元件514的邊緣539、 540中的一個。 且，第二微電子元件514的邊緣526、 527中的至少一個向外延伸過第二微電 子元件514的邊緣537、 538中的一個。因此，在最佳實(shí)施例中，兩個微電子 元件被設(shè)置成十字形關(guān)系，且襯底置于其間。
第一微電子元件512和第二微電子元件514還較佳地包括暴露于其相應(yīng)第 二表面518、 522上的觸點(diǎn)532、 534。觸點(diǎn)532、 534較佳地與從襯底540的頂 面542延伸至底面544的開口對齊。襯底540還包括暴露于頂面542或底面544 中的任一個或兩者上的端子548以及暴露于頂面和底面上的接合觸點(diǎn)50。接合 觸點(diǎn)550中的至少某些通過圖10所示的跡線552與端子548中的至少某些電 連接。為了便于說明，僅示出了將接合觸點(diǎn)550連接至端子548的跡線中的某 些。如圖10所示，可將金屬層設(shè)置在襯底540的底面544上，且接合觸點(diǎn)550 暴露于襯底的頂面542和底面544上。
在將微電子元件512、 514電連接至襯底540的方法中，電互連，即，引 線555被附連至觸點(diǎn)532、 534。引線555從觸點(diǎn)532、 534延伸穿過襯底的開 口 554直到附連至接合觸點(diǎn)550。因此，引線555從微電子元件512或514開 始從襯底540的一個表面一第一微電子元件的頂面542和第二微電子元件514 的底面544—延伸至襯底相反的一面。例如，引線555中的某些附連至與頂面 542相鄰的第一微電子元件512的觸點(diǎn)332，并穿過開口 554跨過邊緣556延 伸到襯底540的底面544，具體的是設(shè)置在底面上的接合觸點(diǎn)550。相反，連 接至第二微電子元件的引線555從與襯底的底面544相鄰的觸點(diǎn)534延伸至頂面542。具體的是至暴露在襯底的頂面542上的接合觸點(diǎn)550?？蓪⒚芊獠牧?561設(shè)置在引線555上以保護(hù)它們。類似于前面討論的實(shí)施例，微電子組件541 可層疊到類似的組件或各種其它組件以形成層疊式封裝。
在圖11所示的替換實(shí)施例中，微電子組件641可包括類似于圖9和10 的第一微電子元件和襯底形成的襯底640和第一微電子元件612。但是，第二 微電子元件614與圖9和10所示元件的不同之處在于它在襯底的底面644上 電互連到襯底640。第二微電子元件614可較佳地包括沿第二微電子元件的第 二表面622暴露的觸點(diǎn)634。這些觸點(diǎn)可通過球柵陣列、雙頭凸起、引線或另 外的電連接機(jī)構(gòu)電連接至襯底540。襯底640包括暴露在其可與第二微電子元 件的觸點(diǎn)634互連的第二表面644上的接合觸點(diǎn)50。
在圖12所示的又一個替換實(shí)施例中，除襯底740包括兩個金屬層結(jié)構(gòu)外， 微電子組件741可被類似地構(gòu)造成前面的實(shí)施例，其中第一金屬層790暴露在 襯底740的頂面742，而第二金屬層791被設(shè)置在襯底的底面744。
微電子組件741如同先前的實(shí)施例一樣包括第一微電子元件712和第二微 電子元件714，可將每一個微電子元件以本文中已經(jīng)討論的方法附連至襯底 740。具有兩個金屬層的一個優(yōu)點(diǎn)是連接暴露在相應(yīng)的微電子元件712、 714 的第一表面上的觸點(diǎn)的接合線755不必延伸穿過襯底740然后返回并再次穿過 襯底740，以便接合至襯底740的接合觸點(diǎn)750。
盡管圖中未示出，但如參考本文的先前實(shí)施例所討論的，第一金屬層742 和第二金屬層745可各自包括多個端子、跡線和接合觸點(diǎn)。
盡管本文討論了各種單金屬層實(shí)施例和兩個金屬層的實(shí)施例，其中金屬層 暴露在襯底的表面上，但本發(fā)明還構(gòu)想了其中單金屬層或兩個金屬層暴露在襯 底中的情形。 一個或多個金屬層可根據(jù)特定要求暴露在襯底的一個或兩個表面 上。
在本發(fā)明的另一個替換實(shí)施例中，微電子組件841可類似于本文的任意實(shí) 施例來構(gòu)造，但還包括代替端子或與端子結(jié)合的導(dǎo)電柱或支柱898。在圖13 所示的一個具體實(shí)施例中，支柱898從襯底840向下延伸。與跡線852結(jié)合的 支柱和接合觸點(diǎn)850可如共同受讓的美國專利申請第10/985,119號、第 10/985,126號以及第11/014,439號所公開的來構(gòu)造，其內(nèi)容通過引用結(jié)合于此。在附圖中未示出的又一個替換實(shí)施例中，圖11的第二微電子元件614可
具有沿第二微電子元件的第一表面620設(shè)置的觸點(diǎn)。可利用引線將觸點(diǎn)附連到 暴露于襯底640的底面644上的接合觸點(diǎn)。襯底可任選地包括附加的跡線層。 此外，盡管將開口 54示出為細(xì)長的槽，但它們可具有任何構(gòu)造。
工業(yè)實(shí)用性
本發(fā)明可用于電子器件的制造。
盡管本文中參考具體實(shí)施例描述了本發(fā)明，但應(yīng)理解，這些實(shí)施例僅僅是 本發(fā)明的原理和應(yīng)用的說明。因此將理解可對說明性實(shí)施例進(jìn)行各種修改且可 設(shè)計(jì)出其它的配置，而不背離由所附權(quán)利要求定義的本發(fā)明的精神和范圍。
權(quán)利要求
1.一種微電子組件，包括第一微電子元件和第二微電子元件，每一個所述微電子元件具有相對的第一表面和第二表面以及作為所述表面的邊界的邊緣，所述第一微電子元件疊加在所述第二微電子元件上，且所述第一微電子元件的所述第二表面面向所述第二微電子元件的所述第一表面，所述第一微電子元件延伸超過所述第二微電子元件的至少一個邊緣，且所述第二微電子元件延伸超過與所述第二微電子元件的所述至少一個邊緣交叉的所述第一微電子元件的至少一個邊緣。
2. 如權(quán)利要求1所述的微電子組件，其特征在于，所述第一微電子元件 和所述第二微電子元件各自具有長度和寬度，所述長度大于所述寬度，其中所 述第一微電子元件疊加在所述第二微電子元件上使得所述第一微電子元件的 所述長度與所述第二微電子元件的所述長度交叉。
3. 如權(quán)利要求1所述的微電子組件，其特征在于，所述第一微電子元件 和所述第二微電子元件沿第一軸和第二軸排列，其中所述第一微電子元件和所 述第二微電子元件具有第一邊緣和第二邊緣，且其中所述第一微電子元件和所 述第二微電子元件的所述第一邊緣沿所述第一軸的方向相互平行，所述第一微 電子元件和所述第二微電子元件的所述第二邊緣沿所述第二軸的方向相互平 行。
4. 如權(quán)利要求3所述的微電子組件，其特征在于，所述第一微電子元件 和所述第二微電子元件沿第三軸排列，所述第三軸在Z方向上，第三軸使得所 述第一微電子元件的至少一個邊緣和所述第二微電子元件的至少一個邊緣沿 所述第三軸的方向相互平行。
5. 如權(quán)利要求1所述的微電子組件，其特征在于，所述第一微電子元件 的所述第二表面通過密封劑材料附連至所述第二微電子元件的所述第一表面。
6. 如權(quán)利要求1所述的微電子組件，其特征在于，所述第一和所述第二 微電子元件包括若干觸點(diǎn)。
7. —種微電子半導(dǎo)體封裝，包括如權(quán)利要求1所述的組件、以及具有 第一表面和相對的第二表面的襯底，所述襯底覆蓋在所述第一微電子元件上使得所述襯底的所述第二表面面向所述微電子元件的所述第一表面。
8. —種微電子半導(dǎo)體封裝，包括如權(quán)利要求1所述的組件、以及具有 第一表面和相對的第二表面的襯底，所述襯底被置于所述第一微電子元件和所 述第二微電子元件之間使得所述襯底的所述第一表面面向所述第一微電子元件的所述第二表面，且所述襯底的所述第二表面面向所述第二微電子元件的所 述第一表面。
9. 如權(quán)利要求7所述的微電子半導(dǎo)體封裝，其特征在于，所述襯底具有 接合觸點(diǎn)和端子。
10. 如權(quán)利要求9所述的微電子半導(dǎo)體封裝，其特征在于，所述接合觸點(diǎn) 中的至少某些暴露在所述襯底的所述第一表面，且所述端子中的至少某些暴露 于所述襯底的所述第二表面。
11. 如權(quán)利要求10所述的微電子半導(dǎo)體封裝，其特征在于，所述接合觸 點(diǎn)中的至少某些通過跡線與所述端子中的至少某些互連。
12. 如權(quán)利要求11所述的微電子半導(dǎo)體封裝，其特征在于，所述第一微 電子元件和所述第二微電子元件具有暴露于所述第一表面上的觸點(diǎn)，所述觸點(diǎn) 中的至少某些電連接到所述襯底的所述接合觸點(diǎn)中的至少某些。
13. 如權(quán)利要求12所述的微電子半導(dǎo)體封裝，其特征在于，所述觸點(diǎn)中 的至少某些通過引線電連接到所述接合觸點(diǎn)中的至少某些。
14. 如權(quán)利要求13所述的微電子半導(dǎo)體封裝，其特征在于，所述襯底包 括至少一個邊緣，所述引線中的至少某些從所述觸點(diǎn)中的至少某些越過所述邊 緣延伸至所述接合觸點(diǎn)中的至少某些。
15. 如權(quán)利要求14所述的微電子半導(dǎo)體封裝，其特征在于，所述襯底具 有周邊，且所述邊緣置于所述周邊內(nèi)。
16. 如權(quán)利要求14所述的微電子半導(dǎo)體封裝，其特征在于，所述跡線中 的至少某些與所述襯底的所述邊緣相鄰延伸，使得所述跡線中的至少某些被設(shè) 置在所述接合觸點(diǎn)的至少某些和所述邊緣之間。
17. 如權(quán)利要求16所述的微電子半導(dǎo)體封裝，其特征在于，將所述觸點(diǎn) 連接到所述接合觸點(diǎn)并在所述襯底的所述邊緣附近延伸的所述引線中的至少 某些覆蓋在與所述邊緣相鄰的所述跡線中的至少某些上。
18. 如權(quán)利要求9所述的微電子半導(dǎo)體封裝，其特征在于，還包括具有焊盤的電路板，其中所述襯底的所述端子中的至少某些電連接到所述第三微電子 元件的所述焊盤中的至少某些。
19. 如權(quán)利要求IO所述的微電子半導(dǎo)體封裝，其特征在于，還包括具有 焊盤的第三微電子元件，其中所述第一微電子元件和所述第二微電子元件的所 述端子中的至少某些電連接到所述第三微電子元件的所述焊盤中的至少某些。
20. 如權(quán)利要求1所述的微電子半導(dǎo)體封裝，其特征在于，還包括具有第 一表面和相對的第二表面的襯底，所述襯底覆蓋在所述第一微電子元件上使得 所述襯底的所述第二表面面向所述微電子元件的所述第一表面，其中所述襯底 及所述第一微電子元件和所述第二微電子元件限定第一封裝，還包括具有基本 上類似于所述第一封裝的元件的第二封裝，其中所述第二封裝覆蓋在所述第一 封裝上。
21. —種微電子組件，包括具有頂面、底面和第一邊緣的襯底，所述襯底具有暴露于所述頂面上的多 個接合觸點(diǎn)和多個端子，所述襯底還具有將所述接合觸點(diǎn)中的某些連接到所述 多個端子中的至少某些的多個跡線，所述跡線中的至少某些與所述襯底的第一 邊緣相鄰延伸，使得所述跡線中的至少某些被設(shè)置在所述接合觸點(diǎn)中的至少某些和所述第一邊緣之間；以及在所述襯底之下的第一微電子元件，使得所述襯底的所述底面面向所述第 一微電子元件，所述第一微電子元件具有觸點(diǎn)，所述觸點(diǎn)中的至少某些通過引 線連接至所述多個接合觸點(diǎn)中的至少某些，其中所述引線中的至少某些從所述 接合觸點(diǎn)中的至少某些延伸橫越所述多個跡線中的至少某些并越過所述第一 邊緣至所述觸點(diǎn)。
22. 如權(quán)利要求21所述的微電子組件，其特征在于，還包括具有第一表 面和第二表面的第二微電子元件，其中所述第一微電子元件包括第一表面和第 二表面，所述第二微電子元件位于所述第一微電子元件之下，使得所述第一微 電子元件的所述第二表面面向所述第二微電子元件的所述第一表面。
23. 如權(quán)利要求22所述的微電子組件，其特征在于，所述第二微電子元 件具有觸點(diǎn)，所述第二微電子元件的所述觸點(diǎn)中的至少某些通過引線連接至所述襯底的所述多個接合觸點(diǎn)中的至少某些。
24. 如權(quán)利要求23所述的微電子組件，其特征在于，所述襯底具有第二 邊緣，且其中所述襯底的所述跡線中的至少某些與所述第二邊緣相鄰，且在所 述第二邊緣和所述多個接合觸點(diǎn)中的至少某些之間，其中連接所述第二微電子 元件的所述觸點(diǎn)的所述引線從所述第二微電子元件的所述觸點(diǎn)延伸越過所述 第二邊緣并橫越與所述第二邊緣相鄰的所述跡線至所述多個接合觸點(diǎn)。
25. 如權(quán)利要求24所述的微電子組件，其特征在于，所述襯底具有周邊， 且所述第一邊緣和所述第二邊緣被設(shè)置在所述周邊內(nèi)。
26. 如權(quán)利要求21所述的微電子組件，其特征在于，所述微電子元件的 所述觸點(diǎn)中的單個觸點(diǎn)可連接至所述襯底的一個以上的接合觸點(diǎn)。
27. 如權(quán)利要求21所述的微電子組件，其特征在于，所述襯底的所述多 個接合觸點(diǎn)中的至少某些所述接合觸點(diǎn)沿第一部分排列，且所述襯底的所述多 個端子中的至少某些所述端子沿第二部分排列，其中將所述第一部分的所述接 合觸點(diǎn)連接到所述第二部分的所述端子的所述跡線中的至少某些包括線路，其 中所述引線中的至少某些環(huán)繞在所述跡線的所述線路中的某些上。
全文摘要
一種微電子組件包括第一微電子元件和第二微電子元件(12，14)。每一個微電子元件(12，14)具有相對的第一表面(14，22)和第二表面(18，24)以及作為該表面的邊界的邊緣。第一微電子元件(12)置于在第二微電子元件(14)上，且第一微電子元件(12)的所述第二表面(18)面向第二微電子元件(14)的第一表面(22)。第一微電子元件(12)較佳地延伸超過第二微電子元件(14)的至少一個邊緣，且第二微電子元件(14)較佳地延伸超過第一微電子元件(12)的至少一個邊緣。
文檔編號H01L25/10GK101322246SQ200680045248
公開日2008年12月10日 申請日期2006年11月30日 優(yōu)先權(quán)日2005年12月1日
發(fā)明者B·哈巴, I·穆罕默德 申請人:德塞拉股份有限公司