專利名稱：至少一對間隔的應力區(qū)之間包括應變超晶格的半導體器件以及相關方法
至少 一 對間隔的應力區(qū)之間包括應變超晶格 的半導體器件以及相關方法技術領域
Wang等人的美國專利5,357,119號公開一種具有通過減 少擴散在超晶格中的合金而實現(xiàn)的較高遷移率的Si-Ge短周期超晶 格。按照如此方法，Candelaria的美國專利5,683,934號公開一種包 括通道層的增強遷移率MOSFET,通道層包含硅與以將通道層置于拉伸應力下的百分比替代地存在于硅晶格中的第二金屬的合金。
Wang、 Tsu和Lofgren的7>開國際申請WO 02/103,767 Al公開一種由薄的硅和氧、碳、氮、磷、銻、砷或氫制成的勢壘構 建塊，從而減小垂直流過晶格的電流多于四個數(shù)量級。絕緣層/勢壘 層允許低缺陷的外延硅緊靠著絕緣層而沉積。
Mears等人的公開英國專利申請2，347，520公開，非周期 光子帶隙(APBG)結構的原理可以適用于電子帶隙工程。特別地， 該申請公開可以設計材料參數(shù)，例如能帶最小值的位置、有效質量等 以產(chǎn)生具有期望能帶結構特征的新的非周期材料。其他參數(shù)，例如電 導率、熱導率和介電常數(shù)或磁導率公開為也能夠設計到材料中。盡管關于材料工程進行大量努力以增加半導體器件中電荷載流子 的遷移率，但是仍然存在對于更大改進的需求。更大的遷移率可以增加器件速度和/或減小器件功耗。具有更大的遷移率，也可以維持器 件性能，盡管向較小器件和新器件構造的連續(xù)移動。發(fā)明內容0010考慮到前述背景，因此，本發(fā)明的目的在于提供一種具有增強工作特性的半導體器件。
圖9是根據(jù)本發(fā)明包括超晶格以及位于超晶格上面的應 力層的再一種半導體器件實施方案的示意橫截面視圖。
同樣建立理論，半導體器件例如說明的MOSFET 20將 享有比否則將存在的更高的基于較低電導率有效質量的電荷載流子遷 移率。在一些實施方案中，并且作為能帶工程的結果，超晶格25可 以進一步具有基本上直接能量帶隙，這對于例如光電子器件可能特別 有利，例如在標題為"INTERGRATED CIRCUIT COMPRISING AN ACTIVE OPTICAL DEVICE HAVING AN ENERGY BAND ENGINEERED SUPERLATTIC (包括具有能帶設計超晶格的有源光 學器件的集成電路)，，的共同未決申請，轉讓給本受讓人的美國專利 申請序列號10/936，卯3中陳述的那些，在此引用其全部內容作為參 考。
如將由本領域技術人員理解的，MOSFET 20的源極/漏 極區(qū)22, 23和柵極35可以看作使得電荷載流子在相對于層疊層組 45a-45n的平行方向上輸運通過應變超晶格層25的區(qū)域，如將在下面進一步討論的。也就是，器件的通道限定在超晶格25中。其他這 種區(qū)域也由本發(fā)明考慮。申請人:建立理論，而不希望局限于此理論，能帶修改層 50和相鄰基礎半導體部分46a-46n使得超晶格25具有比否則將存在 的更低的平行層方向上電荷載流子的適當電導率有效質量。另一種方 法考慮，該平行方向垂直于層疊方向。能帶修改層50也可以使得超 晶格25具有普通能帶結構。建立理論，而申請人不希望局限于此理論，對于超晶格 例如Si/O超晶格，硅單層的數(shù)目應當期望地是七個或更少，使得超 晶格的能帶普通或各處相對均勻，以實現(xiàn)期望的優(yōu)點。當然，多于七 個硅層可以在一些實施方案中使用。已經(jīng)模擬圖2和3中所示對于 Si/O的4/1重復結構以指示X方向上電子和空穴的增強遷移率。例 如，計算的電子電導率有效質量(對于體硅各向同性)是0,26，并且 對于X方向上的4/1 SiO超晶格，它是0.12,導致0.46的比值。類 似地，空穴的計算對于體硅產(chǎn)生0.36的值而對于4/1 Si/O超晶格產(chǎn) 生0.16的值，導致0.44的比值。
在上述實施方案中，摻雜該對應力區(qū)227， 228以提供源 極和漏極區(qū)222， 223。而且，應力區(qū)227， 228 i兌明性地包括與應變 超晶格的相對部分相鄰的傾斜表面或小平面245, 246。傾斜表面245， 246可以由用來對超晶格225形成圖案的刻蝕工藝產(chǎn)生，使得 應力誘導材料可以與其相鄰沉積。但是，表面245， 246不需要在所 有實施方案中都傾斜。關于制造具有應變誘導源極和漏極區(qū)的應變通 道器件的更多細節(jié)在Yu等人的美國專利6,495,402號和Lindert等人 的美國專利公開2005/0142768號中公開，在此引用二者的全部內容 作為參考。[0072參考圖9， MOSFET 320說明性地包括位于應變超晶格 層325上的應力層347。作為實例，應力層可以是沉積在MOSFET 320的源極、漏極和柵極區(qū)上的SiN層，其在包括超晶格層325的底 層半導體材料中引起應變。如上所述，依賴于超晶格層325中期望的 應變類型，可以使用拉伸或壓縮氮化物材料。當然，其他適當材料也 可以用于應力層347，并且在一些實施方案中可以使用多個應力層。18而且，在某些實施方案中，超晶格層325可以"記憶，，由上覆應力層 347引起的應變，并且此后可以去除應力層，如將由本領域技術人員 理解的。關于在使用上覆應力層的半導體區(qū)中產(chǎn)生應變的更多細節(jié)可 以在Chau等人的美國專利公開2005/0145894號和Sun等人的 2005/0247926號中找到，在此引用二者的全部內容作為參考。[0073現(xiàn)在描述根據(jù)本發(fā)明用于制造半導體器件例如MOSFET 20的第一方法方面。該方法包括形成應力層26，以及在應力層上形 成應變超晶格層25。另一個方法方面用于制造半導體器件，例如 MOSFET 220，其包括形成超晶格層225，以及在超晶格層的相對側 上形成至少一對間隔的應力區(qū)227， 228以便在其中引起應變。再一 個方法方面用于制造半導體器件，例如MOSFET 320，其包括形成 超晶格層325，以及在應變超晶格層上形成應力層347以便在其中引 起應變。各種其他方法步驟和方面將從前述描述中由本領域技術人員 理解，因此不需要進一步在這里討論。[0074應當注意，在上述實施方案中，應變層不需要總是超晶 格25。相反地，應變層可以僅包括多個基礎半導體部分46a-46n，以 及限制在相鄰基礎半導體部分的晶格內的一個或多個非半導體單層 50 (也就是相鄰基礎半導體部分化學地結合在一起，如上所述)。在 該實施方案中，基礎半導體部分46a-46n不需要包括多個半導體單 層，也就是，每個半導體部分可以包括例如單個層或多個單層。[0075說明性地包括半導體單層81的MOSFET 80在

圖10中 示意顯示，其中半導體單層在分別位于非半導體單層下面和上面的部 分82a， 82b中。柵極電介質83說明性地位于通道85上，并且柵電 極84位于柵極電介質上。柵極電介質83的下部與通道85的上部之 間的區(qū)域限定界面86。源極和漏極(沒有顯示)位置將與通道85橫 向相鄰，如將由本領域技術人員理解的。[0076可以基于MOSFET設計選擇非半導體材料81的單層距 離界面86的深度，如將由本領域技術人員理解的。例如，大約4-100單層的深度，以及更優(yōu)地大約4-30單層的深度，可以對于典型MOSFET 86對于硅通道中的氧層而選擇。非半導體材料的該至少一 個單層可以包括沒有完全遍及所有可用位置的一個或多個單層，如上 所述。[0077如上討論的，非半導體可以選自例如氧、氮、氟和碳-氧。非半導體材料81的至少一個單層可以使用例如原子層沉積技術沉積，同樣如上所述并且如將由本領域技術人員理解的。其他沉積和 /或注入方法也可以用來形成通道85以在相鄰半導體層82a， 82b的 晶格內包括該至少一個非半導體材料層81。[0078j界面處的密度對比以埃為單位的氧層深度的仿真圖表90 在圖11中顯示。如將由本領域技術人員理解的，在實施方案例如說 明的MOSFET80中，不需要使用超晶格的重復組，然而該至少一個 非半導體單層81仍然可以提供對遷移率的增強。另外，申請人也建 立理論，而不希望局限于此理論，作為界面86處波函數(shù)的減小振幅 的結果，這些實施方案也將具有較低的隧道效應柵極泄漏。同樣建立 理論，這些實施方案的更多期望特征包括子能帶之間增加的能量間 距，以及子能帶的空間間距，從而減小子能帶擴散。[0079當然在其他實施方案中，該至少一個單層81也可以結合 底層超晶格使用，如將由本領域技術人員理解的。此外，具有在前述 描述和相關附圖中提出的講授的益處的本發(fā)明許多修改和其他實施方 案將容易由本領域技術人員想到。因此，應當理解，本發(fā)明并不局限 于公開的具體實施方案，并且修改和實施方案是預期的。
權利要求
1.一種半導體器件，包括至少一對間隔的應力區(qū)；以及位于所述至少一對間隔的應力區(qū)之間并且包括多個層疊層組的應變超晶格層；所述應變超晶格層的每個層組包括限定基礎半導體部分的多個層疊基礎半導體單層，以及限制在相鄰基礎半導體部分的晶格內的至少一個非半導體單層。
2. 根據(jù)權利要求1的半導體器件，其中所述至少一對間隔的應 力區(qū)包括至少一對源極和漏極區(qū)。
3. 根據(jù)權利要求1的半導體器件，其中所述應力區(qū)的至少一個 具有與所述應變超晶格的相對部分相鄰的傾斜表面。
4. 根據(jù)權利要求1的半導體器件，其中所述應力區(qū)的至少一個 包括硅和鍺。
5. 根據(jù)權利要求1的半導體器件，還包括位于所述至少一對間 隔的應力區(qū)以及所述應變超晶格層下面的半導體襯底。
6. 根據(jù)權利要求1的半導體器件，其中所述應變超晶格層具有 壓縮應變。
7. 根據(jù)權利要求1的半導體器件，其中所述應變超晶格層具有 拉伸應變。
8. 根據(jù)權利要求1的半導體器件，其中每個基礎半導體部分包 括選自IV族半導體、III-V族半導體和II-VI族半導體的基礎半導 體。
9. 根據(jù)權利要求1的半導體器件，其中每個非半導體單層包括 選自氧、氮、氟和碳-氧的非半導體。
10. 根據(jù)權利要求1的半導體器件，其中相鄰基礎半導體部分化 學地結合在一起。
11. 根據(jù)權利要求1的半導體器件，其中每個非半導體單層是單個單層厚。
12. 根據(jù)權利要求l的半導體器件，其中每個基礎半導體部分小 于八個單層厚。
13. 根據(jù)權利要求1的半導體器件，其中所述應變超晶格層還包 括位于最高層組上面的基礎半導體蓋層。
14. 一種半導體器件，包括 至少一對間隔的應力區(qū)；以及位于所述至少一對間隔的應力區(qū)之間并且包括多個層疊的基礎半 導體部分和限制在相鄰基礎半導體部分的晶格內的至少一個非半導體單層的應變層。
15. 根據(jù)權利要求14的半導體器件，其中所述至少一對間隔的 應力區(qū)包括至少 一對源極和漏極區(qū)。
16. 根據(jù)權利要求14的半導體器件，其中所述應力區(qū)的至少一 個具有與所述應變層的相對部分相鄰的傾斜表面。
17. 根據(jù)權利要求14的半導體器件，其中所述應力區(qū)的至少一 個包括硅和鍺。
18. 根據(jù)權利要求14的半導體器件，其中相鄰基礎半導體部分 化學地結合在一起。
19. 一種制造半導體器件的方法，包括 形成包括多個層疊層組的超晶格層；以及在超晶格層的相對側上形成至少 一對間隔的應力區(qū)以在其中引起 應變；應變超晶格層的每個層組包括限定基礎半導體部分的多個層疊基 礎半導體單層，以及限制在相鄰基礎半導體部分的晶格內的至少一個 非半導體單層。
20. 根據(jù)權利要求19的方法，其中該至少一對間隔的應力區(qū)包 括至少一對源極和漏極區(qū)。
21. 根據(jù)權利要求19的方法，其中應力區(qū)的至少一個具有與超 晶格層的相對部分相鄰的傾斜表面。
22. 根據(jù)權利要求19的方法，其中應力區(qū)的至少一個包括硅和鍺。
23. 根據(jù)權利要求19的方法，其中每個基礎半導體部分包括選 自IV族半導體、III-V族半導體和II-VI族半導體的基礎半導體；以 及其中每個非半導體單層包括選自氧、氮、氟和碳-氧的非半導體。
24. 根據(jù)權利要求19的方法，其中相鄰基礎半導體部分化學地 結合在一起。
25. —種制造半導體器件的方法，包括形成包括多個層疊的基礎半導體部分和限制在相鄰基礎半導體部 分的晶格內的至少一個非半導體單層的應變層；以及在應變層的相對側上形成至少一對間隔的應力區(qū)以在其中引起應變。
26. 根據(jù)權利要求25的方法，其中該至少一對間隔的應力區(qū)包 括至少一對源極和漏極區(qū)。
27. 根據(jù)權利要求25的方法，其中應力區(qū)的至少一個具有與應 變層的相對部分相鄰的傾斜表面。
28. 根據(jù)權利要求25的方法，其中應力區(qū)的至少一個包括硅和鍺。
29. 根據(jù)權利要求25的方法，其中相鄰基礎半導體部分化學地 結合在一起。
全文摘要
一種半導體器件，可以包括至少一對間隔的應力區(qū)(227，228)，以及位于該至少一對間隔的應力區(qū)之間并且包括多個層疊層組的應變超晶格層(225)。應變超晶格層的每個層組可以包括限定基礎半導體部分的多個層疊基礎半導體單層，以及限制在相鄰基礎半導體部分的晶格內的至少一個非半導體單層。
文檔編號H01L29/10GK101258604SQ200680025681
公開日2008年9月3日 申請日期2006年7月14日 優(yōu)先權日2005年7月15日
發(fā)明者斯科特·A.·柯瑞普斯, 羅伯特·J.·梅爾斯 申請人:梅爾斯科技公司