專利名稱：應(yīng)力增強(qiáng)的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，具體而言，涉及應(yīng)力增強(qiáng)的半導(dǎo)體器件。
背景技術(shù)：
半導(dǎo)體集成電路(IC)產(chǎn)業(yè)經(jīng)歷了快速增長(zhǎng)。IC材料和設(shè)計(jì)上的技術(shù)進(jìn)步產(chǎn)生了IC代，其中，每代都具有比前一代更小且更復(fù)雜的電路。然而，這些進(jìn)步增加了加工和制造IC的復(fù)雜性，為了實(shí)現(xiàn)這些進(jìn)步，需要在IC加工和制造方面的類似發(fā)展。在集成電路發(fā)展過程中，功能密度(即，每芯片面積上互連器件的數(shù)量)大幅增加了，而幾何尺寸(即，采用制造工藝可以做出的最小元件(或線))降低了。這種按比例縮小工藝通常通過提高生產(chǎn)效率和降低相關(guān)成本而帶來益處。這種按比例縮小也產(chǎn)生了相對(duì)較高的功耗值，其可以通過使用低功耗器件(諸如，互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件)來解決。晶體管器件可以是應(yīng)變的-例如，通過施加應(yīng)力-以改進(jìn)其導(dǎo)電溝道中的載流子遷移率。應(yīng)力可以由鄰近溝道形成的源極/漏極應(yīng)力源提供。然而，根據(jù)源極/漏極應(yīng)力源相對(duì)于自由邊界(例如，淺溝槽隔離)的位置，可以基本上減小由源極/漏極應(yīng)力源提供的應(yīng)力，從而降低了載流子遷移率。常規(guī)應(yīng)變的晶體管器件沒有對(duì)這個(gè)問題提供很好的解決方案。因此，雖然現(xiàn)有應(yīng)變的晶體管器件大體上足以實(shí)現(xiàn)它們的預(yù)期目的，但是在各個(gè)方面尚不是完全令人滿意的。

發(fā)明內(nèi)容
一方面，本發(fā)明提供了一種半導(dǎo)體器件，該半導(dǎo)體器件包括:柵極結(jié)構(gòu)，其位于襯底上方；源極/漏極元件，其位于所述柵極結(jié)構(gòu)旁邊且至少部分位于所述襯底中；以及隔離結(jié)構(gòu)，其位于所述襯底中且鄰近所述源極/漏極元件，其中:所述隔離結(jié)構(gòu)包括被襯墊層至少部分包圍的介電部；以及所述襯墊層包括晶體材料。在所述的半導(dǎo)體器件中，所述襯墊層與所述源極/漏極元件物理接觸。在所述的半導(dǎo)體器件中，所述襯墊層產(chǎn)生所述隔離結(jié)構(gòu)和所述源極/漏極元件之間的應(yīng)力。在所述的半導(dǎo)體器件中，所述襯墊層的所述晶體材料包括不同于所述襯底的材料的半導(dǎo)體材料。在所述的半導(dǎo)體器件中，所述襯底包含硅；以及所述晶體材料包括II1-V族化合物和I1-VI族化合物中之一。在所述的半導(dǎo)體器件中，所述隔離結(jié)構(gòu)的所述介電部包括淺溝槽隔離(STI)。在所述的半導(dǎo)體器件中，所述源極/漏極元件的材料組分不同于所述襯底的材料組分。在所述的半導(dǎo)體器件中，所述源極/漏極元件包括硅鍺材料和碳化硅材料之一。另一方面，本發(fā)明提供了一種半導(dǎo)體器件，所述半導(dǎo)體器件包括:柵極，其被設(shè)置在半導(dǎo)體襯底上方；溝槽襯墊，其沿著所述襯底中的凹槽涂覆；介電溝槽元件，其被設(shè)置在所述溝槽襯墊上并填充所述凹槽；以及源極/漏極應(yīng)力源器件，其被設(shè)置在所述襯底中且在所述柵極和所述溝槽襯墊之間；其中:所述溝槽襯墊包含半導(dǎo)體晶體材料；以及所述溝槽襯墊直接鄰接所述源極/漏極應(yīng)力源器件。在所述的半導(dǎo)體器件中，所述溝槽襯墊的所述半導(dǎo)體晶體材料包括II1-V族材料和I1-VI族材料之一。在所述的半導(dǎo)體器件中，所述溝槽襯墊將應(yīng)力傳遞至所述源極/漏極應(yīng)力源器件。在所述的半導(dǎo)體器件中，所述介電溝槽元件通過所述溝槽襯墊與所述襯底的所述半導(dǎo)體材料隔離。在所述的半導(dǎo)體器件中，所述源極/漏極應(yīng)力源器件基本上不與所述襯底的表面共面。在所述的半導(dǎo)體器件中，所述源極/漏極應(yīng)力源器件包括硅鍺和碳化硅之一。又一方面，本發(fā)明提供了一種制造半導(dǎo)體器件的方法，所述方法包括:在半導(dǎo)體襯底中形成凹槽；沿著所述凹槽形成襯墊層，所述襯墊層包含不同于所述襯底的材料的半導(dǎo)體晶體材料；此后，用介電材料填充所述凹槽，在所述襯墊層上形成所述介電材料，以使其被所述襯墊層至少部分地包圍；以及在所述襯底中形成源極/漏極元件，所述源極/漏極元件與所述襯墊層物理接觸。在所述的方法中，所述襯墊層和所述源極/漏極元件之間的物理接觸產(chǎn)生對(duì)所述源極/漏極元件的應(yīng)力。在所述的方法中，所述襯墊層包括選自由II1-V族化合物、和I1-VI族化合物組成的組的材料。在所述的方法中，形成所述源極/漏極元件包括:在所述襯底中形成開口 ；以及在所述開口中外延生長(zhǎng)硅鍺材料和碳化硅材料之一。在所述的方法中，形成開口包括:以使得所述襯墊層在一個(gè)或多個(gè)蝕刻工藝期間基本上不被蝕刻的方式實(shí)施對(duì)所述襯底的一個(gè)或多個(gè)蝕刻工藝。所述的方法進(jìn)一步包括:在形成所述源極/漏極元件之前，在所述襯底上方形成柵極結(jié)構(gòu)。


當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明的各方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，對(duì)各種部件沒有按比例繪制。實(shí)際上，為了清楚討論起見，各種部件的尺寸可以被任意增大或縮小。圖1是示出根據(jù)本發(fā)明的各個(gè)方面的制造半導(dǎo)體器件的方法的流程圖。圖2至圖8是根據(jù)本發(fā)明的各個(gè)方面的在各個(gè)制造階段中的半導(dǎo)體器件的簡(jiǎn)化橫截面圖。
具體實(shí)施例方式應(yīng)當(dāng)了解為了實(shí)施本發(fā)明的不同部件，以下公開內(nèi)容提供了許多不同的實(shí)施例或?qū)嵗Ｔ谙旅婷枋鲈筒贾玫奶囟▽?shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然這些僅僅是實(shí)例并不打算限定。再者，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括其中第一和第二部件以直接接觸形成的實(shí)施例，并且也可以包括其中可以形成介入第一和第二部件中的額外的部件，使得第一和第二部件可以不直接接觸的實(shí)施例。為了簡(jiǎn)明和清楚，可以任意地以不同的比例繪制各種部件。圖1中示出了根據(jù)本發(fā)明的各個(gè)方面的制造應(yīng)變半導(dǎo)體器件的方法20的流程圖。方法20包括框30，其中，在半導(dǎo)體襯底中形成凹槽。方法20包括框40，其中，沿著凹槽形成襯墊層。襯墊層包含不同于襯底的材料的半導(dǎo)體晶體材料。在一些實(shí)施例中，襯墊層包含選自由II1-V族化合物和I1-VI族化合物組成的組的材料。方法20包括框50，其中，用介電材料填充凹槽。在襯墊層上形成介電材料，以使其被襯墊層至少部分地包圍。方法20包括框60，其中，在襯底中形成源極/漏極元件。源極/漏極元件與襯墊層物理接觸。襯墊層和源極/漏極元件之間的物理接觸產(chǎn)生對(duì)源極/漏極元件的應(yīng)力。在一些實(shí)施例中，框60包括在襯底中形成開口并且在該開口中外延生長(zhǎng)硅鍺材料和碳化硅材料之一。可以通過以使得襯墊層在一個(gè)或多個(gè)蝕刻工藝期間基本上不被蝕刻的方式對(duì)襯底實(shí)施一個(gè)或多個(gè)蝕刻工藝來形成開口。可以理解，在圖1的方法20之前、期間、以及之后可以提供額外的工藝，并且在本文中對(duì)一些其他工藝僅進(jìn)行簡(jiǎn)述。圖2至圖8是根據(jù)圖1的方法20的實(shí)施例的在各個(gè)制造階段的半導(dǎo)體器件100的一部分的示意性部分橫截面?zhèn)纫晥D。半導(dǎo)體器件100可以是集成電路或者其一部分，可以包括存儲(chǔ)器電路和/或邏輯電路、無源元件(諸如，電阻器、電容器、以及電感器)和有源元件(諸如，P-溝道場(chǎng)效應(yīng)晶體管(pFET)、N-溝道FET (nFET)、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)或互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管)。應(yīng)該注意，半導(dǎo)體器件100的一些部件可以用CMOS工藝流程制造。為了更好地理解本發(fā)明的發(fā)明概念，簡(jiǎn)化了圖2至圖8?，F(xiàn)在參考圖2，半導(dǎo)體器件100包括襯底110。根據(jù)本領(lǐng)域中公知的設(shè)計(jì)要求，襯底110可以具有各種摻雜結(jié)構(gòu)。在所示出的實(shí)施例中，襯底110包括晶體硅材料?？蛇x地，襯底110還可以包括其他元素半導(dǎo)體，諸如，鍺和金剛石。而且，在一些實(shí)施例中，襯底110可以包括化合物半導(dǎo)體和/或合金半導(dǎo)體。還可以理解，為了簡(jiǎn)明起見，此處的橫截面圖僅示出襯底110的一部分，并且襯底110可以包含本文未示出的其他部件。在襯底110中形成多個(gè)開口(或凹槽/溝槽)，在圖2中示出其中的兩個(gè)，為開口120和121。可以通過本領(lǐng)域中已知的蝕刻工藝(例如，干蝕刻工藝)形成開口 120和121。在形成開口 120和121之后，實(shí)施沉積工藝130。在一些實(shí)施例中，沉積工藝130包括金屬有機(jī)化學(xué)汽相沉積(MOCVD)工藝。在其他實(shí)施例中，可以采用可選的沉積工藝來實(shí)施沉積工藝130，諸如，化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、或其組合。沉積工藝130在襯底110的暴露表面上方形成襯墊層140。襯墊層140包含半導(dǎo)體晶體材料。半導(dǎo)體晶體材料與襯底110的材料不同。例如，在其中襯底110包含硅的實(shí)施例中，襯墊層140可以包含由周期表II1-V族組成的化合物。II1-V族化合物包括周期表“III”族中的一種元素，以及周期表“V”族中的另一種元素。例如，III族元素可以包括硼、鋁、鎵、銦、和鈦，以及V族元素可以包括氮、磷、砷、銻、和鉍。在可選實(shí)施例中，襯墊層140可以包含由周期表I1-VI族組成的化合物。如圖2中所示，襯墊層140部分地填充開口 120和121。換句話說，沿著開口 120和121的側(cè)壁和底表面涂覆襯墊層140。襯墊層140具有厚度145。在一些實(shí)施例中，厚度145處于約I納米至約3納米的范圍內(nèi)?，F(xiàn)在參考圖3，在襯底上方且在襯墊層140上形成介電材料150。介電材料150完全填充開口 120和121。在實(shí)施例中，介電材料150包含氧化硅。在其他實(shí)施例中，介電材料可以包括氮化硅、氮氧化硅、氟摻雜的硅酸鹽(FSG)、和/或本領(lǐng)域中已知的低_k介電材料?，F(xiàn)在參考圖4，實(shí)施拋光工藝160以去除在開口 120和121外部的部分介電材料150和部分襯墊層140。在一些實(shí)施例中，拋光工藝160包括化學(xué)機(jī)械拋光(CMP)工藝。CMP工藝研磨掉介電材料150和襯墊層140，直到填充開口 120和121的介電材料150和襯墊層140的剩余部分與襯底110的表面基本上共面為止。在該制造階段，填充開口 120和121的部分介電層150形成淺溝槽隔離(STI)器件150A。STI器件150A被留在開口 120和121中的襯墊層140A至少部分地包圍(或圍繞)。換句話說，STI器件150A通過襯墊層140A與襯底110絕緣或隔離?，F(xiàn)在參考圖5，在襯底110上方且在STI器件150A之間形成柵極結(jié)構(gòu)200 (還被稱為柵極堆疊件)。柵極結(jié)構(gòu)200包括柵極介電元件210、設(shè)置在柵極介電元件210上的柵電極元件220、以及設(shè)置在柵電極元件220上的掩模元件230?？梢酝ㄟ^在襯底110上方形成柵極介電層，在柵極介電層上方形成柵電極層，然后通過掩模元件230圖案化柵電極層和柵極介電層來形成柵極結(jié)構(gòu)200。在一些實(shí)施例中，柵極介電元件210包括氧化硅，柵電極兀件220包括多晶娃，以及掩模兀件230包括合適的介電硬掩模。在柵極結(jié)構(gòu)200下方的襯底110的區(qū)域250可以被稱為溝道區(qū)250，這是因?yàn)槠涫钱?dāng)晶體管器件(包括柵極結(jié)構(gòu)200)在運(yùn)行中時(shí)將形成導(dǎo)電溝道的區(qū)域。在柵極結(jié)構(gòu)200的側(cè)壁上還形成柵極間隔件240。采用沉積工藝，之后進(jìn)行本領(lǐng)域中已知的蝕刻工藝(例如，各向異性蝕刻工藝)形成柵極間隔件240。柵極間隔件240包含合適的介電材料，諸如，氮化硅、氧化硅、碳化硅、氮氧化硅、或其組合。在一些實(shí)施例中，柵極間隔件240還可以被視為柵極結(jié)構(gòu)200的一部分。現(xiàn)在參考圖6，在柵極結(jié)構(gòu)200的相對(duì)兩側(cè)上形成襯底110中的開口(或凹槽)260和261?？梢酝ㄟ^一個(gè)或多個(gè)蝕刻工藝形成開口。例如，在一些實(shí)施例中，在使用柵極結(jié)構(gòu)200 (包括掩模元件230和柵極間隔件240)作為保護(hù)掩模時(shí)，可以對(duì)襯底110實(shí)施干蝕刻工藝。在一些實(shí)施例中，蝕刻工藝可以使用HBr等離子體氣體作為蝕刻劑。調(diào)諧等離子體氣體的偏置電壓，以實(shí)現(xiàn)用于經(jīng)蝕刻的凹槽區(qū)域的期望輪廓。此后，可以實(shí)施濕蝕刻工藝，以在柵極結(jié)構(gòu)200下方向內(nèi)進(jìn)一步擴(kuò)展凹槽。濕蝕刻工藝可以使用酸作為蝕刻劑。在干蝕刻工藝或隨后的濕蝕刻工藝期間，所用的蝕刻劑基本上不去除任何襯墊層140A。換句話說，以使得在襯墊層140A的材料(例如，II1-V族化合物)和襯底110的材料(例如，硅)之間存在高蝕刻選擇性的方式調(diào)諧蝕刻工藝。從而，在蝕刻工藝期間襯底材料的去除對(duì)襯墊層材料無顯著影響?？梢岳斫?，在其他實(shí)施例中，可以實(shí)施可選的蝕刻工藝，以實(shí)現(xiàn)用于開口 260和261的期望形狀和輪廓。如圖6中所示出的，開口 260和261直接鄰接襯墊層140A?？蛇x地，可以說，襯墊層140A的部分外表面實(shí)際上構(gòu)成開口 260和261的部分側(cè)壁。開口 260和261的深度可以根據(jù)不同實(shí)施例而改變。
現(xiàn)在參考圖7，在開口 260和261中外延生長(zhǎng)半導(dǎo)體材料?？梢酝ㄟ^選擇性外延生長(zhǎng)工藝(SEG)或其他合適的外延技術(shù)工藝生長(zhǎng)半導(dǎo)體材料。SEG工藝可以使用特定的CVD工藝。例如，特定的CVD工藝可以實(shí)現(xiàn)低沉積率或低襯底溫度。可選地，ALD可以被用于SEG工藝。作為SEG工藝的結(jié)果，分別在開口 260和261中形成源極/漏極應(yīng)力源元件280和281。源極/漏極應(yīng)力源元件280和281具有與襯底110不同的材料組分?？梢赃x擇用于在源極/漏極應(yīng)力源元件280、281和襯底210之間形成應(yīng)力的不同材料組分，以使可以增強(qiáng)溝道區(qū)(位于柵極結(jié)構(gòu)200下方)的載流子遷移率。增強(qiáng)的載流子遷移率在無需必須增加?xùn)烹妷旱那闆r下，實(shí)現(xiàn)了更大的溝道電流。應(yīng)力產(chǎn)生對(duì)源極/漏極應(yīng)力源元件280和281以及設(shè)置在源極/漏極應(yīng)力源元件之間的襯底110的應(yīng)力。從而，源極/漏極應(yīng)力源元件280和281可以被稱為“應(yīng)變”器件，并且襯底110和源極/漏極應(yīng)力源元件280和281之間的界面可以被稱為“應(yīng)變”界面。源極/漏極應(yīng)力源元件280和281可以不與襯底110的表面共面。事實(shí)上，可以將源極/漏極應(yīng)力源元件280和281上升到襯底110之上(如圖7中所示)或之下。在其中將形成的晶體管器件是PMOS器件的實(shí)施例中，源極/漏極應(yīng)力源元件280和281可以包含硅鍺(SiGe)。在其中將形成的晶體管器件是NMOS器件的實(shí)施例中，源極/漏極應(yīng)力源元件280和281可以包含碳化硅(SiC)。對(duì)于傳統(tǒng)制造工藝，不形成襯墊層140A，并且STI器件與襯底材料直接接觸，因而構(gòu)成其中形成有源極/漏極應(yīng)力源元件的凹槽的部分側(cè)壁。然而，可以注意到，用于形成源極/漏極應(yīng)力源元件的SEG工藝可能不能在諸如STI器件的介電材料上生長(zhǎng)半導(dǎo)體材料。而是，通常在晶體表面上外延生長(zhǎng)源極/漏極應(yīng)力源元件的半導(dǎo)體材料。因此，在傳統(tǒng)工藝中，源極/漏極應(yīng)力源元件可以具有傾斜表面。在這種情況下，也可以說，源極/漏極應(yīng)力源元件立在自由邊界(STI器件)上。發(fā)生這種情況時(shí)，基本上減小了由源極/漏極應(yīng)力源元件帶來的應(yīng)力，這部分是由于減小了 STI器件和源極/漏極應(yīng)力源元件之間的界面面積。應(yīng)力減小導(dǎo)致在溝道區(qū)中很少的(如果存在)載流子遷移率增強(qiáng)。相比之下，根據(jù)在本文中所公開的實(shí)施例，在形成STI器件140A之前形成襯墊層140A。襯墊層140A包括適合于外延生長(zhǎng)源極/漏極應(yīng)力源元件280和281的半導(dǎo)體材料(即，SiGe或SiC)的晶體材料。鑒于此，當(dāng)形成源極/漏極應(yīng)力源元件280和281時(shí)，其也在襯墊層140A的外側(cè)壁上形成，并且其可以形成用于填充凹槽260和261?？梢哉f，根據(jù)本文所公開的實(shí)施例，形成的源極/漏極應(yīng)力源元件280和281立在襯墊層140A的晶體材料上，而不是立在自由邊界上，或者源極/漏極應(yīng)力源元件280和281與襯墊層140A直接物理接觸。從而，STI器件150A可以有效地將應(yīng)力傳遞至源極/漏極應(yīng)力源元件280和281，其可以被轉(zhuǎn)移到柵極結(jié)構(gòu)200下方的溝道區(qū)250。由于這種應(yīng)力，可以增強(qiáng)溝道區(qū)250中的載流子遷移率，從而改進(jìn)半導(dǎo)體器件性能?，F(xiàn)在參考圖8，可以對(duì)襯底110實(shí)施一個(gè)或多個(gè)注入工藝290，以形成源極/漏極區(qū)290和291。根據(jù)晶體管器件是PMOS器件還是NMOS器件，可以將多種p_型或η-型摻雜劑離子注入到源極/漏極區(qū)290和291內(nèi)。可以理解，可以將摻雜劑離子注入到源極/漏極應(yīng)力源元件280和281外側(cè)的襯底110的區(qū)域中和/或摻雜劑離子可以不穿透整個(gè)源極/漏極應(yīng)力源元件280和281。換句話說，晶體管器件的源極/漏極區(qū)290和291可以不必須與源極/漏極應(yīng)力源元件280和281 —致或?qū)?zhǔn)。可以理解，在一些實(shí)施例中，可以在STI器件150A上(上方)形成偽柵極結(jié)構(gòu)。為了簡(jiǎn)明起見，在本文中未示出偽柵極結(jié)構(gòu)。而且，上面論述的以及圖2至圖8中示出的實(shí)施例包括“先柵極”工藝。本發(fā)明的概念還可以適用于“后柵極”工藝或涉及高_(dá)k金屬柵極的“后高_(dá)k”工藝。在下面對(duì)“后柵極”工藝和“后高_(dá)k”工藝的詳情進(jìn)行簡(jiǎn)述。在“后柵極”工藝中，在襯底上方形成偽(或替換)柵極結(jié)構(gòu)。偽柵極結(jié)構(gòu)包括高_(dá)k柵極電介質(zhì)，例如，包含氧化鉿(HfOx)、或 La。、A10、ZrO, TiO、Ta2O5' Y2O3> SrTiO3' BaTiO3'BaZrO, HfZrO, HfLaO, HfSiO, LaSiO、AlSiO、HfTaO, HfTiO, A1203、Si3N4、氮氧化物等的柵極電介質(zhì)。偽柵極結(jié)構(gòu)還包括在高_(dá)k柵極電介質(zhì)上方形成的偽多晶硅柵電極。在形成源極/漏極區(qū)之后，去除偽多晶硅柵電極，但是保留高-k柵極電介質(zhì)。然后，在偽柵電極的位置中且在高_(dá)k柵極電介質(zhì)上方形成金屬柵電極。金屬柵電極包括功函數(shù)金屬，其可以是N-型的并且包括T1、Al、Ta、ZrSi2、或TaN,或者可以是P型的并且包括Mo、Ru、Ir、Pt、PtS1、MoN、或WNX。在本文中，功函數(shù)金屬具有相關(guān)的各自的功函數(shù)值范圍。功函數(shù)金屬調(diào)諧其相應(yīng)晶體管的功函數(shù)，以使實(shí)現(xiàn)期望的閾值Vt電壓。金屬柵電極還包括用作柵電極的主要導(dǎo)電部分的填充金屬部分。填充金屬部分可以包括鎢、鋁、銅、或其組合?！昂蟾達(dá)k”工藝在許多方面都類似于“后柵極”工藝。然而，在“后高_(dá)k”工藝中，偽柵極結(jié)構(gòu)中的柵極電介質(zhì)也是偽柵極電介質(zhì)。換句話說，不形成作為偽柵極結(jié)構(gòu)的一部分的高-k柵極電介質(zhì)。而是，最初形成作為偽柵極結(jié)構(gòu)的一部分的偽柵極電介質(zhì)(例如，氧化物柵極電介質(zhì))。在形成源極/漏極區(qū)之后，偽柵極電介質(zhì)和偽柵電極分別被高_(dá)k柵極電介質(zhì)和金屬柵電極替換。通過“后柵極”或“后高_(dá)k”工藝形成的高_(dá)k金屬柵極與多晶硅柵極相比可以提供改進(jìn)的性能。為了簡(jiǎn)明起見，在本文中未示出“后柵極”和“后高_(dá)k”工藝的詳細(xì)工藝流程，但是可以理解，它們也可以受益于上面所論述的本發(fā)明的各個(gè)方面。而且，可以理解，可以實(shí)施額外的制造工藝，以完成半導(dǎo)體器件的制造。例如，這些額外的制造工藝可以包括:形成互連結(jié)構(gòu)，封裝，以及測(cè)試工藝。為了簡(jiǎn)明起見，在本文中對(duì)這些額外的制造工藝不進(jìn)行詳述。本發(fā)明的更廣泛形式之一涉及一種半導(dǎo)體器件。該半導(dǎo)體器件包括:位于襯底上方的柵極結(jié)構(gòu)；位于柵極結(jié)構(gòu)旁邊并且至少部分位于襯底中的源極/漏極元件；以及位于襯底中并且鄰近源極/漏極元件的隔離結(jié)構(gòu)；其中:隔離結(jié)構(gòu)包括被襯墊層至少部分包圍的介電部；以及襯墊層包括晶體材料。在一些實(shí)施例中，襯墊層與源極/漏極元件物理接觸。在一些實(shí)施例中，襯墊層產(chǎn)生隔離結(jié)構(gòu)和源極/漏極元件之間的應(yīng)力。在一些實(shí)施例中，襯墊層的晶體材料包括不同于襯底的材料的半導(dǎo)體材料。在一些實(shí)施例中，襯底包含硅；以及晶體材料包括II1-V族化合物和I1-VI族化合物之一。在一些實(shí)施例中，隔離結(jié)構(gòu)的介電部包括淺溝槽隔離(STI)。在一些實(shí)施例中，源極/漏極元件的材料組分不同于襯底的材料組分。在一些實(shí)施例中，源極/漏極元件包含硅鍺材料和碳化硅材料之一。本發(fā)明的更廣泛形式中的另一個(gè)涉及一種半導(dǎo)體器件。該半導(dǎo)體器件包括:設(shè)置在半導(dǎo)體襯底上方的柵極；沿著襯底中的凹槽涂覆的溝槽襯墊；設(shè)置在溝槽襯墊上并填充凹槽的介電溝槽元件；以及設(shè)置在襯底中并位于柵極和溝槽襯墊之間的源極/漏極應(yīng)力源器件；其中:溝槽襯墊包含半導(dǎo)體晶體材料；以及溝槽襯墊直接鄰接源極/漏極應(yīng)力源器件。在一些實(shí)施例中，溝槽襯墊的半導(dǎo)體晶體材料包括II1-V族材料和I1-VI族材料
之一 O在一些實(shí)施例中，溝槽襯墊將應(yīng)力傳遞至源極/漏極應(yīng)力源器件。在一些實(shí)施例中，介電溝槽元件通過溝槽襯墊與襯底的半導(dǎo)體材料隔離。在一些實(shí)施例中，源極/漏極應(yīng)力源器件基本上不與襯底的表面共面。在一些實(shí)施例中，源極/漏極應(yīng)力源器件包含硅鍺和碳化硅之一。本發(fā)明的更廣泛形式中的又一個(gè)涉及一種制造半導(dǎo)體器件的方法。該方法包括:在半導(dǎo)體襯底中形成凹槽；沿著凹槽形成襯墊層，該襯墊層包含不同于襯底的材料的半導(dǎo)體晶體材料；此后，用介電材料填充凹槽，在襯墊層上形成該介電材料，以使其被襯墊層至少部分地包圍；以及在襯底中形成源極/漏極元件，該源極/漏極元件與襯墊層物理接觸。在一些實(shí)施例中，襯墊層和源極/漏極元件之間的物理接觸產(chǎn)生對(duì)源極/漏極元件的應(yīng)力。在一些實(shí)施例中，襯墊層包括選自由II1-V族化合物、和I1-VI族化合物組成的組的材料。在一些實(shí)施例中，形成源極/漏極元件包括:在襯底中形成開口 ；以及在開口中外延生長(zhǎng)硅鍺材料和碳化硅材料之一。在一些實(shí)施例中，形成開口包括:以使得襯墊層在一個(gè)或多個(gè)蝕刻工藝期間基本上不被蝕刻的方式對(duì)襯底實(shí)施一個(gè)或多個(gè)蝕刻工藝。在一些實(shí)施例中，制造半導(dǎo)體器件的方法還包括:在形成源極/漏極元件之前，在襯底上方形成柵極結(jié)構(gòu)。上面論述了若干實(shí)施例的部件，使得本領(lǐng)域技術(shù)人員可以更好地理解隨后的詳細(xì)說明。本領(lǐng)域技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或更改其他用于達(dá)到與本文所介紹的實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同的優(yōu)點(diǎn)的工藝和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員還應(yīng)該意識(shí)到，這種等效結(jié)構(gòu)并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。例如，本文所公開的實(shí)施例可以應(yīng)用于柵極替換工藝(或后柵極工藝)、或者包括先柵極工藝和后柵極工藝的混合工藝。
權(quán)利要求
1.一種半導(dǎo)體器件，包括: 柵極結(jié)構(gòu)，位于襯底上方； 源極/漏極元件，位于所述柵極結(jié)構(gòu)旁邊且至少部分位于所述襯底中；以及 隔離結(jié)構(gòu)，位于所述襯底中且鄰近所述源極/漏極元件； 其中: 所述隔離結(jié)構(gòu)包括被襯墊層至少部分包圍的介電部；以及 所述襯墊層包括晶體材料。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述襯墊層與所述源極/漏極元件物理接觸。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述襯墊層產(chǎn)生所述隔離結(jié)構(gòu)和所述源極/漏極元件之間的應(yīng)力。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述襯墊層的所述晶體材料包括不同于所述襯底的材料的半導(dǎo)體材料。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中: 所述襯底包含硅；以及 所述晶體材料包括II1-V族化合物和I1-VI族化合物中之一。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述隔離結(jié)構(gòu)的所述介電部包括淺溝槽隔尚(STI) ο
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述源極/漏極元件的材料組分不同于所述襯底的材料組分。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述源極/漏極元件包括硅鍺材料和碳化娃材料之一。
9.一種半導(dǎo)體器件，包括: 柵極，設(shè)置在半導(dǎo)體襯底上方； 溝槽襯墊，沿著所述襯底中的凹槽涂覆； 介電溝槽元件，設(shè)置在所述溝槽襯墊上并填充所述凹槽；以及 源極/漏極應(yīng)力源器件，設(shè)置在所述襯底中且在所述柵極和所述溝槽襯墊之間； 其中: 所述溝槽襯墊包含半導(dǎo)體晶體材料；以及 所述溝槽襯墊直接鄰接所述源極/漏極應(yīng)力源器件。
10.一種制造半導(dǎo)體器件的方法，包括: 在半導(dǎo)體襯底中形成凹槽； 沿著所述凹槽形成襯墊層，所述襯墊層包含不同于所述襯底的材料的半導(dǎo)體晶體材料； 此后，用介電材料填充所述凹槽，在所述襯墊層上形成所述介電材料，以使其被所述襯墊層至少部分地包圍；以及 在所述襯底中形成源極/漏極元件，所述源極/漏極元件與所述襯墊層物理接觸。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件。該半導(dǎo)體器件包括半導(dǎo)體襯底。半導(dǎo)體器件包括設(shè)置在襯底上方的柵極。襯底具有凹槽。半導(dǎo)體器件包括沿著凹槽涂覆的溝槽襯墊。溝槽襯墊包括半導(dǎo)體晶體材料。溝槽襯墊直接鄰接源極/漏極應(yīng)力源器件。半導(dǎo)體器件還包括設(shè)置在溝槽襯墊上并填充凹槽的介電溝槽元件。半導(dǎo)體器件包括設(shè)置在襯底中的源極/漏極應(yīng)力源器件。該源極/漏極應(yīng)力源器件被設(shè)置在柵極和溝槽襯墊之間。本發(fā)明提供了應(yīng)力增強(qiáng)的半導(dǎo)體器件。
文檔編號(hào)H01L29/78GK103107197SQ201210102388
公開日2013年5月15日 申請(qǐng)日期2012年4月9日 優(yōu)先權(quán)日2011年11月14日
發(fā)明者吳政憲, 柯志欣, 萬幸仁 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司