專利名稱：Ldmos晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及LDM0S晶體管。
背景技術(shù)：
在用于個人通信系統(tǒng)(GSM、 EDGE、 W-CDMA)的基站中，RF功率 放大器是關(guān)鍵器件。對于這些功率放大器，RF橫向擴(kuò)散金屬氧化物 半導(dǎo)體(一般簡寫為LDMOS)晶體管正成為一種優(yōu)選的技術(shù)選擇，這 是由于它們突出的高功率容量、增益和線性度。為了能夠符合由新的 通信標(biāo)準(zhǔn)所提出的要求，正不斷縮小尺寸的LDM0S晶體管的性能經(jīng)歷 著不斷的改進(jìn)。在W02005/022645中公開一種LDM0S晶體管，它被布置在一種 半導(dǎo)體襯底上，并且它包括通過溝道區(qū)相互連接的源區(qū)和漏區(qū)，以及 用于影響溝道區(qū)內(nèi)的電子分布的柵電極。漏區(qū)包括漏接觸區(qū)和漏外延 區(qū)，該漏外延區(qū)在半導(dǎo)體襯底中從漏接觸區(qū)向溝道區(qū)延伸。在柵電極 和漏外延區(qū)的一部分上的漏接觸區(qū)之間布置了梯狀結(jié)構(gòu)的屏蔽層從 而屏蔽柵電極的一部分和漏區(qū)。LDM0S晶體管的熱載流子退化通過 LDM0S晶體管的靜態(tài)電流(^)漂移來顯示，也稱為、退化。當(dāng)L畫0S 晶體管的柵長減小，例如有利地降低L畫OS晶體管的面積時，可以發(fā) 現(xiàn)LDM0S晶體管呈現(xiàn)出過高的^退化。加速的^退化會降低LDM0S 晶體管的壽命。發(fā)明內(nèi)容本發(fā)明的目的就是提供一種具有減弱的、退化程度的LDM0S晶 體管。根據(jù)本發(fā)明，這個目的可以通過提供如權(quán)利要求1中所述的 LDM0S晶體管來實現(xiàn)。根據(jù)本發(fā)明的L讓0S晶體管被布置在半導(dǎo)體襯底上，并且它包括通過溝道區(qū)相互連接的源區(qū)和漏區(qū)。柵電極延伸經(jīng)過溝道區(qū)并且它 能影響溝道區(qū)內(nèi)的電子分布。漏區(qū)包括漏接觸區(qū)和與溝道區(qū)舭鄰的漏外延區(qū)。根據(jù)本發(fā)明的LDM0S晶體管還包括至少布置在所述溝道區(qū)的第一部分上的第一絕緣層和布置在毗鄰所述第一絕緣層的第二絕緣 層。所述第二絕緣層厚于所述第一絕緣層從而為抵制熱載流子提供更好的保護(hù)，因此減弱了 L函0S晶體管的^退化。在根據(jù)本發(fā)明的L腿0S晶體管第一實施例中，第一絕緣層延伸 經(jīng)過所述溝道區(qū)和所述漏外延區(qū)的第一部分。第二絕緣層延伸經(jīng)過所 述漏外延區(qū)的第一部分，其中產(chǎn)生熱載流子的電場具有局部最大值。 該實施例降低了由電場的局部最大值引起的、退化。在根據(jù)本發(fā)明的LD脂S晶體管第二實施例中，第二絕緣層延伸 經(jīng)過溝道區(qū)的第二部分，其中第二部分將漏外延區(qū)和第一絕緣層所延 伸覆蓋的溝道區(qū)的第一部分相互連接起來。這樣，在漏外延區(qū)和溝道 區(qū)相接的區(qū)域產(chǎn)生了抵制熱載流子的更好的保護(hù)。此外本實施例的一 個優(yōu)勢是，L畫0S晶體管具有提高的線性效率，這也被定義為功率效 率，是在三階互調(diào)失真的特定值上除去DC功率以后的輸出功率。在根據(jù)本發(fā)明的LDMOS晶體管第三實施例中，第二絕緣層延伸 經(jīng)過漏外延區(qū)的一部分并且經(jīng)過溝道區(qū)的第二部分，其中第二部分將 漏外延區(qū)和第一絕緣層所延伸覆蓋的溝道區(qū)的第一部分相互連接起 來。這樣，由于提供了能同時抵制兩個熱載流子產(chǎn)生源的改善的保護(hù)， 、退化進(jìn)一步被減弱。本實施例的另一個好處就是LDM0S晶體管的 提高的線性效率。在第四實施例中，LDMOS晶體管包括位于所述柵電極和所述漏接 觸區(qū)之間的屏蔽層，其中所述屏蔽層延伸覆蓋所述漏外延區(qū)的一部 分。由于屏蔽層非?？拷鼥烹姌O和漏外延區(qū)，漏外延區(qū)的電場分布被 屏蔽層影響進(jìn)而影響"。、退化甚至可以進(jìn)一步地減弱。此外，屏蔽層的引進(jìn)減小了柵 電極和漏區(qū)之間的寄生反饋電容，而這對于LDM0S晶體管的RF性能 很有好處。在第五實施例中，L匿OS晶體管的漏外延區(qū)包括具有不同摻雜濃度的第一和第二子區(qū)域，從而影響漏外延區(qū)內(nèi)的電場分布使得；退 化進(jìn)一步減弱。當(dāng)屏蔽層同樣延伸過第一和第二子區(qū)域相接的區(qū)域 時，"退化進(jìn)一步改善。在第六實施例中，LDM0S晶體管包括具有梯狀結(jié)構(gòu)的屏蔽層，它 將減弱、退化的優(yōu)勢和提高L腿0S晶體管的導(dǎo)通阻抗和電流容量的 優(yōu)勢結(jié)合了起來。一種制造根據(jù)本發(fā)明的L畫0S晶體管的方法包括這些步驟在 半導(dǎo)體襯底上布置籽晶絕緣層(seed insulation layer)，隨后移 除所述籽晶絕緣層上選擇的多個部分，從而暴露所述半導(dǎo)體襯底上的 多個部分。此后，在所述半導(dǎo)體襯底的所述暴露的多個部分上形成第 一絕緣層并且將所述籽晶絕緣層上未移除的部分轉(zhuǎn)變成與所述第一 絕緣層相鄰的第二絕緣層，其中所述第二絕緣層比所述第一絕緣層 厚。此后，在所述第一絕緣層的一部分上形成柵電極，并且形成源區(qū) 和漏區(qū)，其中所述漏區(qū)包括漏外延區(qū)。


本發(fā)明的這些和其它方面將通過參考附圖予以進(jìn)一步的說明和 描述，其中圖1示出了根據(jù)現(xiàn)有技術(shù)的LDM0S晶體管的圖解截面圖；圖2示出了在最大電源電壓和恒定柵電壓下在漏外延區(qū)內(nèi)沿著襯底表面的電場分布；圖3示出了根據(jù)本發(fā)明實施例的L畫0S晶體管的圖解截面圖； 圖4示出了根據(jù)本發(fā)明第二實施例的LDM0S晶體管的圖解截面圖；圖5示出了根據(jù)本發(fā)明第三實施例的L腿0S晶體管的圖解截面圖；圖6示出了根據(jù)本發(fā)明第四實施例的LDM0S晶體管的圖解截面 圖；以及圖7示出了圖解截面圖，其中圖示了用于制造根據(jù)本發(fā)明實施 例的L薩0S晶體管的方法。
具體實施方式
這些附圖并沒有按照比例繪制。總體上，在這些圖中相同的部 件以相同的標(biāo)號指示。圖1示出了根據(jù)現(xiàn)有技術(shù)的傳統(tǒng)L畫0S晶體管99的截面圖。 L函0S晶體管99包括半導(dǎo)體材料襯底2，在此為p型硅。LDM0S晶體 管99進(jìn)一步包括硅化多晶硅柵電極10，其延伸經(jīng)過p型溝道區(qū)4、 和n型源區(qū)3和n型漏區(qū)5，后面兩者通過p型溝道區(qū)4相互連接。 溝道區(qū)4、源區(qū)3和漏區(qū)5被制造在襯底2內(nèi)。在這個示例中，溝道 4是一個橫向擴(kuò)散的p型區(qū)域。柵電極10和襯底2通過柵氧化層18 分開，其中例如柵氧化層18包括熱生長二氧化硅。漏區(qū)5包括n型漏外延區(qū)7，其容納L麗0S晶體管99的高電壓 操作，漏區(qū)5還包括n型漏接觸區(qū)6，其被用于使漏區(qū)5接觸一個相 互連接的結(jié)構(gòu)(未示出)。漏外延區(qū)7具有比漏接觸區(qū)6低的摻雜水 平并且為了 L畫0S晶體管99的最大輸出功率而被優(yōu)化。漏外延區(qū)7包括第一漏外延子區(qū)12和第二漏外延子區(qū)13，這些 子區(qū)都被相對較低程度地進(jìn)行摻雜。這就以漏外延區(qū)7僅僅包括一個 摻雜水平的情況下的一些RF性能為代價減弱了"退化。根據(jù)現(xiàn)有技術(shù)的LDM0S晶體管99進(jìn)一步包括屏蔽層11，其作為 一個虛擬柵電極并且給出^退化和RF性能之間更好的折衷。這種情 況下的屏蔽層11延伸經(jīng)過柵電極10的一部分和第一漏外延子區(qū)12， 并且還可能延伸經(jīng)過第二漏外延子區(qū)13的一部分。屏蔽層11和柵電 極10由絕緣層14分開，例如絕緣層14包括等離子氧化物。柵氧化 層18和絕緣層14將屏蔽層11與襯底2分開，并且因此與漏外延區(qū) 7分開。由于屏蔽層11非常靠近柵電極IO和漏外延區(qū)7，漏外延區(qū) 7中的電場分布被改善，因此減弱了^退化和反饋電容，后者有利于 RF性能。圖2示出了根據(jù)現(xiàn)有技術(shù)的LDMOS晶體管99的漏外延區(qū)7中的 電場分布，它示出了在溝道區(qū)4和漏外延區(qū)7內(nèi)襯底2表面的電場E， 該電場是在恒定柵電壓和最大電源電壓下測量到的距離源區(qū)3的距離X的函數(shù)，其中恒定柵電壓和最大電源電壓是用于熱載流子應(yīng)力測試的條件。電場E分布呈現(xiàn)了第一峰A和第二峰B。電場E的第一峰 A位于溝道區(qū)4和漏外延區(qū)7相接的位置附近。電場E的第二峰B位 于由屏蔽層11覆蓋的第一漏外延子區(qū)12的某部分上。仿真顯示出由 于在這個區(qū)域的電流密度高于第一漏外延子區(qū)12的電流密度，所以 電場E的第一峰A主宰了I^退化的表現(xiàn)。然而，絕緣層疊層包括柵 氧化層18和絕緣層14，絕緣層14延伸經(jīng)過電場E的第二峰B的位 置，它比延伸經(jīng)過電場E的第一峰A的位置的柵氧化層18對^退化 更靈敏。特別地，柵氧化層18和絕緣層14相接的表面是由電場E 的第二峰B產(chǎn)生的熱載流子的俘獲中心，這就造成了加速的^退化。 因此，實際上電場E的第二峰B主宰了I^退化的表現(xiàn)，這和仿真得 到的結(jié)果相反。圖3示出了根據(jù)本發(fā)明的LDM0S晶體管1第一實施例的截面圖。 與現(xiàn)有技術(shù)L畫0S晶體管99類似，L腿0S晶體管1包括襯底2、柵電 極10、屏蔽層11、絕緣區(qū)14、溝道區(qū)4、源區(qū)3、漏區(qū)5，其中漏區(qū) 5包括漏接觸區(qū)6和漏外延區(qū)7，而漏外延區(qū)7又包括第一漏外延子 區(qū)12和第二漏外延子區(qū)13。應(yīng)該注意到是，漏外延區(qū)7可能包括僅 僅一個摻雜水平或多個不同類型的摻雜水平。與現(xiàn)有技術(shù)LDM0S晶體 管99的主要不同在于根據(jù)本發(fā)明的L匿0S晶體管1包括第一柵氧化 層8和第二柵氧化層9，其中第一柵氧化層8延伸經(jīng)過溝道區(qū)4并經(jīng) 過漏外延區(qū)7的第一和第二部分，而第二柵氧化層9延伸經(jīng)過漏外延 區(qū)7的第三部分，漏外延區(qū)7的第三部分將漏外延區(qū)7的第一和第二 部分互相連接起來并且延伸經(jīng)過電場的第二峰B的位置。例如，第一 柵氧化層8和第二柵氧化層9包括熱生長二氧化硅。第二柵氧化層9 厚于第一柵氧化層8從而增加熱載流子到達(dá)第一柵氧化層8和絕緣層 14相接的表面之前所經(jīng)過的距離。這就使得到達(dá)所述表面的熱載流 子的能量降低了并且因此減弱了^退化。例如，第二柵氧化層9的 厚度為60nm而第一柵氧化層8的厚度為30nm。對"退化的改善已經(jīng)由施加在LDMOS晶體管1上的應(yīng)力測試證 明。應(yīng)力測試包括在一時間周期內(nèi)與最大電源電壓例如28V相結(jié)合地施加一個恒定柵電壓。恒定柵電壓是這樣的^電流值與應(yīng)力測試 開始時的應(yīng)用中的^電流是可比較的。應(yīng)力測試開始時的I^電流值 與應(yīng)力測試結(jié)束時的^電流值相比較，后者一般小于前者。應(yīng)力測 試的結(jié)果(推斷以后)是這樣的，L畫0S晶體管1的^退化降低到了 要求以下的值，也就是20年以后^電流退化5%。圖4示出了根據(jù)本發(fā)明的L服0S晶體管1第二實施例的截面圖。 在本實施例中，第一柵氧化層8延伸經(jīng)過溝道區(qū)4的第一部分并經(jīng)過 漏外延區(qū)7，并且第二柵氧化層9延伸經(jīng)過溝道區(qū)4的第二部分，其 中第二部分與漏外延區(qū)7毗鄰并且和溝道區(qū)4的第一部分毗鄰并且例 如具有200nm的寬度。同樣在這個實施例中，第二柵氧化層9厚于第 一柵氧化層8，從而對在電場E的第一峰A的位置附近產(chǎn)生的熱載流 子提供改進(jìn)的保護(hù)。這個改進(jìn)的保護(hù)使得LDMOS晶體管1的^退化 減弱。本實施例的另一個優(yōu)勢就是LDM0S晶體管1的線性效率的提高。同樣，本實施例中^退化已經(jīng)由施加在根據(jù)本發(fā)明的L腿OS晶 體管l上的應(yīng)力測試證明。在本實施例中，柵電極的寬度為400nm, 第一柵氧化層8的寬延伸經(jīng)過溝道區(qū)4的第一部分150nm并且第二柵 氧化層9的寬延伸經(jīng)過溝道區(qū)4的第一部分250mn。應(yīng)力測試的結(jié)果 是這樣的與LDMOS晶體管99的^電流的退化(推斷以后)相比較， 20年以后LDM0S晶體管1的、電流的退化降低了 10%。LDM0S晶體管 1的線性效率比LDMOS晶體管99的線性效率高4%。圖5示出了根據(jù)本發(fā)明的LDMOS晶體管l第三實施例的截面圖。 在這個實施例中，第一柵氧化層8延伸經(jīng)過溝道區(qū)4的第一部分，并 且第二柵氧化層9延伸經(jīng)過漏外延區(qū)7的一部分并且經(jīng)過溝道區(qū)4 的第二部分，其中第二部分將漏外延區(qū)7和溝道區(qū)4的第一部分相互 連接起來。同樣，在這個實施例中第二柵氧化層9厚于第一柵氧化層 8。通過這樣，就對在電場E的第一峰A的位置附近和電場E的第二 峰B的位置附近產(chǎn)生的熱載流子提供了組合起來的改進(jìn)的保護(hù)。這種 改進(jìn)的保護(hù)進(jìn)一步減弱了 LDMOS晶體管1的I兩退化。本實施例的另 一個優(yōu)勢就是LDMOS晶體管1的線性效率的提高。如圖6所示，通過引入梯狀屏蔽層結(jié)構(gòu)111，同樣地LDMOS晶體管1的電流容量和導(dǎo)電阻抗都提高了。圖7a到7e示出了用于制造根據(jù)本發(fā)明實施例的LDM0S晶體管1 的方法。如圖7a所示，利用諸如熱氧化之類的傳統(tǒng)技術(shù)在襯底2上 形成籽晶絕緣層31。隨后，如圖7b所示，利用光刻形成掩模32，其 中掩模32定義了將形成第二柵氧化層9的區(qū)域。此后，利用公知的 刻蝕技術(shù)將籽晶絕緣層31上沒有被掩模32覆蓋的部分移除，因此產(chǎn) 生了如圖7c所示的柵氧化區(qū)33。隨后移除掩模32，并且例如熱氧化 作用形成了第一柵氧化層8和第二柵氧化層9，如圖7d所示。此后， 工藝以公知的制造步驟繼續(xù)，這樣就形成了圖7e所示的LDMOS晶體 管1?？偨Y(jié)起來，本發(fā)明的LDMOS晶體管包括源區(qū)、溝道區(qū)、漏外延 區(qū)和柵電極。L腿OS晶體管進(jìn)一步包括第一柵氧化層和第二柵氧化 層，并且第二柵氧化層厚于第一柵氧化層溝道區(qū)。第一柵氧化層溝道 區(qū)至少延伸經(jīng)過毗鄰源區(qū)的溝道區(qū)的第一部分。第二柵氧化層延伸經(jīng) 過產(chǎn)生熱載流子的電場E具有局部最大值A(chǔ)、 B的區(qū)域從而減小熱載 流子的影響并減弱^退化。在另一個實施例中，第二柵氧化層延伸 經(jīng)過溝道區(qū)的第二部分，其中第二部分將漏外延區(qū)和溝道區(qū)的第一部 分相互連接起來，于是提高了 LDMOS晶體管的線性效率。應(yīng)該注意到，上面提到的實施例是用于說明而不是限制本發(fā)明， 并且本領(lǐng)域技術(shù)人員將能夠在不偏離所附權(quán)利要求的范圍的情況下 設(shè)計出多種替換實施例。在權(quán)利要求中，括號內(nèi)的任何標(biāo)號都不應(yīng)該 解釋為限制權(quán)力要求。詞語"包括"并不排除除了在權(quán)利要求中列出 的以外的其他元素和步驟的存在。放在元素之間的詞語"一個"并不 排除多個這種元素。
權(quán)利要求
1.一種被布置在半導(dǎo)體襯底(2)上的LDMOS晶體管(1)，所述LDMOS晶體管(1)包括延伸經(jīng)過溝道區(qū)(4)的柵電極(10)和通過所述溝道區(qū)(4)相互連接的源區(qū)(3)和漏區(qū)(5)，所述漏區(qū)(5)包括漏接觸區(qū)(6)和從所述漏接觸區(qū)(6)向所述溝道區(qū)(4)延伸的漏外延區(qū)(7)，所述LDMOS晶體管溝道區(qū)(1)進(jìn)一步包括第一絕緣層(8)，第一絕緣層(8)至少延伸經(jīng)過毗鄰所述源區(qū)(3)的所述溝道區(qū)(4)的第一部分，其中在毗鄰所述第一絕緣層(8)處布置了第二絕緣層(9)，所述第二絕緣層(9)厚于所述第一絕緣層(8)。
2. 如權(quán)利要求1所述的LDM0S晶體管(1)，其中所述第一絕 緣層(8)延伸經(jīng)過所述溝道區(qū)(4)并經(jīng)過所述漏外延區(qū)(7)的第 一部分，并且其中所述第二絕緣層(9)延伸經(jīng)過所述漏外延區(qū)(7) 的第二部分。
3. 如權(quán)利要求1所述的L畫0S晶體管(1)，其中所述第二絕 緣層(9)延伸經(jīng)過與所述漏外延區(qū)(7)毗鄰的所述溝道區(qū)(4)的 第二部分。
4. 如權(quán)利要求3所述的LDM0S晶體管(1)，其中所述第二絕 緣層(9)進(jìn)一步延伸經(jīng)過所述漏外延區(qū)(7)的一部分。
5. 如以上權(quán)利要求之一所述的LDM0S晶體管(1)，進(jìn)一步包 括所述柵電極(10)和所述漏接觸區(qū)(6)之間的屏蔽層(11)，所 述屏蔽層(11)覆蓋所述漏外延區(qū)(7)的一部分。
6. 如以上權(quán)利要求之一所述的LDM0S晶體管(1),其中所述 漏外延區(qū)(7)包括第一漏外延子區(qū)域(12)和第二漏外延子區(qū)域U3)， 其中所述第一漏外延子區(qū)域(12)比所述第二漏外延子區(qū)域(13)具有更高的摻雜濃度，并且所述第一漏外延子區(qū)域(12)將所述溝道區(qū)(4)和與所述漏接觸區(qū)(6)毗鄰的所述第二漏外延子區(qū)域(13)連 接在一起。
7. 如權(quán)利要求l、 2、 4、 5或6所述的LDM0S晶體管(1)，其 中所述屏蔽層(11)和所述第二絕緣層(9)都延伸經(jīng)過所述第一漏 外延子區(qū)域(12)和所述第二漏外延子區(qū)域(13)相接的區(qū)域。
8. 如權(quán)利要求5所述的LDM0S晶體管(1)，其中所述屏蔽層 (11)具有梯狀結(jié)構(gòu)。
9. 如權(quán)利要求5所述的LDM0S晶體管(1)，其中所述屏蔽層 (11)包括金屬硅化物。
10. —種制造如權(quán)利要求1所述L麗0S晶體管(1)的方法，包 括如下步驟-在半導(dǎo)體襯底(2)上布置籽晶絕緣層(31)， -移除所述籽晶絕緣層(31)上選擇的多個部分，從而暴露所述半導(dǎo)體襯底(2)上的多個部分，-在所述半導(dǎo)體襯底(2)的所述暴露的多個部分上形成第一絕緣層(8)并且將所述籽晶絕緣層上未移除的部分轉(zhuǎn)變成與所述第一絕緣層(8)相鄰的第二絕緣層(9)，其中所述第二絕緣層(9)比所述第一絕緣層(8)厚，-在所述第一絕緣層(8)的一部分上形成柵電極(10)，并且 -形成源區(qū)(3)和漏區(qū)(5)，所述漏區(qū)(5)包括漏外延區(qū)(7)。
全文摘要
本發(fā)明的LDMOS晶體管(1)包括源區(qū)(3)、溝道區(qū)(4)、漏外延區(qū)(7)和柵電極(10)。LDMOS晶體管(1)進(jìn)一步包括第一柵氧化層(8)和第二柵氧化層(9)，并且第二柵氧化層(9)厚于第一柵氧化層(8)。第一柵氧化層(8)至少延伸經(jīng)過毗鄰源區(qū)(3)的溝道區(qū)(4)的第一部分。第二柵氧化層(9)延伸經(jīng)過電場(E)的局部最大值(A，B)產(chǎn)生熱載流子的區(qū)域，從而降低熱載流子的影響并減弱Idq退化。在另一個實施例中，第二柵氧化層(9)延伸經(jīng)過溝道區(qū)(4)的第二部分，其中第二部分將漏外延區(qū)(7)和溝道區(qū)(4)的第一部分相互連接起來，于是提高了LDMOS晶體管(1)的線性效率。
文檔編號H01L29/78GK101218682SQ200680025346
公開日2008年7月9日 申請日期2006年7月10日 優(yōu)先權(quán)日2005年7月13日
發(fā)明者弗雷爾克·范瑞哲, 彼得拉·C·A·哈梅斯, 斯蒂芬·J·C·H·特厄烏文 申請人:Nxp股份有限公司