專利名稱：制造集成半導(dǎo)體存儲(chǔ)裝置的方法
技術(shù)領(lǐng)域：
本發(fā)明系關(guān)于一種分別根據(jù)權(quán)利要求1和10前序部分的制造集成半導(dǎo)體存儲(chǔ)裝置以及這種集成的鐵電或者DRAM半導(dǎo)體存儲(chǔ)裝置的方法，此方法以及這種半導(dǎo)體存儲(chǔ)裝置揭示于日本專利05243521A及附屬摘要。
可被更換的極化或是可被儲(chǔ)存于電容器板的電荷之大小對(duì)具高介電常數(shù)ε的鐵電存儲(chǔ)器(FeRAMs)及DRAMs的功能性及可靠性是非常重要的。在讀取期間因該極化或電荷所引起的位線路(BL)上的電壓必須不低于該產(chǎn)品所訂定的最小值。在最簡(jiǎn)單的情況，該BL信號(hào)可由放大電容器面積而被增加，旦此系由增加芯片面積而達(dá)到。
已嘗試藉由減少厚度及藉由設(shè)計(jì)最適化(低位線路電容)及藉由鐵電或介電體的合適選擇(高介電常數(shù)ε)以增加該BL信號(hào)。然而，這些途徑都有技術(shù)限制因這些方法使電容器面積的放大造成填充密度的損害。
在已知存儲(chǔ)器胞元，一般每一個(gè)選擇晶體管僅一個(gè)存儲(chǔ)電容器被調(diào)用(angesprochen)，結(jié)果，對(duì)每一個(gè)地址亦僅一個(gè)位資料可被儲(chǔ)存。
上文提及的日本專利05243521A(摘要)顯示一種DRAM存儲(chǔ)器胞元，其中為增加存儲(chǔ)電容器的存儲(chǔ)電容同時(shí)維持最少芯片占據(jù)面積，具以梳狀方式彼此插入的第一及第二電極的兩個(gè)存儲(chǔ)電容器于絕緣襯底層上形成，其形成方式為對(duì)稱于選擇晶體管的源極電極及漏電極。根據(jù)此文件的第1圖，一個(gè)位于另一個(gè)上方的這些存儲(chǔ)電容器的個(gè)別電極為共同地電連接至該選擇晶體管的漏電極。
德國(guó)專利38 40 559 A1敘述一種半導(dǎo)體存儲(chǔ)器裝置及為此提供的制造方法，其中一種連接至選擇晶體管(示例為MOSFET)的源極或漏電極的存儲(chǔ)電容組件自硅襯底的后側(cè)形成。存儲(chǔ)電容組件以在自硅襯底的后側(cè)所產(chǎn)生的溝槽中的溝槽電容器的方式形成。
本發(fā)明目的為訂定一種DRAM或鐵電半導(dǎo)體存儲(chǔ)裝置之制造方法以及由此方法制造的DRAM半導(dǎo)體存儲(chǔ)器或者鐵電半導(dǎo)體存儲(chǔ)器以使該存儲(chǔ)器胞元的更高填充密度為可行或相同胞元面積的顯著更高讀取信號(hào)可達(dá)到。
在特別構(gòu)造中，本發(fā)明每存儲(chǔ)器胞元(亦即每地址)亦能夠儲(chǔ)存較僅0或1的更多狀態(tài)，此目的可根據(jù)權(quán)利要求達(dá)到。
為達(dá)到此目的，根據(jù)一個(gè)基本方向，本發(fā)明提出一種制造在晶片襯底上的集成的鐵電或DRAM半導(dǎo)體存儲(chǔ)裝置，一個(gè)選擇晶體管及可由該選擇晶體管調(diào)用的兩個(gè)存儲(chǔ)電容器在每一個(gè)存儲(chǔ)器胞元上形成，且每一個(gè)存儲(chǔ)器胞元的兩個(gè)存儲(chǔ)電容器自襯底的前及后側(cè)個(gè)別形成。該方法的特征在于每個(gè)存儲(chǔ)器胞元的二個(gè)存儲(chǔ)電容器各從襯底的前后側(cè)構(gòu)成。
本發(fā)明的方法根據(jù)一個(gè)優(yōu)選的實(shí)施形式包括以下步驟A.襯底晶片之制備及選擇晶體管的電極區(qū)域之形成做為自該晶片前側(cè)的CMOS晶體管；B.該晶片后側(cè)的凹下區(qū)域之蝕刻；C.在該凹下區(qū)域內(nèi)的第一電傳導(dǎo)柱塞的形成，以使該第一柱塞與在步驟A形成的選擇晶體管的電極區(qū)域接觸；D.在自該晶片后側(cè)的凹下區(qū)域的第一存儲(chǔ)電容器之形成，以使該第一存儲(chǔ)電容器的電極板(此電極板面向該選擇晶體管的電極區(qū)域)藉由在步驟C所形成的該柱塞電傳導(dǎo)地連接至該選擇晶體管的電極區(qū)域；E.自該晶片前側(cè)的第二電傳導(dǎo)柱塞之形成，以使該第二柱塞與該選擇晶體管的相同電極區(qū)域接觸，及F.自該晶片前側(cè)的第二存儲(chǔ)電容器之形成，以使該第二存儲(chǔ)電容器的電極板(此電極板面向該選擇晶體管的電極區(qū)域)藉由在步驟E所形成的該第二柱塞與該選擇晶體管的該電極區(qū)域接觸。
在一個(gè)方法步驟中，步驟A至F以此順序被執(zhí)行，另一個(gè)方法步驟合并步驟A、E及F及在后續(xù)步驟B、C及D之前執(zhí)行之。
而且另一個(gè)替代方法在兩個(gè)晶片側(cè)并行形成存儲(chǔ)電容器，亦即約略同時(shí)，及盡可能在該兩個(gè)晶片側(cè)執(zhí)行蝕刻、沉積、屏蔽等。
藉由并入晶片的后側(cè)，可能達(dá)到以此方式制造的集成半導(dǎo)體存儲(chǔ)裝置的芯片面積之更有效利用。該提出的方法形成兩個(gè)存儲(chǔ)電容器，其可由相同的選擇晶體管調(diào)用及需要與先前僅一個(gè)存儲(chǔ)電容器所需的芯片面積相同之芯片面積。對(duì)相同芯片面積，該附屬存儲(chǔ)電容器的電容形成面積及因而所儲(chǔ)存電荷或極化因此增加兩倍。此可以增加的可靠度(更高的位線路信號(hào))或芯片面積的進(jìn)一步減少之形式而被利用。
若，在根據(jù)本發(fā)明的一個(gè)提案之鐵電存儲(chǔ)裝置，兩個(gè)存儲(chǔ)電容器的鐵電薄膜以不同厚度形成及/或該兩個(gè)存儲(chǔ)電容器的面積以不同尺寸形成及/或該兩個(gè)存儲(chǔ)電容器的鐵電材料的化學(xué)組成不同地形成，此種步驟使得每地址(亦即每一個(gè)選擇晶體管)儲(chǔ)存兩個(gè)位為可行。做為實(shí)例，若在兩個(gè)存儲(chǔ)電容器的鐵電薄膜以不同厚度沉積，矯頑電壓(亦即極化開(kāi)始切換的電壓)具不同的值，依讀取電壓的大小而定，可調(diào)用僅一個(gè)或兩個(gè)存儲(chǔ)電容器，而后藉由相對(duì)應(yīng)評(píng)估電路，可在一個(gè)地址區(qū)別四個(gè)狀態(tài)(00、01、10、11)。除了鐵電的不同厚度外，如所述，亦可以它們的面積或是它們的材料及因此所儲(chǔ)存電荷/極化的方式區(qū)別這兩個(gè)存儲(chǔ)電容器。在讀取期間，電壓位準(zhǔn)再允許關(guān)于那一個(gè)或是否兩個(gè)存儲(chǔ)電容器系于高位準(zhǔn)或低位準(zhǔn)之結(jié)論。
下文的敘述描述根據(jù)本發(fā)明制造方法的一個(gè)示例具體實(shí)施例以參考圖式制造集成的鐵電存儲(chǔ)裝置。第1至8a、8b圖的每一個(gè)顯示根據(jù)本發(fā)明制造方法的個(gè)別制造步驟，圖式系為經(jīng)由半導(dǎo)體襯底晶片的區(qū)段之概略截面區(qū)段之方式。
根據(jù)第1圖及第2圖所示的截面說(shuō)明，在步驟A，一種被制備用以進(jìn)行集成的鐵電存儲(chǔ)裝置的制造之半導(dǎo)體襯底晶片1被提供，其可為一種SOI晶片(絕緣體上晶硅晶片)或經(jīng)由離子植入具電化學(xué)蝕刻中止層。第2圖顯示一種CMOS-FEOL方法在層3執(zhí)行如中間氧化物，選擇性地，除了該CMOS-FEOL方法，亦可執(zhí)行完整的制造方法，其產(chǎn)生該選擇晶體管的電極區(qū)域，及由晶片的裂口的前側(cè)及前側(cè)存儲(chǔ)電容器的金屬化區(qū)域。
根據(jù)第3圖，在步驟B，凹下區(qū)域4藉由不均向性的蝕刻方法自該晶片1的后側(cè)形成至由合適蝕刻中止層(如SOI)所定義的深度。做為替代方案，亦可于一固定時(shí)間起動(dòng)蝕刻而不使用蝕刻中止層。
藉由進(jìn)一步(選擇)步驟B’，根據(jù)第4圖，可沉積一個(gè)阻擋層5于在該晶片1的前及后側(cè)的整個(gè)區(qū)域。
第5圖顯示孔6被自該晶片1的后側(cè)蝕刻至深至該CMOS選擇晶體管的電極區(qū)域(第6b圖的n+)，此電極區(qū)域位于該半導(dǎo)體層3及第6a圖顯示該孔6再以合適導(dǎo)電材料(如多晶硅、鎢或銅)填充以形成導(dǎo)電柱塞7。說(shuō)明于第6b圖的第6a圖之放大區(qū)域b顯示該柱塞7與在該半導(dǎo)體層3的選擇晶體管8的電極區(qū)域接觸。
藉由進(jìn)一步步驟D，其被示于第7a圖及被示于第7b圖的放大說(shuō)明，一種第一存儲(chǔ)電容器10在于該凹下區(qū)域4自該晶片1的后側(cè)沉積的絕緣層14中形成。該第一存儲(chǔ)電容器10具第一電極板11，其由柱塞7連接至該選擇晶體管8的電極區(qū)域n+，及第二電極板13及位于該兩個(gè)電極板11及13間的鐵電12。
步驟E，如第8a及8b圖所示，每一個(gè)該選擇晶體管8自該晶片1的前側(cè)形成進(jìn)一步柱塞17，此柱塞與該選擇晶體管8的相同電極區(qū)域n+接觸。在進(jìn)一步步驟F，包括電極板21及23與位于其間的鐵電層22之第二存儲(chǔ)電容器20系形成于在該晶片1的前側(cè)形成的進(jìn)一步絕緣層24，該第二存儲(chǔ)電容器20的電極板21，此電極板面對(duì)該選擇晶體管8，藉由柱塞17與和該電極板11相同的該選擇晶體管8的n+-形式電極區(qū)域接觸-位于與該第一存儲(chǔ)電容器10的-晶片厚度方向相反。
原則上，以上所述制造步驟A-F可以第1至8圖所說(shuō)明的上述順序被執(zhí)行，一種替代制造步驟，未說(shuō)明于圖式，合并自該晶片1的前側(cè)所執(zhí)行的所有方法步驟A、E及F及這些步驟在后續(xù)步驟B、C及D(其形成自該晶片1的后側(cè)的鐵電存儲(chǔ)裝置之組件)之前被執(zhí)行之。
在進(jìn)一步替代制造步驟(未說(shuō)明)，該兩個(gè)存儲(chǔ)電容器10、20可自該晶片的兩側(cè)并行制造，在該晶片的兩側(cè)盡可能同時(shí)形成許多層和組件。
第8b圖的放大說(shuō)明額外顯示該選擇晶體管8的第二n+-形式電極區(qū)域經(jīng)由進(jìn)一步柱塞被連接至金屬化平面，如位線路。
根據(jù)本發(fā)明制造方法使得對(duì)每一個(gè)選擇晶體管分別于該晶片1的前及后側(cè)產(chǎn)生兩個(gè)存儲(chǔ)電容器為可行，其可由相同選擇晶體管是地址。結(jié)果，對(duì)相同芯片面積，該電容器面積及因而所儲(chǔ)存電荷/極化增加兩倍。此可以增加的可靠度(更高的位線路信號(hào))或芯片面積的進(jìn)一步減少之形式被表示。
在鐵電存儲(chǔ)器的情況下，所敘述觀念使得每地址(亦即選擇晶體管)儲(chǔ)存兩個(gè)位為可行。為達(dá)此目的，做為實(shí)例，該兩個(gè)存儲(chǔ)電容器10、20的鐵電薄膜12、22系以不同厚度沉積，它們的矯頑電壓(亦即極化開(kāi)始切換的電壓)皆具不同的值，依讀取電壓的大小而定，一個(gè)或兩個(gè)存儲(chǔ)電容器10、20可被調(diào)用，藉由相對(duì)應(yīng)評(píng)估電路，可在一個(gè)地址區(qū)別四個(gè)狀態(tài)(00、01、10、11)。除了鐵電的不同厚度外，亦可以它們的電容形成面積或是它們的材料之方式及因此以所儲(chǔ)存電荷/極化之方式來(lái)區(qū)別這兩個(gè)存儲(chǔ)電容器。在讀取期間，電壓位準(zhǔn)再允許關(guān)于那一個(gè)或是否兩個(gè)存儲(chǔ)電容器系于高位準(zhǔn)或低位準(zhǔn)之結(jié)論。
本領(lǐng)域技術(shù)人員可容易地了解以上所述方法步驟僅敘述本發(fā)明必要的方法，且因此所參考圖式僅為概略的。不消說(shuō)，實(shí)際上，超過(guò)所說(shuō)明的兩個(gè)凹處4可自該襯底后側(cè)形成且超過(guò)5胞元與個(gè)別附屬兩個(gè)存儲(chǔ)電容器10、20及選擇晶體管8可在每一個(gè)凹處4形成。
權(quán)利要求
1.一種制造在晶片襯底(1)上的集成的鐵電或DRAM半導(dǎo)體存儲(chǔ)裝置之方法，每一個(gè)存儲(chǔ)器胞元上形成一個(gè)選擇晶體管(8)及可由該選擇晶體管(8)調(diào)用的兩個(gè)存儲(chǔ)電容器(10、20)，其特征在于，每一個(gè)存儲(chǔ)器胞元的兩個(gè)存儲(chǔ)電容器(10、20)各從該晶片襯底(1)的前側(cè)及后側(cè)形成，
2.根據(jù)權(quán)利要求第1項(xiàng)的方法，其特征在于下列步驟A.一種襯底晶片(1)的制備及該選擇晶體管(8)的電極區(qū)域之形成做為自該晶片前側(cè)的CMOS晶體管；B.該晶片后側(cè)的凹下區(qū)域(4)的蝕刻；C.在該凹下區(qū)域(4)內(nèi)的第一電傳導(dǎo)柱塞(7)的形成，以使該第一柱塞(7)與在步驟A所形成的該選擇晶體管(8)的電極區(qū)域(n+)接觸；D.在自該晶片后側(cè)的凹下區(qū)域(4)的第一存儲(chǔ)電容器(10)之形成，以使該第一存儲(chǔ)電容器(10)的電極板(11)，此電極板面向該選擇晶體管(8)的該電極區(qū)域(n+)，藉由在步驟C所形成的該柱塞(7)電傳導(dǎo)地連接至該選擇晶體管(8)的電極區(qū)域(n+)；E.自該晶片(1)前側(cè)的第二電傳導(dǎo)柱塞(17)的形成，以使該第二柱塞(17)與該選擇晶體管(8)的相同電極區(qū)域(n+)接觸，及F.在自該晶片(1)前側(cè)的第二存儲(chǔ)電容器(20)之形成，以使該第二存儲(chǔ)電容器(20)的電極板(21)，此電極板面向該選擇晶體管(8)的該電極區(qū)域(n+)，藉由在步驟E所形成的該第二柱塞(17)與該選擇晶體管(8)的該電極區(qū)域(n+)接觸。
3.根據(jù)權(quán)利要求第2項(xiàng)的方法，其特征在于，步驟A-F可以此順序被執(zhí)行。
4.根據(jù)權(quán)利要求第2項(xiàng)的方法，其特征在于，步驟A、E及F被合并且在步驟B、C及D之前被執(zhí)行。
5.根據(jù)先前權(quán)利要求中任一項(xiàng)的方法，其特征在于，該第一存儲(chǔ)電容器(10)系由第一絕緣層(14)電絕緣，其被引入于自該晶片后側(cè)的凹下區(qū)域(4)及覆蓋該第一存儲(chǔ)電容器(10)，及由后續(xù)方法步驟保護(hù)使之免受損傷。
6.根據(jù)先前權(quán)利要求中任一項(xiàng)的方法，其特征在于，該第二存儲(chǔ)電容器(20)由第二絕緣層(24)電絕緣，其覆蓋該存儲(chǔ)電容器且被施用于該晶片(1)的前側(cè)，及由后續(xù)方法步驟保護(hù)使之免受損傷。
7.根據(jù)先前權(quán)利要求中任一項(xiàng)的方法，其特征在于，對(duì)鐵電存儲(chǔ)裝置，該兩個(gè)存儲(chǔ)電容器(10、20)的鐵電薄膜(12、22)系以不同厚度形成。
8.根據(jù)權(quán)利要求第1至6項(xiàng)中任一項(xiàng)的方法，其特征在于，對(duì)鐵電存儲(chǔ)裝置，該兩個(gè)存儲(chǔ)電容器(10、20)的電容形成面積系以不同尺寸形成。
9.根據(jù)權(quán)利要求第1至6項(xiàng)中任一項(xiàng)的方法，其特征在于，對(duì)鐵電存儲(chǔ)器裝置，該兩個(gè)存儲(chǔ)電容器(10、20)的材料，特別是鐵電薄膜(12、22)系分別以不同化學(xué)成分形成。
10.集成的鐵電或者DRAM半導(dǎo)體存儲(chǔ)器裝置，其中在晶片襯底(1)中的每一存儲(chǔ)器胞元設(shè)置有一個(gè)選擇晶體管(8)和二個(gè)可由選擇晶體管(8)調(diào)用的存儲(chǔ)電容器(10，20)，其特征在于，第一存儲(chǔ)電容器(10)形成于晶片的后側(cè)，而第二存儲(chǔ)電容器(20)形成于晶片的前側(cè)。
11.根據(jù)權(quán)利要求第10項(xiàng)的集成半導(dǎo)體存儲(chǔ)器裝置，其特征在于，對(duì)鐵電存儲(chǔ)器裝置，所述二個(gè)存儲(chǔ)電容器(10、20)的鐵電薄膜(12、22)的厚度不同。
12.根據(jù)權(quán)利要求第10項(xiàng)的集成半導(dǎo)體存儲(chǔ)器裝置，其特征在于，對(duì)鐵電存儲(chǔ)器裝置，該兩個(gè)存儲(chǔ)電容器(10、20)的電容形成面積系以不同尺寸形成。
13.根據(jù)權(quán)利要求第10項(xiàng)的集成半導(dǎo)體存儲(chǔ)器裝置，其特征在于，對(duì)鐵電存儲(chǔ)器裝置，該兩個(gè)存儲(chǔ)電容器(10、20)的材料，特別是鐵電薄膜(12、22)系分別以不同化學(xué)成分形成。
全文摘要
本發(fā)明系關(guān)于一種制造集成半導(dǎo)體存儲(chǔ)裝置的方法，根據(jù)該方法，對(duì)每一個(gè)選擇晶體管(8)，兩個(gè)電容器模塊(10、20)分別自該晶片襯底(1)的前及后側(cè)形成。該發(fā)明方法藉由該晶片后側(cè)的利用達(dá)到存儲(chǔ)器胞元的更高填充密度，兩倍的存儲(chǔ)器該取信號(hào)可用于相同胞元表面積。對(duì)每一個(gè)選擇晶體管(8)，除“0”或“1”之外的狀態(tài)亦可儲(chǔ)存于鐵電存儲(chǔ)裝置，若該兩個(gè)電容器模塊在層厚度、表面積或材料方面具不同構(gòu)造。
文檔編號(hào)H01L27/105GK1484859SQ01821615
公開(kāi)日2004年3月24日 申請(qǐng)日期2001年12月14日 優(yōu)先權(quán)日2000年12月29日
發(fā)明者M·卡斯特納, M 卡斯特納, T·米科拉杰克, 評(píng) 蕓 申請(qǐng)人:因芬尼昂技術(shù)股份公司