技術(shù)特征：

技術(shù)總結(jié)
一種亞閾值SRAM存儲單元電路，屬于集成電路技術(shù)領(lǐng)域。本發(fā)明的電路中第一PMOS管P1、第一NMOS管N1和第三NMOS管N3構(gòu)成第一反相器，第二PMOS管P2、第二NMOS管N2和第四NMOS管N4構(gòu)成第二反相器，用于存儲相反的數(shù)據(jù)，即存儲點(diǎn)Q和存儲點(diǎn)QB的數(shù)據(jù)；第七NMOS管N7和第八NMOS管N8用于控制讀操作，第五NMOS管N5、第六NMOS管N6、第七NMOS管N7和第八NMOS管N8用于控制寫操作；本發(fā)明的電路結(jié)合其讀寫結(jié)構(gòu)，能夠有效的提高讀寫噪聲容限，達(dá)到了傳統(tǒng)6T?SRAM存儲單元的讀噪聲容限的1.7倍，寫噪聲容限的1.41倍，可以工作在亞閾值區(qū)，降低了功耗。

技術(shù)研發(fā)人員：賀雅娟;張九柏;何進(jìn);張子驥;衣溪琳;張波
受保護(hù)的技術(shù)使用者：電子科技大學(xué)
技術(shù)研發(fā)日：2017.06.13
技術(shù)公布日：2017.10.10